KR20020002998A - 절연층상의 실리콘 웨이퍼 제조 방법 - Google Patents

절연층상의 실리콘 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20020002998A
KR20020002998A KR1020000037379A KR20000037379A KR20020002998A KR 20020002998 A KR20020002998 A KR 20020002998A KR 1020000037379 A KR1020000037379 A KR 1020000037379A KR 20000037379 A KR20000037379 A KR 20000037379A KR 20020002998 A KR20020002998 A KR 20020002998A
Authority
KR
South Korea
Prior art keywords
silicon
manufacturing
wafer
silicon wafer
insulating layer
Prior art date
Application number
KR1020000037379A
Other languages
English (en)
Inventor
이성은
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037379A priority Critical patent/KR20020002998A/ko
Publication of KR20020002998A publication Critical patent/KR20020002998A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 절연층상의 실리콘 웨이퍼 제조 방법에 관한 것으로, 한장의 웨이퍼에 산소 이온을 주입하는 단계, 실리콘 단결정층을 형성하는 단계, 실리콘 단결정층에 수소 이온을 주입하는 단계, 다른 한장의 웨이퍼에는 열 산화막을 형성하는 단계, 두장의 웨이퍼를 접합하는 단계, 후속 열처리를 통해 수소 이온층에서 분리가 일어나도록 하여 소자가 형성될 활성층을 고질의 실리콘 단결정층으로 형성하는 단계를 포함하며, 웨이퍼 제조 공정에서 발생 가능한 여러가지 결함(예컨데, COP : Crystal Originated Particle)이 거의 없는 실리콘 단결정층을 활성층으로 사용하기 때문에, 소자의 오동작 및 불량 작동을 방지할 수 있고, 누설전류를 방지할 수 있어 소자의 작동을 위해 필요한 전력을 적게 소모한다는 장점이 있으며, 2장의 실리콘 웨이퍼를 이용하여 2장의 SOI 웨이퍼를 제조할 수 있어 기존의 단순 접합형 SOI 웨이퍼에 비해 웨이퍼의 절감을 기대할 수 있는 효과가 있다.

Description

절연층상의 실리콘 웨이퍼 제조 방법{METHOD FOR MAKING A SOI SILICON WAFER}
본 발명은 절연층상의 실리콘 웨이퍼 제조 방법에 관한 것으로, 특히 접합형 SOI(Bonded Silicon-On-Insulator) 기판의 제조 방법에 관한 것이다.
산소 이온을 주입하여 매장 산화막(BOX: Buried OXide)을 형성하여 SOI 웨이퍼를 제조하는 종래의 방법은 원자 크기가 큰 산소 이온 주입에 의해 소자가 형성될 실리콘층이 손상을 입어 전위가 생기거나, 실리콘층과 매장 산화막의 경계 부근에 많은 산소 응결체(oxygent agglomerate) 등이 존재함으로써 소자 불량의 원인이 된다.
또한, 1장의 웨이퍼에 열산화막을 형성시킨 다음, 다른 1장의 실리콘 웨이퍼와 접합하여 SOI 웨이퍼를 제조하는 단순 접합형 SOI 웨이퍼의 제조 방법에서는 2장의 웨이퍼를 사용해서 1장의 SOI 웨이퍼 밖에 제조할 수 없다는 문제점이 있었다 .
본 발명은 상기 문제점을 해소하기 위해 안출된 것으로, 산소 이온을 주입시킨 웨이퍼 위에 단결정 실리콘층을 형성시키고, 그 단결정 실리콘층에 수소 이온을 주입하고, 다른 1장의 웨이퍼에는 열산화막을 형성시켜 2장의 웨이퍼를 접합하고 후속 열처리를 통해 분리시킴으로써 고질의 실리콘 단결정층을 갖는 2장의 SOI 웨이퍼를 제조할 수 있는 절연층상의 실리콘 웨이퍼 제조 방법을 제공함에 그 목적이 있다.
도 1-도 6은 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법의 공정 순서를 나타낸 단면도.
도 7은 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법의 공정 순서를 나타낸 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
5, 15 : 웨이퍼 10 : 매장 산화막
20 : 실리콘 단결정층 30 : 수소 이온 주입층
40 : 열산화막
상기 목적을 달성하기 위한 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법은 한장의 웨이퍼에 산소 이온을 주입하는 단계, 실리콘 단결정층을 형성하는 단계, 실리콘 단결정층에 수소 이온을 주입하는 단계, 다른 한장의 웨이퍼에는 열 산화막을 형성하는 단계, 두장의 웨이퍼를 접합하는 단계, 후속 열처리를 통해 수소 이온층에서 분리가 일어나도록 하여 소자가 형성될 활성층을 고질의 실리콘 단결정층으로 형성하는 단계를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면들을 참조하여 상세히 설명한다.
도 2-도 6은 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법의 공정 순서를 나타낸 단면도이다.
도 7은 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법의 공정 순서를 나타낸 순서도이다.
도 7에 도시된 바대로, 본 발명의 절연층상의 실리콘 웨이퍼 제조 방법은 한장의 웨이퍼에 산소 이온을 주입하는 단계(S100), 실리콘 단결정층을 형성하는 단계(S200), 실리콘 단결정층에 수소 이온을 주입하는 단계(S300), 다른 한장의 웨이퍼에는 열 산화막을 형성하는 단계(S400), 두장의 웨이퍼를 접합하는 단계(S50 0), 후속 열처리를 통해 수소 이온층에서 분리가 일어나도록 하여 소자가 형성될 활성층을 고질의 실리콘 단결정층으로 형성하는 단계(S600)를 포함한다.
부연 설명하자면 다음과 같다.
주입되는 산소의 에너지는 60∼180 Kev 로, 주입되는 산소의 양은 1×1016∼ 2×1017/ cm2이며, 실리콘 단결정층(20)에 SiHC13또는 SiH2C12를 0.5∼3 l/분 만큼, B2H6를 0.1∼5 l/분 만큼 흘려주면서 2000∼5000 Å 의 두께로 성장시킨다.
그리고, 실리콘 단결정층(20)을 형성시키기전, 세정이 일어난 실리콘 위에존재하는 자연 산화막을 제거하기 위해 100 : 1 희석된 HF 용액에서 세정을 실시하고, 실리콘 단결정층(20)에 주입되는 수소 이온의 주입량은 1×1018∼ 2×1019/ cm2이다.
또한, 상기 실리콘 단결정층(20)내의 수소 이온 주입층(30)의 깊이는 500∼ 4500 Å 이며, 다른 한장의 웨이퍼에 형성시키는 열 산화막의 두께는 1000∼4500 Å 이다.
그리고, 두장의 웨이퍼를 접합하기 전, 피라냐 세정 또는 SC-1 세정을 실시하며, 10-4∼ 10-6토르(torr)의 진공하에서 두장의 웨이퍼를 접합하고, 접합후 접합면의 접합 강도의 증진 및 수소 이온 주입층(30)의 분리를 위해 실시하는 후속 열처리를 850∼1150 ℃, 0.5∼5 시간 동안 실시하며, 두장의 웨이퍼를 분리한뒤 웨이퍼 표면의 거칠기를 개선하기 위해 화학, 기계적 연마를 실시한다.
이상 설명한 바와 같이, 본 발명은 웨이퍼 제조 공정에서 발생 가능한 여러가지 결함(예컨데, COP : Crystal Originated Particle)이 거의 없는 실리콘 단결정층을 활성층으로 사용하기 때문에, 소자의 오동작 및 불량 작동을 방지할 수 있고, 누설전류를 방지할 수 있어 소자의 작동을 위해 필요한 전력을 적게 소모한다는 장점이 있으며, 2장의 실리콘 웨이퍼를 이용하여 2장의 SOI 웨이퍼를 제조할 수 있어 기존의 단순 접합형 SOI 웨이퍼에 비해 웨이퍼의 절감을 기대할 수 있는 효과가 있다.

Claims (11)

  1. 한장의 웨이퍼에 산소 이온을 주입하는 단계,
    실리콘 단결정층을 형성하는 단계,
    실리콘 단결정층에 수소 이온을 주입하는 단계,
    다른 한장의 웨이퍼에는 열 산화막을 형성하는 단계,
    두장의 웨이퍼를 접합하는 단계,
    후속 열처리를 통해 수소 이온층에서 분리가 일어나도록 하여 소자가 형성될 활성층을 고질의 실리콘 단결정층으로 형성하는 단계,
    를 포함하는 절연층상의 실리콘 웨이퍼 제조 방법.
  2. 제1항에 있어서, 주입되는 산소의 에너지는 60∼180 Kev 로, 주입되는 산소의 양은 1×1016∼ 2×1017/ cm2로 하는 절연층상의 실리콘 웨이퍼 제조 방법.
  3. 제1항에 있어서, 실리콘 단결정층을 SiHC13또는 SiH2C12를 0.5∼3 l/분, B2H6를 0.1∼5 l/분 흘려주면서 2000∼5000 Å 의 두께로 성장시키는 절연층상의 실리콘 웨이퍼 제조 방법.
  4. 제1항에 있어서, 실리콘 단결정층을 형성시키기전, 세정이 일어난 실리콘 위에 존재하는 자연 산화막을 제거하기 위해 100 : 1 희석된 HF 용액에서 세정을 실시하는 절연층상의 실리콘 웨이퍼 제조 방법.
  5. 제1항에 있어서, 실리콘 단결정층에 주입하는 수소 이온의 주입량을 1×1018∼ 2×1019/ cm2로 하는 절연층상의 실리콘 웨이퍼 제조 방법.
  6. 제1항에 있어서, 상기 실리콘 단결정층내의 수소 이온 주입층의 깊이를 500∼4500 Å 으로 하는 절연층상의 실리콘 웨이퍼 제조 방법.
  7. 제1항에 있어서, 다른 한장의 웨이퍼에 형성시키는 열 산화막의 두께를 1000∼4500 Å 으로 하는 절연층상의 실리콘 웨이퍼 제조 방법.
  8. 제1항에 있어서, 두장의 웨이퍼를 접합하기 전, 피라냐 세정 또는 SC-1 세정을 실시하는 절연층상의 실리콘 웨이퍼 제조 방법.
  9. 제1항에 있어서, 10-4∼ 10-6토르 진공하에서 두장의 웨이퍼를 접합하는 절연층상의 실리콘 웨이퍼 제조 방법.
  10. 제1항에 있어서, 접합후 접합면의 접합 강도의 증진 및 수소 이온 주입층의분리를 위해 실시하는 후속 열처리를 850∼1150 ℃, 0.5∼5 시간 동안 실시하는 절연층상의 실리콘 웨이퍼 제조 방법.
  11. 제1항에 있어서, 두장의 웨이퍼를 분리한뒤 웨이퍼 표면의 거칠기를 개선하기 위해 화학, 기계적 연마를 실시하는 절연층상의 실리콘 웨이퍼 제조 방법.
KR1020000037379A 2000-06-30 2000-06-30 절연층상의 실리콘 웨이퍼 제조 방법 KR20020002998A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037379A KR20020002998A (ko) 2000-06-30 2000-06-30 절연층상의 실리콘 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037379A KR20020002998A (ko) 2000-06-30 2000-06-30 절연층상의 실리콘 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR20020002998A true KR20020002998A (ko) 2002-01-10

Family

ID=19675610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037379A KR20020002998A (ko) 2000-06-30 2000-06-30 절연층상의 실리콘 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR20020002998A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
US7601614B2 (en) 2004-12-14 2009-10-13 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465630B1 (ko) * 2002-05-03 2005-01-13 주식회사 하이닉스반도체 웨이퍼의 제조방법
US7601614B2 (en) 2004-12-14 2009-10-13 Electronics And Telecommunications Research Institute Manufacturing method of silicon on insulator wafer

Similar Documents

Publication Publication Date Title
US6992025B2 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
US7315064B2 (en) Bonded wafer and method of producing bonded wafer
US6054363A (en) Method of manufacturing semiconductor article
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
US20070173033A1 (en) Method of fabricating a composite substrate with improved electrical properties
KR20080068870A (ko) 기판에 결합된 게르마늄층의 처리
JP2008512868A (ja) ウェハ接合技術を用いて欠陥のない高Ｇｅ含有量のＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板を製造する方法
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2008505482A (ja) シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP5284576B2 (ja) 半導体基板の製造方法
JPH11145438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW200952050A (en) Method for manufacturing bonded substrate
JP2007059704A (ja) 貼合せ基板の製造方法及び貼合せ基板
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
KR20080090319A (ko) 반도체 기판의 제조 방법
KR20090042139A (ko) 반도체 기판의 제조 방법
TWI495007B (zh) 元件形成用基板及其製造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
KR20020002998A (ko) 절연층상의 실리콘 웨이퍼 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination