JP2002203968A - Ｍｏｓトランジスタの製造方法及びｍｏｓトランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 結晶欠陥によるジャンクションリークを増加
させることなく、寄生バイポーラトランジスタの動作を
抑制することができるようにする。 【解決手段】 ゲート電極４を形成後に紫外光を照射す
る工程を設け、この紫外光を照射する工程においては、
紫外光として、波長範囲が１５０ｎｍから２５０ｎｍま
での間の単一波長または連続波長の光を用い、ドレイン
領域及びソース領域の埋め込み酸化膜とシリコンとの界
面の界面準位密度が１×１０¹³ｃｍ^-2以上となるように
紫外光を照射し、ドレイン領域及びソース領域の埋め込
み酸化膜１とシリコンとの界面にキャリア再結合領域８
を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）基板上に形成するＭＯＳトランジスタの
製造方法及びＭＯＳトランジスタに関し、特に、ＳＯＩ
基板上に形成した完全空乏型トランジスタの動作におい
て問題となる寄生バイポーラトランジスタの動作を抑制
する技術に係わる。

【０００２】

【従来の技術】低電源電圧動作におけるＬＳＩの低消費
電力化及び高速化に有利な、シリコン基板に埋め込み酸
化膜を有するＳＯＩ（Silicon On Insulator）基板を使
用した各種半導体装置がマルチメディア関連の情報機
器、例えば、携帯電話や、携帯端末等で使用されてい
る。ＳＯＩ基板に形成したＭＯＳトランジスタでは、Ｓ
ＯＩ基板中の埋め込み酸化膜によって半導体素子の接合
容量等の寄生容量が減少するため、バルクシリコンに形
成したＭＯＳトランジスタに比べて低消費電力化及び高
速化を実現することができる。特にＳＯＩ基板による完
全空乏型のＣＭＯＳ回路では、ゲート電圧に対するドレ
イン電流の立ち上がりが急峻になり、同一のオフリーク
電流で比較した場合、通常のバルクＣＭＯＳ回路に比べ
てしきい値電圧を０．１Ｖ程度低くすることが可能であ
り、低電圧での高速動作に寄与することが知られてい
る。

【０００３】一方、ＳＯＩ基板に形成したＭＯＳトラン
ジスタの埋め込み酸化膜上のシリコン単結晶からなるボ
ディ領域は、埋め込み酸化膜と、素子分離膜で囲まれて
電気的に浮遊状態になっているため、電荷がたまりやす
く、蓄積電荷による基板電位の影響を受けやすい問題が
あり、これらの影響は、基板バイアス効果と呼ばれる。
ＭＯＳトランジスタでは、ドレイン近傍の強い電界によ
って電子が高いエネルギーを得てインパクトイオン化を
引き起こすが、ＳＯＩ基板に形成したＭＯＳトランジス
タの場合には、インパクトイオン化によって発生した正
孔がボディ領域に蓄積されやすく、ボディ領域が正バイ
アスされる。正孔の蓄積効果は、ソース端の正孔に対す
る電位の障壁が高い部分空乏型トランジスタで顕著であ
り、この場合、ボディ領域が正バイアスされて、ＭＯＳ
トランジスタのしきい値電圧が低下し、ドレイン電圧・
ドレイン電流特性（Ｖｄｓ−Ｉｄｓ特性）においてＩｄ
ｓが異常増加するキンク現象が生じる。ソース端の正孔
に対する電位の障壁が低い完全空乏型トランジスタで
は、部分空乏型トランジスタのようなキンク現象は現れ
ないが、インパクトイオン化によって発生した多数キャ
リアがベース電流となり、寄生バイポーラトランジスタ
が動作してソース−ドレイン間耐圧の低下や、オフ電流
の増加をもたらす。

【０００４】このように悪影響をもたらす完全空乏型ト
ランジスタにおける寄生バイポーラトランジスタの動作
を抑制する方法として、ソース、ドレイン領域に結晶欠
陥を導入する方法が考案されている。例えば、特開平９
−２１９５２８号公報においては、ソース、ドレイン領
域にアルゴン（Ａｒ）をイオン注入して埋め込み酸化膜
に接した結晶欠陥層を形成する方法が開示されている。
この方法では、アルゴンによって導入された結晶欠陥が
電子と正孔の再結合中心として作用し、ボディ領域のド
レイン近傍でインパクトイオン化によって発生する正孔
がソースの結晶欠陥領域で消滅し、電子がドレインの結
晶欠陥領域で消滅して寄生バイポーラトランジスタの動
作が抑制される。図１０は、上述した従来のＭＯＳトラ
ンジスタの断面構造を示す。図１０に示すように埋め込
み酸化膜１０１上のｐ型シリコン単結晶からなるボディ
領域１０２に、ゲート酸化膜１０３が形成され、ゲート
酸化膜１０３上にゲート電極１０４が形成され、ゲート
電極１０４を挟み込むようにボディ領域１０２にドレイ
ン１０５と、ソース１０６が形成され、ドレイン１０５
とソース１０６内にアルゴンイオン注入によって導入さ
れた結晶欠陥層１０７が形成されている。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た完全空乏型トランジスタにおける寄生バイポーラトラ
ンジスタの動作を抑制するために、ソース・ドレイン領
域にアルゴンをイオン注入して埋め込み酸化膜に接した
結晶欠陥層を形成する方法には、以下に掲げる問題点が
ある。その問題点は、アルゴンイオン注入によってソー
ス・ドレイン領域に導入された結晶欠陥がボディ領域で
発生した正孔と電子の再結合中心として働くためには、
結晶欠陥領域をソース及びドレインの接合面から正孔と
電子の拡散長以内の距離に配置する必要がある。つま
り、図１０におけるａ及びｂを拡散長以内にする必要が
あるが、この距離ａ及びｂは、数１０ｎｍ程度であるた
め、イオン注入とアニールとによって制御することが極
めて困難である。なお、結晶欠陥領域をイオン注入とア
ニールとによって所定範囲内に形成できずに、この結晶
欠陥領域がソースまたはドレインの接合面を横切ってし
まうと、ソース、ドレインのジャンクションリークが著
しく増加し、ＭＯＳトランジスタの特性を劣化させる問
題が生じる。

【０００６】従って、本発明は、このような従来の技術
の問題点を鑑みなされたものであって、その目的は、Ｓ
ＯＩ基板に形成した完全空乏型ＭＯＳトランジスタにお
いて結晶欠陥によるジャンクションリークを増加させる
ことなく、寄生バイポーラトランジスタの動作を抑制す
ることができるＭＯＳトランジスタの製造方法及びＭＯ
Ｓトランジスタを提供することにある。

【０００７】

【課題を解決するための手段】以上の問題を解決するた
めに、第１の発明は、埋め込み酸化膜上のシリコン単結
晶からなるボディ領域と、該ボディ領域上に形成された
ゲート酸化膜と、該ゲート酸化膜上に形成されたゲート
電極と、該ゲート電極を挟むようにボディ領域の一方に
形成されたドレイン領域と、該ボディ領域の他方に形成
されたソース領域と、該ドレイン領域及びソース領域の
埋め込み酸化膜とシリコンとの界面にキャリア再結合領
域を有するＭＯＳトランジスタの製造方法であって、前
記ゲート電極形成後に紫外光を照射して、前記キャリア
再結合領域を形成することを要旨としている。

【０００８】第２の発明は、前記キャリア再結合領域を
形成する紫外光として、波長範囲が１５０ｎｍから２５
０ｎｍまでの間の単一波長または連続波長の光を用いる
ことを要旨としている。

【０００９】第３の発明は、前記キャリア再結合領域を
形成する紫外光を、前記ドレイン領域及びソース領域の
埋め込み酸化膜とシリコンとの界面の界面準位密度が１
×１０¹³ｃｍ^-2以上となるように照射することを要旨と
している。

【００１０】第４の発明は、埋め込み酸化膜上のシリコ
ン単結晶からなるボディ領域と、該ボディ領域上に形成
されたゲート酸化膜と、該ゲート酸化膜上に形成された
ゲート電極と、該ゲート電極を挟むようにボディ領域の
一方に形成されたドレイン領域と、該ボディ領域の他方
に形成されたソース領域とを有するＭＯＳトランジスタ
であって、前記ドレイン領域及びソース領域の埋め込み
酸化膜とシリコンとの界面に界面準位密度が１×１０¹³
ｃｍ^-2以上とされたキャリア再結合領域を備えたことを
要旨している。

【００１１】一般的に完全空乏型のＳＯＩトランジスタ
のシリコン層の厚さは、５０ｎｍ以下であり、埋め込み
酸化膜のＳｉ−Ｏ結合を切断するためには、５ｅＶから
８ｅＶのエネルギーが必要である。また、波長が１５０
ｎｍから２５０ｎｍの紫外線のシリコンへの進入距離
は、５０ｎｍから１００ｎｍであると共に、光子エネル
ギーが５ｅＶから８ｅＶであるので、ＳＯＩ基板の内部
に進入して埋め込み酸化膜１のＳｉ−Ｏ結合を切断する
ために、１５０ｎｍから２５０ｎｍまでの間の波長範囲
の紫外線が用いられる。つまり、完全空乏型のＳＯＩト
ランジスタのゲート電極形成後にこの１５０ｎｍから２
５０ｎｍまでの間の波長範囲の紫外線を照射すれば、埋
め込み酸化膜とシリコンとの界面に紫外線が到達し、埋
め込み酸化膜とシリコンの界面のＳｉ−Ｏ結合が切断さ
れ、Ｐｂセンターと呼ばれる界面準位がソース及びドレ
イン領域に形成することができる。

【００１２】例えば、波長が１５７ｎｍのＦ２レーザに
より、パルス幅１０ｎsec で５０００００パルス、照射
強度１０ｍＪ／ｃｍ２／パルスで紫外線が照射される。
この場合には、埋め込み酸化膜１とシリコンの界面に発
生するＰｂセンターの界面準位密度が１×１０¹³ｃｍ^-2
程度になる。なお、この時、ゲート酸化膜３は、２００
ｎｍの多結晶シリコンのゲート電極４で覆われているた
め、紫外線照射による界面準位が発生せず、ゲート酸化
膜３の信頼性への影響はない。

【００１３】インパクトイオン化によって発生した正孔
は、ボディ領域２からソース領域に注入され、上述した
ソース領域の埋め込み酸化膜１とシリコンとの界面に発
生する界面準位によって消滅する。一方、インパクトイ
オン化によって発生した電子は、ボディ領域２からドレ
イン領域に注入され、上述したドレイン領域の１とシリ
コンとの界面に発生する界面準位によって消滅するの
で、寄生バイポーラトランジスタの動作が抑制される。
なお、特開平９−２１９５２８号公報に開示されている
技術によれば、ソース、ドレイン内で正孔と電子とを速
やかに消滅させるためには、１×１×１０²⁰ｃｍ^-3以上
の結晶欠陥密度が必要であることが示されている。本発
明においては、ソース、ドレイン内のシリコンと埋め込
み酸化膜との１ｎｍ程度の界面に界面準位が形成される
ので、界面準位の表面密度としては、１×１０¹³ｃｍ^-2
以上が必要である。本発明の方法では、ソース、ドレイ
ン領域にイオン注入による結晶欠陥が形成されないの
で、ジャンクションリークが増加する問題が生じない。

【００１４】

【発明の実施の形態】以下、本発明をＮＭＯＳトランジ
スタの製造工程に適用した一実施形態について図面を参
照して説明する。図１は、本発明による製造方法により
形成されたＮＭＯＳトランジスタの断面構造を模式的に
示す説明図である。図１に示すように埋め込み酸化膜１
上のｐ型シリコン単結晶からなるボディ領域２に、ゲー
ト酸化膜３が形成され、ゲート酸化膜３上には、ゲート
電極４が形成されている。また、ｐ型シリコン単結晶か
らなるボディ領域２には、ゲート電極４を挟み込むよう
にドレイン５と、ソース６とが形成され、ドレイン５及
びソース６内のシリコンと埋め込み酸化膜１の界面に紫
外線照射によって導入されたキャリア再結合領域８（図
中便宜上×にて示す）が形成されている。そして、この
ように構成されるＮＭＯＳトランジスタは、ボディ領域
２の上部から埋め込み酸化膜１に達する深さまで形成さ
れた素子分離酸化膜９によって他のＭＯＳトランジスタ
と電気的に分離されている。なお、図１において１１で
示されるのがプラズマシリコン酸化膜であり、１２で示
されるのがソース電極であり、１３で示されるのがドレ
イン電極である。

【００１５】上述したように構成されるＮＭＯＳトラン
ジスタの製造工程について説明する。図２、図３、図
４、図５、図６、図７及び図８は、ＮＭＯＳトランジス
タが形成されるまでの各製造工程における基板の断面構
造を模式的に示す説明図である。

【００１６】先ず、図２に示すように埋め込み酸化膜１
を有するＳＯＩ基板の埋め込み酸化膜１上のｐ型シリコ
ン単結晶からなるボディ領域２を酸化して酸化膜１０を
形成する。この時、酸化膜１０の膜厚は、所定のｐ型シ
リコン単結晶層の膜厚が得られるように、初期のボディ
領域２の厚さを考慮して調整する。なお、この一実施形
態においては、ＳＯＩ基板として初期のボディ領域の膜
厚が１００ｎｍであり、埋め込み酸化膜１の膜厚が１０
０ｎｍのＳＩＭＯＸ（Separation by Implanted Oxyge
n）基板が使用される。このＳＩＭＯＸ基板は、加速エ
ネルギー２００keV 、ドーズ量４×１０¹⁷ｃｍ^-2で酸素
（Ｏ）イオンをイオン注入して１３００°Ｃアニールを
行い、埋め込み酸化膜１を形成した後、ＩＴＯＸ（Inte
rnal Themal Oxidation ）によって、埋め込み酸化膜１
のピンホール密度を低下したものである。また、ＳＩＯ
基板は、イオン注入法や、張り合わせ法等の様々な方法
で製造することが可能であるが、本発明は、どのような
方法で作成されたＳＯＩ基板に対しても同様に適用する
ことができる。また、この一実施形態におけるボディ領
域２の厚さを調整するための酸化量は、１１０ｎｍであ
り、この場合、ボディ領域のシリコンの消費量は、約５
０ｎｍである。

【００１７】次に、図３に示すように希釈フッ酸（Ｈ
Ｆ）または弗化アンモニウムを添加したバッファ−フッ
酸によってボディ領域２上の酸化膜１０を除去した後、
ＬＯＣＯＳ法やＳＴＩ法の素子分離技術を用いて、埋め
込み酸化膜１に達する深さまで形成された素子分離酸化
膜９を形成する。なお、希釈フッ酸または弗化アンモニ
ウムを添加したバッファ−フッ酸によってボディ領域２
上の酸化膜１０を除去する際、これらの酸化膜エッチン
グ液に界面活性剤を添加すれば、酸化膜のオーバーエッ
チングの際のボディ領域２のシリコン単結晶表面のエッ
チング荒れを抑制することが可能である。

【００１８】次に、図４に示すようにボディ領域２上に
熱酸化法によってゲート酸化膜３を形成し、引き続き減
圧ＣＶＤ法によりリン（Ｐ）をドープした多結晶シリコ
ンを堆積して、フォトリソグラフィー及び反応性イオン
エッチングを用いてゲート電極４を加工する。この一実
施形態においては、ゲート酸化を８００°Ｃで酸素と水
素を燃焼させるパイロジェニック酸化で行い、膜厚は７
ｎｍである。また、多結晶シリコンの膜厚は、２００ｎ
ｍであり、多結晶シリコン中のリン（Ｐ）の濃度は、１
０²⁰ｃｍ^-3以上である。さらに、ゲート電極４は、塩素
（Ｃｌ₂ ）用いたＴＣＰ（Transformer Coupled Plasm
a）による反応性イオンエッチングによって加工し、ゲ
ート線幅は、０．３５μｍである。

【００１９】次に、図５に示すように波長が１５７ｎｍ
のＦ２レーザを、パルス幅１０ｎsec で５０００００パ
ルス、照射強度１０ｍＪ／ｃｍ２／パルスで照射し、界
面準位密度が１×１０¹³ｃｍ^-2のキャリア再結合領域８
をソース、ドレイン領域のシリコンと埋め込み酸化膜１
の界面に形成する。

【００２０】次に、図６に示すようにソース、ドレイン
領域にリン（Ｐ）を加速エネルギー２０ｋｅＶで、ドー
ズ量５×１０¹⁴ｃｍ^-2でイオン注入する。なお、埋め込
み酸化膜１やゲート酸化膜３は、ＳＯＩ基板の帯電によ
って容易に絶縁破壊するので、ピーム電流は、１ｍＡ以
下で使用し、ＰＦＧ（Plasma Flood Gun）によって帯電
を中和する電子をＳＯＩ基板に供給しながらイオン注入
を行うことが好ましい。なお、ソース、ドレインに注入
するイオンは、砒素（Ａｓ）でも良いが、ソース、ドレ
インの抵抗を下げるために、チタンシリサイドを形成す
る場合には、イオン注入による結晶欠陥が少なく、チタ
ンシリサイドの凝集が起こりにくいリンが好ましい。

【００２１】次に、図７に示すようにＲＴＰ（Rapid Th
ermal Anneal）によってソース、ドレイン領域に注入さ
れたリンの活性化を行う。ＲＴＰは、窒素（Ｎ₂ ）雰囲
気中で１０００°Ｃ、１０秒、昇降温速度１００°Ｃ／
min で行うものとする。なお、高速化が要求されるロジ
ックデバイス等の場合には、ソース、ドレインを抵抗を
低くするために、この後にチタン（Ｔｉ）やコバルト
（Ｃｏ）を用いたシリサイド層を通常の方法で形成する
ことも可能である。

【００２２】次に、図８に示すようにＴＥＯＳ（Ｓｉ
（ＯＣ₂ Ｈ₅ ）₄ ）を反応ガスとして用いたプラズマＣ
ＶＤ法でプラズマシリコン酸化膜１１を堆積して、ＣＭ
Ｐ（Chemical Mechanical Polishing ）でプラズマシリ
コン酸化膜１１を平坦化した後、通常のフォトリソグラ
フィーと（Ｃ₂ Ｆ₆ ）をエッチングガスとして用いたＩ
ＣＰ（Inductive Coupled Plasma）によるＲＩＥ（Reac
tive Ion Etching) によってコンタクトを開口し、ソー
ス電極１２及びドレイン電極１３を形成することで、前
述した図１に示すＮＭＯＳトランジスタが完成する。

【００２３】従って、上述した一実施形態は、以下の効
果を奏する。先ず、その第１の効果は、完全空乏型トラ
ンジスタのゲート電極形成後に波長１５０ｎｍから２５
０ｎｍの間の紫外線を照射することによってドレイン領
域とソース領域の埋め込み酸化膜とシリコンとの界面に
キャリア再結合領域が形成されるため、工程の複雑化
や、クロスコンタミネーションを生じさせることがない
点にある。次に、第２の効果は、ソース、ドレイン領域
の埋め込み酸化膜とシリコンとの界面に発生した界面準
位が、電子と正孔の再結合中心として機能するため、ボ
ディ領域で発生した正孔と電子とが再結合領域で消滅し
て寄生バイポーラトランジスタの動作が抑制される点に
ある。図９に、上述した一実施形態によるＮＭＯＳトラ
ンジスタの特性と、従来の紫外光を照射しないで製造さ
れたＮＭＯＳトランジスタの特性とを比較して示す。な
お、図９における縦軸がドレイン電流を示し、横軸がゲ
ート電圧を示す。また、図９において９１で示される実
線が一実施形態によるＮＭＯＳトランジスタの特性を示
し、９２で示される破線が従来の紫外光を照射しないで
製造されたＮＭＯＳトランジスタの特性を示す。図９に
示すように本発明によって寄生バイポーラトランジスタ
の動作が抑制され、Ｖｄ＝１．５Ｖの５極管領域におけ
るオフ電流が２桁以上減少する。さらに、第３の効果
は、ソース、ドレイン領域にイオン注入による結晶欠陥
が形成されないため、ジャンクションリークが増加する
問題が生じない点にある。

【００２４】

【発明の効果】本発明によれば、紫外光を照射すること
によりドレイン領域及びソース領域の埋め込み酸化膜と
シリコンとの界面にキャリア再結合領域を形成するた
め、工程の複雑化やクロスタミネーションを生じさせる
ことがない。

【００２５】また、本発明によれば、適切な波長の紫外
光が選定されて用いられるため、より確実かつ効率的に
埋め込み酸化膜のＳｉ−Ｏ結合を切断することができ、
ドレイン領域及びソース領域の埋め込み酸化膜とシリコ
ンとの界面にキャリア再結合領域を形成することができ
る。

【００２６】また、本発明によれば、ドレイン領域及び
ソース領域の埋め込み酸化膜とシリコンとの界面の界面
準位密度が１×１０¹³ｃｍ^-2以上となるように紫外光が
照射されるため、ソース、ドレイン内で正孔と電子とを
速やかに消滅させることができ、寄生バイポーラトラン
ジスタの動作をより確実に抑制することができる。

【００２７】また、本発明によれば、ドレイン領域及び
ソース領域の埋め込み酸化膜とシリコンとの界面に界面
準位密度が１×１０¹³ｃｍ^-2以上とされたキャリア再結
合領域が形成されているため、結晶欠陥によるジャンク
ションリークを増加させることなく、寄生バイポーラト
ランジスタの動作を抑制することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態によるＮＭＯＳトランジス
タの構造を示す説明図である。

【図２】本発明の一実施形態における初期工程を説明す
るための説明図である。

【図３】図２に引き続く工程を説明するための説明図で
ある。

【図４】図３に引き続く工程を説明するための説明図で
ある。

【図５】図４に引き続く工程を説明するための説明図で
ある。

【図６】図５に引き続く工程を説明するための説明図で
ある。

【図７】図６に引き続く工程を説明するための説明図で
ある。

【図８】図７に引き続く工程を説明するための説明図で
ある。

【図９】本発明の一実施形態によるＮＭＯＳトランジス
タの特性を示す特性図である。

【図１０】従来のＭＯＳトランジスタの説明に用いる説
明図である。

【符号の説明】

１ 埋め込み酸化膜 ２ ｐ型シリコン単結晶からなるボディ領域 ３ ゲート酸化膜 ４ ゲート電極 ５ ドレイン ６ ソース ８ キャリア再結合領域 ９ 素子分離酸化膜 １０ 酸化膜 １１ プラズマシリコン酸化膜 １２ ソース電極 １３ ドレイン電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 埋め込み酸化膜上のシリコン単結晶から
   なるボディ領域と、該ボディ領域上に形成されたゲート
   酸化膜と、該ゲート酸化膜上に形成されたゲート電極
   と、該ゲート電極を挟むようにボディ領域の一方に形成
   されたドレイン領域と、該ボディ領域の他方に形成され
   たソース領域と、該ドレイン領域及びソース領域の埋め
   込み酸化膜とシリコンとの界面にキャリア再結合領域を
   有するＭＯＳトランジスタの製造方法であって、 前記ゲート電極形成後に紫外光を照射して、前記キャリ
   ア再結合領域を形成することを特徴とするＭＯＳトラン
   ジスタの製造方法。
2. 【請求項２】 前記キャリア再結合領域を形成する紫外
   光として、波長範囲が１５０ｎｍから２５０ｎｍまでの
   間の単一波長または連続波長の光を用いることを特徴と
   する請求項１に記載のＭＯＳトランジスタの製造方法。
3. 【請求項３】 前記キャリア再結合領域を形成する紫外
   光を、前記ドレイン領域及びソース領域の埋め込み酸化
   膜とシリコンとの界面の界面準位密度が１×１０¹³ｃｍ
   ^-2以上となるように照射することを特徴とする請求項１
   または２に記載のＭＯＳトランジスタの製造方法。
4. 【請求項４】 埋め込み酸化膜上のシリコン単結晶から
   なるボディ領域と、該ボディ領域上に形成されたゲート
   酸化膜と、該ゲート酸化膜上に形成されたゲート電極
   と、該ゲート電極を挟むようにボディ領域の一方に形成
   されたドレイン領域と、該ボディ領域の他方に形成され
   たソース領域とを有するＭＯＳトランジスタであって、 前記ドレイン領域及びソース領域の埋め込み酸化膜とシ
   リコンとの界面に界面準位密度が１×１０¹³ｃｍ^-2以上
   とされたキャリア再結合領域を備えたことを特徴とする
   ＭＯＳトランジスタ。