CN1311563C - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1311563C
CN1311563C CNB2004100037271A CN200410003727A CN1311563C CN 1311563 C CN1311563 C CN 1311563C CN B2004100037271 A CNB2004100037271 A CN B2004100037271A CN 200410003727 A CN200410003727 A CN 200410003727A CN 1311563 C CN1311563 C CN 1311563C
Authority
CN
China
Prior art keywords
film
thin
basal layer
film transistor
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100037271A
Other languages
English (en)
Other versions
CN1521858A (zh
Inventor
奥村展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1521858A publication Critical patent/CN1521858A/zh
Application granted granted Critical
Publication of CN1311563C publication Critical patent/CN1311563C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了一种薄膜晶体管，该薄膜晶体管包括透明绝缘衬底，设置在透明绝缘衬底质上方的下遮光膜，设置在下遮光膜上方的基础层间膜，设置在基础层间膜上方的半导体膜。薄膜晶体管还包括形成在基础层间膜和半导体膜之间界面处的凹凸，设置在半导体膜上方的栅极绝缘膜和设置在栅极绝缘膜上方的栅电极。本发明还提供了一种制作薄膜晶体管的方法。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管(TFT)及用于TFT的制造方法，更具体地说，涉及一种用于如液晶投影仪、有机EL显示装置等液晶显示装置的薄膜晶体管及其制造方法。
背景技术
近年来已经实现了性能提高且功能也提高的液晶显示装置(LCD)、有机电致发光(EL)显示装置以及用于如个人计算机和电视之类的电子信息设备的有源矩阵型显示装置。最近已可以利用多晶硅(以下称作poly-Si)TFT在不昂贵的玻璃衬底上制造包括驱动电路的液晶或有源矩阵型的EL显示装置。
因为与a-Si TFT相比，poly-Si TFT有较低的光敏感性和较高的迁移率，并且因此可以使像素TFT小型化，所以poly-Si TFT对于用于数据投影仪的液晶光阀很有用，其中在液晶光阀中，在较高光强的环境下要求像素TFT小型化和高分辨率。
另外，与a-Si TFT相比，poly-Si TFT适于造成流过其内的大电流，所以poly-Si TFT还适于有机EL显示器的驱动装置。
一般地，如图1所示，对于poly-Si TFT液晶光阀，除类似于包括有源层701、栅极绝缘膜702、栅极线703、数据线704和象素电极705的直视型液晶板的薄膜结构外，还包括用于保护TFT免受来自衬底后面的投影光束的反射光的背光遮挡膜。
另一方面，a-Si TFT有一种底栅结构，栅电极还用作光遮挡膜。但在a-Si TFT中，半导体层上表面上的后侧沟道成为漏电流的主要起因。例如，日本专利公开号JP4-367276A和日本专利公开号JP4-349637A公开了一项关于a-Si TFT的技术，其中对后侧沟道表面进行等离子处理以抑制漏电流。
另外，如图2所示的有机EL显示器在TFT上有一个TFT 801和一个光发射层802，并且从光发射层发射的光指向底一侧。因而用于保护TFT免遭来自衬底后面的反射光的背光遮挡膜在某些情况下变得必不可少，具体情况依赖于来自发射层的光量。
一般地，把由金属制备的、包括化合物的具有良好光反射特性的膜用作光遮挡膜。但因为金属膜是导电的，所以光遮挡膜操纵TFT的后侧沟道以改变TFT特性。为了利用光遮挡层抑制后侧沟道工作，已经公开了一项有效增大背光遮挡层和TFT有源层之间的基础中间层厚度的技术。例如日本专利公开号JP10-11520A中公开了一项将电势施加于遮光膜的技术。根据该项技术，当遮光膜的电势为漂浮状态时，把层间膜的厚度制成等于或大于0.8μm，或对遮光膜施加TFT的OFF电势。
但是，如果基础中间层的厚度增大，则通过基础层间膜进入有源层的光量变大。结果是光漏电流增大，导致显示器的对比度降低。另一方面，如果基础层间膜的厚度增大，则TFT的特性变得对遮光膜的电势敏感。然后当对于n沟道TFT时，对遮光膜施加负电压(OFF电势)，如图3简要所示，由后侧沟道工作所致的漏电流有增大的趋势。
另一方面，当施加到遮光膜上的电压为正电压时，由后侧沟道工作所致的漏电流减小。但因为阈值电压移到负的一侧，所以在TFT OFF工作点的电流值增大。
如上所述，在基础层间膜变薄并对遮光膜施加电压的情况下，以较高的稳定性减小漏电流变得困难。
结果，各个TFT的OFF工作界限变小，并且因此TFT器件之间的漏电流值的散布变大，造成显示器的亮度减小、对比度降低和显示不均匀。
上述操作示于图4。此处栅极电压是OFF电压。当基础层间膜的厚度很大时，漏电流稳定地显示出对遮光电压很小的值，但光漏电流的分布变大。另一方面，当基础层间膜的厚度很小时，光漏电流的分布很小，但由于后侧沟道的工作，漏电流变得对遮光电压敏感。
发明内容
本发明的目的在于提供一种低漏电流的TFT及其制造方法。
根据本发明的第一实施例，薄膜晶体管包括透明绝缘衬底，设置在透明绝缘衬底上方的下遮光膜，设置在下遮光膜上方的基础层间膜，设置在基础层间膜上方的半导体膜，其中半导体膜由多晶硅形成。根据本发明的一实施例所述的薄膜晶体管还包括形成在基础层间膜和半导体膜之间界面处的凹凸，设置在半导体膜上方的栅极绝缘膜和设置在栅极绝缘膜上方的栅电极。
根据本发明的第二实施例，薄膜晶体管包括透明绝缘衬底，设置在透明绝缘衬底质上方的下遮光膜，设置在下遮光膜上方的基础层间膜，设置在基础层间膜上方的半导体膜。根据本发明第二实施例所述的薄膜晶体管还包括形成在基础层间膜和半导体膜之间界面处的凹凸、设置在半导体膜上的栅极绝缘膜和设置在栅极绝缘膜上的栅电极。凹凸度等于或大于约5nm并等于或小于40nm。
根据本发明的第三实施例，制造薄膜晶体管的方法包括提供透明绝缘衬底，在所述透明绝缘衬底上方形成下遮光膜，在所述下遮光膜上方形成基础层间膜，等离子处理所述基础层间膜的表面，在所述基础层间膜上方形成半导体膜，在所述半导体膜上方形成栅极绝缘膜和在所述栅极绝缘膜上方形成栅电极，其中利用选自氩、氦、氢或氧的气体或它们的混合物进行所述等离子处理，以在所述基础层间膜和所述半导体膜之间的界面处形成凹凸。
附图说明
图1是用于液晶光阀的常规TFT的截面图；
图2是用于有机EL显示器的常规TFT的截面图；
图3是常规TFT的工作特性简图；
图4是常规TFT工作特性的简图；
图5是本发明的第一实施例的截面图；
图6(a)至(e)是解释本发明第一实施例所述过程的截面图；
图7是本发明的一实施例的截面图；
图8是本发明第一实施例的TFT及常规TFT的工作特性的截面图；
图9(a)至(d)是用于解释本发明第三实施例的截面图；
图10是本发明第三实施例的截面图。
具体实施方式
图5表是本发明第一实施例的TFT。图5显示了玻璃衬底101上的遮光膜102、基础层间膜103、成为有源层的多晶硅膜104、栅极绝缘膜105、栅电极106、第二层间膜107和源电极/漏电极108。另外，在基础层间膜103和多晶硅膜104之间形成凹凸。凹凸度等于或大于约5nm，并且等于或小于40nm。另外，在基础层间膜103和多晶硅膜104之间的界面处形成等于或大于约5nm并等于或小于约20nm的凹凸。
另外，有源层104的厚度可以等于或小于约800nm，以用于减小光漏电流。当在此情况下凹凸度等于或大于有源层104厚度的1/4时，在激光熔化和再结晶过程之后，在该表面上仍保留一些凹凸以减小TFT迁移率约5％。而且在凹凸度等于或大于有源层104厚度的1/2的情况下，迁移率显著减小等于或大于20％，并且因此可以利用小于有源层104厚度的1/2的较小凹凸度。
下面将参考图6所示的工艺过程以及图7所示的TFT结构的截面图描述本发明的第一实施例。薄膜的每种结构、厚度、材料、状态或在此所述的过程均只作为实例，不构成限制。
利用溅射法在玻璃衬底201上沉积厚度为100nm的Wsi2作为反射遮光膜，并通过普通的PR法形成反射遮光膜202的岛状图案。接下来，利用PECVD法形成厚度为200nm的SiO2膜作为层间遮光膜203。(图6(a))
接下来，利用PECVD法沉积厚度为100nm的n+型a-Si膜作为吸收遮光膜204，再利用普通的PR法形成吸收遮光膜204的岛状图案。接下来，利用PECVD法形成厚度为200nm的SiO2膜作为基础层间膜205。(图6(b))。
随后，在同一PECVD系统内的不同腔中对基础层间膜205的表面进行轻(H2)等离子处理。关于处理条件，氢气(H2)的流速为500sccm，压强为100Pa，放电输出功率为1,400W，放电时间为60秒。在利用此过程在基础层间膜205的表面上形成约7nm的轻微凹凸(图6(c))。
在同一腔中，在具有凹凸的基础层间膜206上沉积厚度为50nm的Si膜作为有源层先质膜207。接下来，在500℃下进行10分钟的脱氢退火处理。之后，对先质(precursor)膜207辐射受激分子激光束以将a-Si结晶成多晶硅，由此形成作为有源层208的多晶硅膜。此处，在辐射激光束的条件下执行扫描，其中激光束的光束直径为200*0.4mm2，能量密度为350mJ/cm2，覆盖率为95％。(图6(e))。
接下来，如图7所示，利用PR法将有源层208图案化成岛状。接下来，利用PECVD法将厚度为100nm的SiO2膜形成为栅极绝缘膜209。接下来，利用溅射法沉积厚度为150nm的Wsi2膜作为栅极线，利用PE法形成为岛状图案。形成栅极线210之后，有源层中成为源、漏和LDD区的区域掺入杂质，如磷(P)离子或硼(B)离子，同时利用离子掺入法控制杂质的浓度，并对活性物质在500℃的温度下热处理4小时。
接下来，利用PECVD法形成厚度为300nm的SiN膜作为第二层间绝缘膜211。接下来，在通过利用干蚀刻法于理想的位置形成接触孔之后，利用溅射法形成厚度为400nm的Al膜作为数据线212，再利用PR法将其形成为岛状图案。接下来，利用PECVD法形成厚度为400nm的SiN膜作为第三层间绝缘膜213。
接下来，利用溅射法沉积厚度为400nm的Al膜作为上黑色矩阵(BM)214，再利用PR法将其形成为岛状图案。不在相对的衬底上形成BM，但在TFT衬底上对提高孔径比变得有利。
接下来，在利用PECVD法形成厚度为200nm的SiN膜作为第四层间绝缘膜215之后，对厚度为800nm的有机平化膜实施烘烤。接下来，利用干蚀刻法形成接触孔之后，利用溅射法沉积厚度为100nm的ITO膜作为像素电极216，再利用PR法形成岛状图案。通过上述过程形成用于液晶光阀的多晶硅TFT衬底。
在此实施例中，在有源层208的后侧沟道中形成7nm的凹凸。凹凸的形成阻碍了载流子在后侧沟道上的运动，减小了载流子的场效应迁移率，由此减少了伴随着后侧沟道工作的漏电流。漏电流在TFT之间的分散也得到抑制，使得做为利用投影仪投影的图像，获得的图像有较低的显示非均匀性、较高的亮度和较高的对比度。
图8表示暗态下栅极电压为-2V、漏极电压为10V时漏电流的变化。然后由于等离子处理，漏电流对吸收遮光膜的依赖性变得平缓。在此实施例中，与只由基础层间膜的厚度所致的漏电流减小的效果相比，由于等离子处理所致的漏电流的减小效果基本上与厚度增大到600nm的情形相同。但如果比较是与光漏电流进行的，则在本实施例的TFT中，光漏电流为8E-13A，小到是厚度为600nm的基础层间膜不经等离子处理的TFT中光漏电流的大约1/4。
一般地，当在基础层间膜的表面上形成凹凸时，这些凹凸也可以上移到有源层的表面，该表面是覆盖基础层间膜的层，由此在某些情况下也降低前侧沟道上的载流子迁移率。例如，在利用多晶硅形成法直接形成或利用固相生长法通过热处理结晶a-Si而形成多晶硅的情况下，在该膜表面上留下凹凸。
但是，在通过激光回火获得多晶硅膜的情况下，多晶硅膜的表面通过熔化和再结晶而重构。即，多晶硅膜的表面不受基础层间膜表面凹凸的影响。例如，当凹凸等于膜厚度的1/4时，多晶硅帽耳表面只依赖于激光应用的条件。因此，在TFT的ON特性中不显现等离子处理的不利影响。因此，本发明实施例所述的凹凸不仅能够减小漏电流，而且还能够减小光漏电流。
对于等离子处理，除了H2外也可以使用O2、Ar、He或它们的混合气体，使得可以在基础层间膜的表面上形成表面凹凸。在H2的情况下形成凹凸的速度最快。因此，采用使用100％纯度H2气体的等离子处理。
在此实施例中，在相同的PECVD系统中连续执行从基础层间膜的形成到先质膜形成的过程。但如果在基础层间膜的表面中形成凹凸，则也可以采用这种先质，使得衬底暂时曝露于室内环境中，并且利用不同的系统单独执行各过程。
在衬底暴露于室内环境之后形成先质膜的情况下，如果不清洁衬底，则由于杂质的存在而使TFT特性减弱。因此，膜形成之前的清洁变得必不可少。此处，如果在形成凹凸之后执行清洁，则凹凸形成得较小，其结果是漏电流的减少效果减弱。如日本公开的申请JP6-045605中所述，等于或小于3nm的凹凸提高迁移率。因此可以延长等离子处理时间以期减少由清洁所致的凹凸。但从产量的角度出发，在同一系统中至少可以实现等离子处理和先质膜的形成。
下面描述本发明的第二实施例。在此所述的膜或者工艺的每种结构、厚度、材料和条件只做为实例提出，不用于限定。
与第一实施例类似，在玻璃衬底上形成反射遮光膜、遮光层间膜和吸收遮光膜。接下来，根据下列程序在同一系统内的同一处理腔中连续形成基础层间膜和先质膜。
在这样的条件下形成基础层间膜，即氧气(O2)流速为6,000sccm、蒸发的TEOS的流速为300sccm、He的流速为100sccm、压强为180Pa、放电输出功率为1,500W。在放电时间已经历的120s的时刻停止供给氧气和蒸发的TEOS气体，He的流速增至500sccm，压强降至50Pa，放电输出功率降至100W以便维持等离子放电。接下来，过20s之后，开始以140sccm的流速供应硅烷气体。接下来，过5s之后，停止He气的供给并维持等离子放电145s的时间。然后停止放电和所有气体的供给。
利用上述沉积法连续形成厚度为200nm的基础层间膜和厚度为50nm的有源层先质膜，使得二者之间界面处的凹凸成为8nm。在此实施例中，在等离子放电时膜表面被激励的状态下，由于包含在硅烷气体中的He原子团和氢原子团的作用而有效地形成凹凸。
此处，在形成基础层间膜之后的情形中，暂时停止放电以彼此改变气体，并再开始放电，无需执行H2等离子处理的形成有源层先质膜，在之间界面处的凹凸等于或小于3nm。完成放电之后，膜表面的原子被立即释放成不具有活性，从而提供一个平坦的表面状态。
可以根据系统性能，如系统的气体转换、排气量、电源容量、rf匹配性能、膜形成率、衬底传输速度等，选择是在连续放电状态下连续形成基础层间膜和有源层、还是在放电暂时停止之后执行形成表面凹凸的等离子处理。
接下来，执行与第一实施例中相同的过程，由此不需扩散就形成较低漏电流的TFT，其中该TFT对遮光电势的依赖性很小。
下面将参考附图9所示的工艺过程图及图10所示的结构截面图描述本发明的第三实施例。在此所述的薄膜或者过程的每种结构、厚度、材料、状态均只作为实例提出，并不构成限制。
根据本发明的第三实施例，首先，利用PECVD法在玻璃衬底501上沉积厚度为300nm的SiN膜做为覆盖膜502。接下来，利用溅射法沉积厚度为150nm的Cr膜做为遮光膜503，再利用普通的PR法将其形成为岛状图案。接下来，利用PECVD法形成厚度为200nm的SiO2膜做为基础层间膜504。随后，在同一PECVD系统中对该基础层间膜的表面进行H2等离子处理。关于处理条件，H2的流速为500sccm，压强为100Pa，放电输出功率为1,200W，放电时间为60s。(图9(a))
关于此过程，在基础层间膜504上形成厚度约为5nm的轻微凹凸(图9(b))。在同一PECVD系统中，在具有凹凸的基础层间膜505上沉积厚度为80nm的a-Si膜做为有源层先质膜506(图(c))。接下来，在400℃下执行脱氢退火30分钟。再下来，对先质膜506辐射准分子激光束以将a-Si结晶成多晶硅，由此形成多晶硅膜做为有源层507。此处，在辐射激光束的条件下执行扫描应用，其中激光束的直径为200×0.4mm2，能量密度为420mJ/cm2，覆盖率为95％(图9(d))。
接下来，如图10所示，通过PR法将有源层507图案化成岛状图案。接下来，利用PECVD法形成厚度为100nm的SiO2膜做为栅极绝缘膜508。再下来，利用溅射法沉积厚度为300nm的Al膜做为栅极线509，再利用PR法将其形成为岛状图案。形成栅极线之后，有源层区变为源极区、漏极区和LDD区被掺以杂质，如P离子或B离子，同时通过离子掺杂法控制杂质的浓度，再通过辐射受激分子激光束对该区域进行活化处理。此处，在辐射激光束的条件下执行扫描应用，其中激光束直径为200×0.4mm2，能量密度为270mJ/cm2，覆盖率为60％。
接下来，利用PECVD法形成厚度为400nm的SiO2做为第二层间绝缘膜510。接下来，在利用干蚀刻法于理想的位置形成接触孔之后，利用溅射法沉积厚度为500nm的Al膜做为数据线511，再通过PR法将其形成为岛状图案。
接下来，利用PECVD法形成厚度为400nm的SiN膜做为第三层间绝缘膜512。接下来，在利用干蚀刻法于理想的位置形成接触孔之后，利用溅射法沉积厚度为80nm的ITO膜做为下电极513，再利用PR法将其形成为岛状图案。
接下来，对第四层间绝缘膜514施加光致抗蚀剂，从而通过PR法在理想的位置形成接触孔。接下来，通过利用金属掩模法的蒸发选择性地形成EL层515，再接下来，通过蒸发选择性地形成厚度为200nm的Al膜做为阴极516。
通过上述过程，形成有机El显示器的TFT衬底，该衬底由低漏电特性的TFT构成并可以减小显示的不均匀性。
利用透射电子束显微镜(剖面TEM)或是用于利用原子力“直接”观察物质表面上的原子线的原子间力显微镜(AFM)测量凹凸。并且，关于凹凸的指数，可以采用中心线平均凹凸(Ra)，或者可以采用通过从由平均线测得的最高高度中减去最低高度而获得的高度差。
前面提供了对实施例的描述，使得本领域的技术人员能够实施并利用本发明。而且这些实施例的多种改型对于本领域的技术人员是显而易见的。因此，本发明并不局限于在此描述的实施例，而是依据于由所附的权利要求限定的最大保护范围和等同替换。

Claims (18)

1.一种薄膜晶体管，包括：
透明绝缘衬底；
设置在所述透明绝缘衬底上方的下遮光膜；
设置在所述下遮光膜上方的基础层间膜；
设置在所述基础层间膜上方的半导体膜，所述半导体膜由多晶硅形成；
形成在所述基础层间膜和所述半导体膜之间界面处的凹凸；
设置在所述半导体膜上方的栅极绝缘膜；和
设置在所述栅极绝缘膜上方的栅电极。
2.如权利要求1所述的薄膜晶体管，
其特征在于设置在所述透明绝缘衬底上的所述下遮光膜，
设置在所述下遮光膜上的所述基础层间膜，
设置在所述基础层间膜上的所述半导体膜，所述的半导体膜由多晶硅膜形成，
设置在所述半导体膜上的所述栅极绝缘膜，和
设置在所述栅极绝缘膜上的所述栅电极。
3.如权利要求1所述的薄膜晶体管，
其特征在于所述的凹凸度等于或大于5nm并等于或小于40nm。
4.如权利要求1所述的薄膜晶体管，
其特征在于所述的凹凸度等于或大于5nm并等于或小于20nm。
5.如权利要求1所述的薄膜晶体管，
其特征在于所述半导体膜的厚度等于或小于80nm。
6.如权利要求1所述的薄膜晶体管，
还包括设置在所述薄膜晶体管上层上方的黑色矩阵。
7.一种薄膜晶体管，包括：
透明绝缘衬底；
设置在所述透明绝缘衬底上方的下遮光膜；
设置在所述下遮光膜上方的基础层间膜；
设置在所述基础层间膜之上的半导体膜；
形成在所述基础层间膜和所述半导体膜之间界面处的凹凸；
设置在所述半导体膜上方的栅极绝缘膜；和
设置在所述栅极绝缘膜方上的栅电极，
其中所述凹凸度等于或大于5nm并等于或小于40nm。
8.如权利要求7所述的薄膜晶体管，
其特征在于所述的凹凸度等于或大于5nm并等于或小于20nm。
9.如权利要求7所述的薄膜晶体管，
其特征在于所述半导体膜的厚度等于或小于80nm。
10.如权利要求7所述的薄膜晶体管，
还包括设置在所述薄膜晶体管上层上方的黑色矩阵。
11.一种制造薄膜晶体管的方法，包括：
提供透明绝缘衬底；
在所述透明绝缘衬底上方形成下遮光膜；
在所述下遮光膜上方形成基础层间膜；
等离子处理所述基础层间膜的表面；
在所述基础层间膜上方形成半导体膜；
在所述半导体膜上方形成栅极绝缘膜；和
在所述栅极绝缘膜上方形成栅电极，
其中利用选自氩、氦、氢或氧的气体或它们的混合物进行所述等离子处理，以在所述基础层间膜和所述半导体膜之间的界面处形成凹凸。
12.如权利要求11所述的制造薄膜晶体管的方法，
其特征在于所述凹凸等于或大于5nm并等于或小于40nm。
13.如权利要求11所述的制造薄膜晶体管的方法，
其特征在于执行所述等离子处理，使得在所述基础层间膜和所述半导体膜之间界面处的凹凸度等于或大于5nm并等于或小于20nm。
14.如权利要求11所述的制造薄膜晶体管的方法，
其特征在于所述形成半导体膜包括沉积先质膜并通过辐射激光束熔化或重结晶所述先质膜。
15.如权利要求14所述的制造薄膜晶体管的方法，
其特征在于利用单一系统执行所述等离子处理和所述沉积先质膜。
16.如权利要求14所述的制造薄膜晶体管的方法，
其特征在于在通过改变彼此的气体源而在连续等离子放电的条件下，利用等离子CVD法连续沉积基础层间膜和先质膜。
17.一种按权利要求11所述的方法制备的薄膜晶体管。
18.如权利要求17所述的薄膜晶体管，
其特征在于所述形成半导体膜包括形成非晶硅膜并将所述非晶硅膜结晶为多晶硅膜。
CNB2004100037271A 2003-02-12 2004-02-04 薄膜晶体管及其制造方法 Expired - Lifetime CN1311563C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003034288A JP4341062B2 (ja) 2003-02-12 2003-02-12 薄膜トランジスタおよびその製造方法
JP2003034288 2003-02-12

Publications (2)

Publication Number Publication Date
CN1521858A CN1521858A (zh) 2004-08-18
CN1311563C true CN1311563C (zh) 2007-04-18

Family

ID=32821008

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100037271A Expired - Lifetime CN1311563C (zh) 2003-02-12 2004-02-04 薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (1) US7064364B2 (zh)
JP (1) JP4341062B2 (zh)
CN (1) CN1311563C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374846A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 有机发光显示面板
CN105470311A (zh) * 2016-01-22 2016-04-06 昆山国显光电有限公司 一种驱动薄膜晶体管及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944402B2 (ja) * 2005-07-13 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
TWI330276B (en) 2006-04-25 2010-09-11 Au Optronics Corp Active device array substrate and fabricating method thereof
TWI617869B (zh) * 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP2008042044A (ja) * 2006-08-09 2008-02-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
TWI358832B (en) * 2007-02-26 2012-02-21 Au Optronics Corp Semiconductor device and manufacturing method ther
JP5324837B2 (ja) * 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
TWI379142B (en) * 2008-07-17 2012-12-11 Au Optronics Corp Thin film transistor substrate and thin film transistor of display panel and method of making the same
JP5182116B2 (ja) * 2009-01-23 2013-04-10 セイコーエプソン株式会社 電気光学装置及び電子機器
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
CN103762168A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 底栅薄膜晶体管的制造方法
CN105097940A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列衬底结构及其制造方法
CN103985717A (zh) * 2014-05-13 2014-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9947895B2 (en) 2015-06-17 2018-04-17 Universal Display Corporation Flexible AMOLED display
TWI578443B (zh) 2015-09-22 2017-04-11 友達光電股份有限公司 多晶矽薄膜電晶體元件及其製作方法
CN106898653A (zh) * 2015-12-21 2017-06-27 昆山国显光电有限公司 驱动薄膜晶体管、像素电路及显示装置
CN105551967B (zh) * 2016-02-14 2019-04-30 武汉华星光电技术有限公司 N型薄膜晶体管的制作方法
CN107204374A (zh) * 2017-05-16 2017-09-26 深圳市华星光电技术有限公司 一种柔性薄膜晶体管及其制备方法
US10651312B2 (en) 2017-05-16 2020-05-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible thin film transistor and method for fabricating the same
CN107302032B (zh) 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107422555A (zh) * 2017-07-25 2017-12-01 武汉华星光电技术有限公司 一种显示装置、阵列基板及其制备方法
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
KR102544980B1 (ko) * 2018-03-08 2023-06-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN109801952B (zh) * 2019-02-14 2021-07-23 惠科股份有限公司 显示面板及其制作方法
JP7081564B2 (ja) * 2019-04-24 2022-06-07 株式会社デンソー 半導体装置とその製造方法
CN110416314A (zh) 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110998A (ja) * 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
JP2002203968A (ja) * 2000-12-27 2002-07-19 Sharp Corp Ｍｏｓトランジスタの製造方法及びｍｏｓトランジスタ
JP2003037271A (ja) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349637A (ja) 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH04367276A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタおよびその製造方法
JP2827637B2 (ja) 1991-12-02 1998-11-25 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP3830213B2 (ja) 1996-10-04 2006-10-04 セイコーエプソン株式会社 スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110998A (ja) * 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
JP2002203968A (ja) * 2000-12-27 2002-07-19 Sharp Corp Ｍｏｓトランジスタの製造方法及びｍｏｓトランジスタ
JP2003037271A (ja) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374846A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 有机发光显示面板
US10079276B2 (en) 2014-08-14 2018-09-18 Lg Display Co., Ltd. Organic light emitting display panel comprising pixel repair region
CN105470311A (zh) * 2016-01-22 2016-04-06 昆山国显光电有限公司 一种驱动薄膜晶体管及其制备方法
CN105470311B (zh) * 2016-01-22 2018-09-28 昆山国显光电有限公司 一种驱动薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
JP2004247434A (ja) 2004-09-02
US20040155245A1 (en) 2004-08-12
US7064364B2 (en) 2006-06-20
JP4341062B2 (ja) 2009-10-07
CN1521858A (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
CN1311563C (zh) 薄膜晶体管及其制造方法
JP5318862B2 (ja) 架橋粒子構造を有する多結晶シリコン薄膜トランジスタ
CN102543860B (zh) 一种低温多晶硅tft阵列基板的制造方法
US6346718B1 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
US7098085B2 (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
CN101310371B (zh) 半导体器件
US8435843B2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
TWI416588B (zh) 用於製造結晶矽膜及薄膜電晶體的方法
US6362097B1 (en) Collimated sputtering of semiconductor and other films
CN1702879A (zh) 薄膜晶体管衬底和其制造方法
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN1523679A (zh) 薄膜晶体管衬底及其制造方法
CN1638022A (zh) 多晶硅膜的形成方法
WO2018192009A1 (zh) 一种制作低温多晶硅薄膜晶体管的方法
CN1652349A (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
US11469329B2 (en) Active switch, manufacturing method thereof and display device
CN1604341A (zh) 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN1763975A (zh) 薄膜晶体管及其制造方法
JP2002050762A (ja) 表示素子およびその製造方法、並びに表示装置
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板
CN1794889A (zh) 低温多晶硅薄膜晶体管显示面板及其制造方法
CN1300856C (zh) 薄膜晶体管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130424

Address after: Samoa Apia hiSoft Center No. 217 mailbox

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right

Effective date of registration: 20230506

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: Samoa Apia, hiSoft center, No. 217 mailbox

Patentee before: Jinzhen Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20070418

CX01 Expiry of patent term