JP2827637B2 - 薄膜トランジスタ素子及びその製造方法 - Google Patents
薄膜トランジスタ素子及びその製造方法Info
- Publication number
- JP2827637B2 JP2827637B2 JP3318164A JP31816491A JP2827637B2 JP 2827637 B2 JP2827637 B2 JP 2827637B2 JP 3318164 A JP3318164 A JP 3318164A JP 31816491 A JP31816491 A JP 31816491A JP 2827637 B2 JP2827637 B2 JP 2827637B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- monosilane
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
液晶ディスプレイに使用する薄膜トランジスタ素子と、
それに用いる窒化シリコン膜の製造方法に関するもので
ある。
液晶ディスプレイに使用する薄膜トランジスタ素子と、
それに用いる窒化シリコン膜の製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、液晶フラットディスプレイの駆動
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。現在一般的に用いられている
薄膜トランジスタ素子の断面図を図８に示す。まず、絶
縁性基板上１０にゲート金属を形成し所望の形状にパタ
ーンニングしゲート電極１１を形成する。この上にゲー
ト絶縁膜である窒化シリコン膜１２、非晶質半導体膜１
３、ソース・ドレイン領域を形成するためにｐ型あるい
はｎ型化したドーピング層１４を順次形成し、ドーピン
グ層及び非晶質シリコン膜を所望の形状にパターンニン
グする。引き続きソース・ドレイン金属を形成し所望の
形状にパターンニングし、ソース・ドレイン電極１５を
形成する。最後にチャネル上のドーピング層をエッチン
グ除去し薄膜トランジスタ素子が完成する。
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。現在一般的に用いられている
薄膜トランジスタ素子の断面図を図８に示す。まず、絶
縁性基板上１０にゲート金属を形成し所望の形状にパタ
ーンニングしゲート電極１１を形成する。この上にゲー
ト絶縁膜である窒化シリコン膜１２、非晶質半導体膜１
３、ソース・ドレイン領域を形成するためにｐ型あるい
はｎ型化したドーピング層１４を順次形成し、ドーピン
グ層及び非晶質シリコン膜を所望の形状にパターンニン
グする。引き続きソース・ドレイン金属を形成し所望の
形状にパターンニングし、ソース・ドレイン電極１５を
形成する。最後にチャネル上のドーピング層をエッチン
グ除去し薄膜トランジスタ素子が完成する。
【０００３】
【発明が解決しようとする課題】しかしながら上述の薄
膜トランジスタ素子において、通常の成膜条件で成膜し
た窒化シリコン膜をゲート絶縁膜に用いると薄膜トラン
ジスタの移動度は０．３〜０．５ｃｍ2 ／Ｖ・ｓｅｃで
あった。これはゲート絶縁膜である窒化シリコン膜と非
晶質半導体膜との界面を形成する窒化シリコン膜の表面
凹凸の制御がなされておらず十分な特性が得られていな
いものと考えられる。今後、大画面、高精細液晶ディス
プレイの実現に向けて大面積に高密度画素を形成する技
術開発が主流となるが、走査線数の多い高精細液晶ディ
スプレイでは一画素への書き込みに確保できる時間が短
いため薄膜トランジスタの書き込み能力の向上即ち０．
６ｃｍ2 Ｖ・ｓｅｃ以上の高移動度化が不可欠となって
くる。
膜トランジスタ素子において、通常の成膜条件で成膜し
た窒化シリコン膜をゲート絶縁膜に用いると薄膜トラン
ジスタの移動度は０．３〜０．５ｃｍ2 ／Ｖ・ｓｅｃで
あった。これはゲート絶縁膜である窒化シリコン膜と非
晶質半導体膜との界面を形成する窒化シリコン膜の表面
凹凸の制御がなされておらず十分な特性が得られていな
いものと考えられる。今後、大画面、高精細液晶ディス
プレイの実現に向けて大面積に高密度画素を形成する技
術開発が主流となるが、走査線数の多い高精細液晶ディ
スプレイでは一画素への書き込みに確保できる時間が短
いため薄膜トランジスタの書き込み能力の向上即ち０．
６ｃｍ2 Ｖ・ｓｅｃ以上の高移動度化が不可欠となって
くる。
【０００４】本発明の目的は上述した薄膜トランジスタ
素子において、０．６ｃｍ2 ／Ｖ・ｓｅｃ以上の高移動
度化を実現するための薄膜トランジスタ素子の構造及び
ゲート絶縁膜である窒化シリコン膜の成膜方法を提供す
ることである。
素子において、０．６ｃｍ2 ／Ｖ・ｓｅｃ以上の高移動
度化を実現するための薄膜トランジスタ素子の構造及び
ゲート絶縁膜である窒化シリコン膜の成膜方法を提供す
ることである。
【０００５】
【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート絶縁膜である窒化シリコン膜の非晶質半導
体膜との界面側の表面凹凸が水平方向周期７０ｎｍ以上
の平坦性を持つことを特徴とする。また、ゲート絶縁膜
である窒化シリコン膜の非晶質半導体膜との界面側の表
面凹凸が垂直方向の凹部・凸部の差が３ｎｍ以下の平坦
性を持つことを特徴とする。また前記窒化シリコン膜を
プラズマＣＶＤ法でモノシラン、アンモニア、窒素、水
素を用いて形成する場合、窒素のモノシランに対する流
量比が４倍以下かつ水素のモノシランに対する流量比が
１３倍以上のガス比で成膜することを特徴とする。
タは、ゲート絶縁膜である窒化シリコン膜の非晶質半導
体膜との界面側の表面凹凸が水平方向周期７０ｎｍ以上
の平坦性を持つことを特徴とする。また、ゲート絶縁膜
である窒化シリコン膜の非晶質半導体膜との界面側の表
面凹凸が垂直方向の凹部・凸部の差が３ｎｍ以下の平坦
性を持つことを特徴とする。また前記窒化シリコン膜を
プラズマＣＶＤ法でモノシラン、アンモニア、窒素、水
素を用いて形成する場合、窒素のモノシランに対する流
量比が４倍以下かつ水素のモノシランに対する流量比が
１３倍以上のガス比で成膜することを特徴とする。
【０００６】
【作用】ゲート絶縁膜である窒化シリコン膜の表面凹凸
を水平方向周期７０ｎｍ以上あるいは垂直方向の凹部・
凸部の差を３ｎｍ以下の平坦性に制御することにより、
その上に形成される非晶質半導体の界面付近の膜質が向
上する現象が見いだされた。これは非晶質半導体の成膜
に寄与する活性種の成長表面における表面拡散と相関が
あると考えられる。また一般にＭＯＳ型電界効果トラン
ジスタではＭＯＳ界面の凹凸による電子の散乱により移
動度が減少するような現象が存在する。薄膜トランジス
タでもこれと同じような現象が発生する可能性がありゲ
ート絶縁膜である窒化シリコン膜の表面平滑化による電
子の散乱抑制効果による移動度の向上も期待される。
を水平方向周期７０ｎｍ以上あるいは垂直方向の凹部・
凸部の差を３ｎｍ以下の平坦性に制御することにより、
その上に形成される非晶質半導体の界面付近の膜質が向
上する現象が見いだされた。これは非晶質半導体の成膜
に寄与する活性種の成長表面における表面拡散と相関が
あると考えられる。また一般にＭＯＳ型電界効果トラン
ジスタではＭＯＳ界面の凹凸による電子の散乱により移
動度が減少するような現象が存在する。薄膜トランジス
タでもこれと同じような現象が発生する可能性がありゲ
ート絶縁膜である窒化シリコン膜の表面平滑化による電
子の散乱抑制効果による移動度の向上も期待される。
【０００７】このような窒化シリコン膜を用いた薄膜ト
ランジスタの構造を図１、２に示す。図１中の拡大図に
は非晶質半導体と接する側の窒化シリコン膜の表面凹凸
の水平方向周期が７０ｎｍ以上である本発明の構造を示
している。図２中の拡大図には非晶質半導体と接する側
の窒化シリコン膜の表面凹凸の垂直方向の凹部・凸部の
差が３ｎｍ以下である本発明の構造を示している。ま
た、このような窒化シリコン膜は、プラズマＣＶＤ法で
モノシラン、アンモニア。窒素、水素を用いて形成する
場合、窒素のモノシランに対する流量比が４倍以下かつ
水素のモノシランに対する流量比が１３倍以上のガス比
で成膜することにより得られる。
ランジスタの構造を図１、２に示す。図１中の拡大図に
は非晶質半導体と接する側の窒化シリコン膜の表面凹凸
の水平方向周期が７０ｎｍ以上である本発明の構造を示
している。図２中の拡大図には非晶質半導体と接する側
の窒化シリコン膜の表面凹凸の垂直方向の凹部・凸部の
差が３ｎｍ以下である本発明の構造を示している。ま
た、このような窒化シリコン膜は、プラズマＣＶＤ法で
モノシラン、アンモニア。窒素、水素を用いて形成する
場合、窒素のモノシランに対する流量比が４倍以下かつ
水素のモノシランに対する流量比が１３倍以上のガス比
で成膜することにより得られる。
【０００８】
【実施例】本発明の実施例を実験データをもとにして示
す。図３はプラズマＣＶＤ法でモノシラン、アンモニ
ア、窒素、水素を用いて形成する場合、ガス圧力、基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比をそれぞれ１００ｐａ、３００℃、１２ｍＷ／
ｃｍ2 、３で一定にして形成した窒化シリコン膜の表面
凹凸の水平方向の周期とモノシランに対する窒素の流量
比との相関をモノシランに対する水素の流量比をパラメ
ータとして示したものである。表面凹凸はＡＦＭ（Ａｔ
ｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子間
力顕微鏡）で測定した。この図から分かるように、窒素
のモノシランに対する流量比が４倍以下かつ水素のモノ
シランに対する流量比が１３倍以上のガス比で成膜を行
えば窒化シリコン膜の表面凹凸の水平方向周期を７０ｎ
ｍ以上にすることが可能である。また、ガス圧力、基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比を変化させても窒素のモノシランに対する流量
比が４倍以下かつ水素のモノシランに対する流量比が１
３倍以上のガス比で成膜すれば窒化シリコン膜の表面凹
凸の水平方向周期を７０ｎｍ以上にすることが可能であ
る。図４はプラズマＣＶＤ法でモノシラン、アンモニ
ア、窒素、水素を用いて形成する場合、ガス圧力。基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比をそれぞれ３００ｐａ、３００℃、１２０ｍＷ
／ｃｍ2 、３で一定したときの形成された窒化シリコン
膜の表面凹凸の垂直方向の凹部・凸部の差とモノシラン
に対する窒素の流量比との相関をモノシランに対する水
素の流量比をパラメータとして示したものである。この
図から分かるように、窒素のモノシランに対する流量比
が４倍以下かつ水素のモノシランに対する流量比が１３
倍以上のガス比で成膜を行えば窒化シリコン膜の表面凹
凸の垂直方向の凹部・凸部の差を３ｎｍ以下にすること
が可能である。また、ガス圧力、基板温度、パワー密
度、モノシラン流量に対するアンモニア流量の比を変化
させても窒素のモノシランに対する流量比が４倍以下か
つ水素のモノシランに対する流量比が１３倍以上のガス
比で成膜を行えば窒化シリコン膜の表面凹凸の垂直方向
の凹部・凸部の差を３ｎｍ以下にすることが可能であ
る。
す。図３はプラズマＣＶＤ法でモノシラン、アンモニ
ア、窒素、水素を用いて形成する場合、ガス圧力、基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比をそれぞれ１００ｐａ、３００℃、１２ｍＷ／
ｃｍ2 、３で一定にして形成した窒化シリコン膜の表面
凹凸の水平方向の周期とモノシランに対する窒素の流量
比との相関をモノシランに対する水素の流量比をパラメ
ータとして示したものである。表面凹凸はＡＦＭ（Ａｔ
ｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子間
力顕微鏡）で測定した。この図から分かるように、窒素
のモノシランに対する流量比が４倍以下かつ水素のモノ
シランに対する流量比が１３倍以上のガス比で成膜を行
えば窒化シリコン膜の表面凹凸の水平方向周期を７０ｎ
ｍ以上にすることが可能である。また、ガス圧力、基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比を変化させても窒素のモノシランに対する流量
比が４倍以下かつ水素のモノシランに対する流量比が１
３倍以上のガス比で成膜すれば窒化シリコン膜の表面凹
凸の水平方向周期を７０ｎｍ以上にすることが可能であ
る。図４はプラズマＣＶＤ法でモノシラン、アンモニ
ア、窒素、水素を用いて形成する場合、ガス圧力。基板
温度、パワー密度、モノシラン流量に対するアンモニア
流量の比をそれぞれ３００ｐａ、３００℃、１２０ｍＷ
／ｃｍ2 、３で一定したときの形成された窒化シリコン
膜の表面凹凸の垂直方向の凹部・凸部の差とモノシラン
に対する窒素の流量比との相関をモノシランに対する水
素の流量比をパラメータとして示したものである。この
図から分かるように、窒素のモノシランに対する流量比
が４倍以下かつ水素のモノシランに対する流量比が１３
倍以上のガス比で成膜を行えば窒化シリコン膜の表面凹
凸の垂直方向の凹部・凸部の差を３ｎｍ以下にすること
が可能である。また、ガス圧力、基板温度、パワー密
度、モノシラン流量に対するアンモニア流量の比を変化
させても窒素のモノシランに対する流量比が４倍以下か
つ水素のモノシランに対する流量比が１３倍以上のガス
比で成膜を行えば窒化シリコン膜の表面凹凸の垂直方向
の凹部・凸部の差を３ｎｍ以下にすることが可能であ
る。
【０００９】次に図３中の黒丸で示した水平方向周期を
持つ窒化シリコン膜をゲート絶縁膜として用いた薄膜ト
ランジスタの移動度と水平方向周期との相関を図５に示
す。この図から分かるように表面凹凸の水平方向周期を
７０ｎｍ以上にすることにより移動度の著しい向上がみ
られる。図４中の白丸で示した垂直方向の凹部・凸部の
差を持つ窒化シリコン膜をゲート絶縁膜として用いた薄
膜トランジスタの移動度と垂直方向の凹部・凸部の差と
の相関を図６に示す。この図から分かるように表面凹凸
の垂直方向の凹部・凸部の差を３ｎｍ以下にすることに
より移動度の著しい向上がみられる。また、上述したよ
うに窒素のモノシランに対する流量比が４倍以下かつ水
素のモノシランに対する流量比が１３倍以上のガス比で
成膜を行えば窒化シリコン膜の表面凹凸の水平方向周期
及び垂直方向の凹部・凸部の差をそれぞれ独立に制御可
能であるが、この流量比を保った上でガス圧力を適当に
設定し成膜することによりゲート絶縁膜である窒化シリ
コン膜の非晶質半導体膜との界面側の表面凹凸を水平方
向周期７０ｎｍ以上かつ垂直方向の凹部・凸部の差が３
ｎｍ以下にすることができさらに高移動度化を実現する
ことも可能である。
持つ窒化シリコン膜をゲート絶縁膜として用いた薄膜ト
ランジスタの移動度と水平方向周期との相関を図５に示
す。この図から分かるように表面凹凸の水平方向周期を
７０ｎｍ以上にすることにより移動度の著しい向上がみ
られる。図４中の白丸で示した垂直方向の凹部・凸部の
差を持つ窒化シリコン膜をゲート絶縁膜として用いた薄
膜トランジスタの移動度と垂直方向の凹部・凸部の差と
の相関を図６に示す。この図から分かるように表面凹凸
の垂直方向の凹部・凸部の差を３ｎｍ以下にすることに
より移動度の著しい向上がみられる。また、上述したよ
うに窒素のモノシランに対する流量比が４倍以下かつ水
素のモノシランに対する流量比が１３倍以上のガス比で
成膜を行えば窒化シリコン膜の表面凹凸の水平方向周期
及び垂直方向の凹部・凸部の差をそれぞれ独立に制御可
能であるが、この流量比を保った上でガス圧力を適当に
設定し成膜することによりゲート絶縁膜である窒化シリ
コン膜の非晶質半導体膜との界面側の表面凹凸を水平方
向周期７０ｎｍ以上かつ垂直方向の凹部・凸部の差が３
ｎｍ以下にすることができさらに高移動度化を実現する
ことも可能である。
【００１０】以上の実施例では、チャネル上のドーピン
グ層をエッチング除去した構造の薄膜トランジスタにつ
いて述べたが、図７に示すように非晶質半導体膜１３上
に通常の窒化シリコン膜２０を形成した構造のものでも
よいことは明らかである。
グ層をエッチング除去した構造の薄膜トランジスタにつ
いて述べたが、図７に示すように非晶質半導体膜１３上
に通常の窒化シリコン膜２０を形成した構造のものでも
よいことは明らかである。
【００１１】
【発明の効果】以上説明したように、本発明の構造及び
それを実現するための製造方法を用いれば、薄膜トラン
ジスタの０．６ｃｍ2 Ｖ・ｓｅｃ以上の高移動度化が実
現でき書き込み能力が向上し高精細液晶ディスプレイの
実現が可能となる。
それを実現するための製造方法を用いれば、薄膜トラン
ジスタの０．６ｃｍ2 Ｖ・ｓｅｃ以上の高移動度化が実
現でき書き込み能力が向上し高精細液晶ディスプレイの
実現が可能となる。
【図１】本発明を示した断面図である。
【図２】本発明を示した断面図である。
【図３】本発明の実施例を示した特性図である。
【図４】本発明の実施例を示した特性図である。
【図５】本発明の実施例を示した特性図である。
【図６】本発明の実施例を示した特性図である。
【図７】本発明の別の実施例を示した断面図である。
【図８】従来構造を示した断面図である。
１０ 絶縁性基板 １１ ゲート電極 １２、２０ 窒化シリコン膜 １３ 非晶質半導体膜 １４ ドーピング層 １５ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/318 H01L 21/336
Claims (2)
- 【請求項１】 絶縁性基板上にゲート電極が形成され、
前記ゲート電極をおおうようにゲート絶縁膜である窒化
シリコン膜と島状非晶質半導体膜が形成されており、前
記島状非晶質半導体膜とドレイン電極及びソース電極と
接する部分にｐ型あるいはｎ型化したドーピング層が形
成されているボトムゲート型薄膜トランジスタ素子にお
いて、 ゲート絶縁膜である窒化シリコン膜の非晶質半導体膜と
の界面側の表面凹凸が水平方向周期７０ｎｍ以上かつ垂
直方向の凹部・凸部の差が３ｎｍ以下の平坦性をもつこ
とを特徴とする薄膜トランジスタ素子。 - 【請求項２】 請求項１記載の薄膜トランジスタ素子の
製造方法において、 前記 窒化シリコン膜をプラズマＣＶＤ法でモノシラン、
アンモニア、窒素、水素を用いて形成し、窒素のモノシ
ランに対する流量比が４倍未満、かつ水素のモノシラン
に対する流量比率が１３倍以上のガス比で成膜すること
を特徴とする薄膜トランジスタ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318164A JP2827637B2 (ja) | 1991-12-02 | 1991-12-02 | 薄膜トランジスタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3318164A JP2827637B2 (ja) | 1991-12-02 | 1991-12-02 | 薄膜トランジスタ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645605A JPH0645605A (ja) | 1994-02-18 |
| JP2827637B2 true JP2827637B2 (ja) | 1998-11-25 |
Family
ID=18096190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3318164A Expired - Lifetime JP2827637B2 (ja) | 1991-12-02 | 1991-12-02 | 薄膜トランジスタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827637B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385142B2 (en) | 2012-12-13 | 2016-07-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341062B2 (ja) | 2003-02-12 | 2009-10-07 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| WO2008139859A1 (en) * | 2007-04-27 | 2008-11-20 | Canon Kabushiki Kaisha | Thin-film transistor and process for its fabrication |
| JP2009194351A (ja) | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115561A (ja) * | 1982-12-23 | 1984-07-04 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
-
1991
- 1991-12-02 JP JP3318164A patent/JP2827637B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385142B2 (en) | 2012-12-13 | 2016-07-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0645605A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834817A (en) | Field effect transistor with a shaped gate electrode | |
| US5847411A (en) | Semiconductor device having a channel region including a vacancy-introduced polysilicon layer | |
| US5712496A (en) | MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same | |
| US5783843A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JP3322738B2 (ja) | 半導体装置及び集積回路ならびに表示装置 | |
| JPH0778998A (ja) | 薄膜トランジスタを具える電子デバイスの製造方法 | |
| JP2827637B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JP5069842B2 (ja) | 薄膜トランジスタ | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| US6351007B1 (en) | Quantum thin line producing method and semiconductor device employing the quantum thin line | |
| JP3320180B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JPH0667203A (ja) | 液晶表示装置 | |
| JP3380516B2 (ja) | 半導体装置及びその作製方法 | |
| JPH06268234A (ja) | 半導体装置およびその製造方法 | |
| JPH0534837B2 (ja) | ||
| JPH0677486A (ja) | 薄膜トランジスタ素子 | |
| JPH05175230A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62295465A (ja) | 薄膜半導体装置 | |
| JPH05299657A (ja) | 電界効果型薄膜トランジスタ素子 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP3533477B2 (ja) | ポリシリコン膜の形成方法 | |
| JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |