JP5069842B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP5069842B2
JP5069842B2 JP2004379166A JP2004379166A JP5069842B2 JP 5069842 B2 JP5069842 B2 JP 5069842B2 JP 2004379166 A JP2004379166 A JP 2004379166A JP 2004379166 A JP2004379166 A JP 2004379166A JP 5069842 B2 JP5069842 B2 JP 5069842B2
Authority
JP
Japan
Prior art keywords
mobility
region
low
present
low mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004379166A
Other languages
English (en)
Other versions
JP2005197719A (ja
Inventor
章 淵 權
口 隆 野
永 洙 朴
道 暎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005197719A publication Critical patent/JP2005197719A/ja
Application granted granted Critical
Publication of JP5069842B2 publication Critical patent/JP5069842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、多結晶シリコン素子およびそれを適用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）に係り、特に均一な移動度を有する多結晶シリコン素子およびそれを適用したＴＦＴに関する。
多結晶シリコン(Polycrystalline Si、以下ｐｏｌｙ−Ｓｉ）は、非晶質シリコンに比べて移動度が高く、優れた光安定性を有する。このような多結晶シリコンは、幅広い分野で応用されており、特にＴＦＴやメモリ素子に多く用いられる。ｐｏｌｙ−Ｓｉ ＴＦＴは、例えばディスプレイのスイッチング素子として用いられる。ＴＦＴのような能動素子を用いるディスプレイ素子にはＴＦＴ−ＬＣＤ（Liquid Crystal Display）、ＴＦＴ−ＯＬＥＤ（Organic Light-Emitting Diode Display）などがある。
ＴＦＴ−ＬＣＤやＴＦＴ−ＯＬＥＤは、Ｘ−Ｙマトリックス上に配列された画素ごとにＴＦＴが配置されている構造を有する。このように多数のＴＦＴが配列されているＬＣＤ、ＯＬＥＤなどの性能は、ＴＦＴ自体の電気的特性に大きく依存する。ＴＦＴが要求する重要な特性の一つは、Ｓｉ活性層のより高い移動度である。Ｓｉ活性層の移動度を高めるためには、結晶化が必須である。結晶シリコンに対する重要研究課題の一つは、単結晶に近いｐｏｌｙ−Ｓｉの開発である。特許文献１は、良質のシリコン結晶を製造する方法を開示するものである。この他にも、シリコンの結晶化に関するさまざまな研究が進められた結果、単結晶に近い結晶構造が得られるようになった。
しかし、多数の結晶粒がアレイ状に形成される多結晶の均一性の向上は、相変らず解決しなければならない現在進行中の研究課題である。例えば、ＴＦＴ−ＯＬＥＤの場合、要求される移動度は５〜３０ｃｍ2／Ｖｓであって、現在１００ｃｍ2／Ｖｓ程度の移動度を実現できるｐｏｌｙ−Ｓｉの製造技術により充足されてはいる。しかし、その均一度は数％に満たない水準であり、最近の研究結果によればその移動度は約８０〜２０ｃｍ2／Ｖｓの範囲にわたって分布しており、約２０％程度の偏差（ばらつき）がある。移動度の偏差がこの水準にあると、ディスプレイ素子の品質が低下する。
米国特許第６，３２２，６２５号明細書
本発明が解決しようとする技術的課題は、アレイ状に製造されるシリコン結晶構造の均一度を向上して良質の半導体素子、例えば、良質の画像表示が可能なＴＦＴを提供することである。
本発明に係る多結晶シリコン薄膜トランジスタは、シリコン系のチャンネルと、前記チャンネルの両側に設けられるソースおよびドレインと、前記チャンネルに電界を印加するゲートと、前記活性層とゲートとの間に介在する絶縁層とを備え、前記チャンネルは、電子移動経路上に高移動度領域と低移動度領域とを含む構造を有し、前記低移動度領域が、前記高移動度領域内に島状に配置されている。
本発明の一実施例によれば、前記高移動度領域は多結晶構造を有し、前記低移動度領域は非晶質構造を有する。
また、本発明の他の実施例によれば、前記高移動度領域は多結晶構造を有し、前記低移動度領域はマイクロ多結晶構造を有する。
また、本発明のさらに他の実施例によれば、前記高移動度領域はＳｉＧｅ結晶構造を有し、前記低移動度領域は単結晶構造を有する。
本発明は、チャンネル（活性領域）の不必要に高い移動度を下げることによって移動度の均一性を高める。このような移動度の均一性の向上は、高移動度領域および低移動度領域の適用により可能となる。これにより、それを適用する装置、例えば、平板（フラットパネル）ディスプレイ素子、ひいてはＯＬＥＤの品質を大きく向上させる。
以下、添付された図面を参照しながら、本発明に係るＳｉ半導体素子とそれを適用するＴＦＴの望ましい実施の形態について詳細に説明する。
図１は、本発明の一実施形態に係るＳｉ半導体素子の技術的特徴を示す概念図である。図１に示すように、本発明の一実施形態としてのＳｉ半導体素子は、所定の長さＬを有する電子移動経路であるチャンネルとしての活性領域に高移動度領域Ｒ１と低移動度領域Ｒ２とが存在する構造を有する。すなわち、Ｓｉ半導体素子のチャンネルは、電子が流動する活性領域を有し、この活性領域は移動度の高い、例えばｐｏｌｙ−Ｓｉからなる高移動度領域Ｒ１と所定の長さｘを有する非晶質シリコン(ａ−Ｓｉ)からなる低移動度領域Ｒ２とを含む。ここで、本実施形態に係るＳｉ半導体素子は、前述したチャンネルそれ自体またはそれを含む素子である。
すなわち、本実施形態は、移動度が非常に高いｐｏｌｙ−Ｓｉにより活性領域を構成することにより、その移動度を要求されているレベルに維持しつつ、その電子移動経路上の一部領域にａ−Ｓｉによる低移動度領域Ｒ２を設ける。これにより、本実施形態に係る活性領域は、ｐｏｌｙ−Ｓｉだけで形成された活性領域に比べ、平均移動度レベルは多少低下するが、移動度の偏差を低く抑えることができる。
図２は、所定の長さＬを有する活性領域（図１参照）で、前記低移動領域Ｒ２の長さ変化（すなわち高移動度領域Ｒ１の長さに対する低移動度領域Ｒ２の長さの比率が変化すること）による活性領域全体の移動度変化（平均、最大、最小）を示すグラフである。
図２に示すように、低移動度領域Ｒ２の長さが増加するほど移動度の変化が緩やかになり、特に移動度の偏差が低下する。例えば、ｘ＝０である場合、すなわち低移動度領域Ｒ２を設けずにｐｏｌｙ−Ｓｉ（高移動度領域Ｒ１）のみにより活性領域が設けられた場合の移動度は、約５０ｃｍ2／Ｖｓであり、その偏差は２０％に達する。図２において、中央の曲線（実線）は平均移動度、上部の曲線（破線）は最大移動度、そして、下部の曲線（一点鎖線）は最小移動度の変化を示す。低移動度領域Ｒ２の長さｘが０から３μｍへと増加していくにつれて、移動度は急減するが、ｘの値が３〜５μｍでは移動度の変化は緩やかになる。そして、最大移動度と最小移動度との差が縮小することにより、移動度の偏差が大きく低下し、安定化する。例えば、低移動度領域Ｒ２の幅が３.１μｍと算出された場合に移動度は１０ｃｍ2／Ｖｓであり、その偏差は３.６％程度に低下する。図３は、図２の四角で囲んだＡ部分の拡大図である。図３を参照すれば、平均、最大、最小移動度値の偏差が低移動度領域の幅の厚さ増加と共に減少することがわかる。
前記のように、ｐｏｌｙ−Ｓｉは、１００ｃｍ2／Ｖｓという非常に高い移動度を示す。これは、現在までに開発されているあらゆる種類の半導体素子に十分に適用できるレベルの移動度である。換言すれば、Ｐｏｌｙ−Ｓｉの移動度は、本発明の一実施形態として前述したように、一定レベル以下に低下させても、既存の半導体素子に十分に適用できる程度の移動度を有する。例えば、５〜３０ｃｍ2／Ｖｓ程度の移動度を要求するＯＬＥＤの場合、移動度が３０ｃｍ2／Ｖｓ程度まで低下しても製品の品質に全く問題がない。このような点を考慮して、本発明は、移動度を半導体素子の性能に影響を与えないレベルまでに下げ、このように移動度を低下させることにより移動度の偏差を抑えることによって、同時に製造される複数の半導体素子の移動度の均一性を高めることができる。このように移動度を適切に低下させるために、本実施形態では、高移動度領域Ｒ１をｐ−Ｓｉで形成し、部分的に、移動度の低い物質（例えば、ａ−Ｓｉ）で低移動度領域Ｒ２を設ける。
図４は、本発明の一実施形態に係る活性領域（図１参照）を有する半導体素子製造時の移動度の偏差の変化を示すグラフである。図４では、高移動度領域Ｒ１の移動度が４０〜６０ｃｍ2／Ｖｓであり、低移動度領域Ｒ２の移動度が約０.５ｃｍ2／Ｖｓであるときの、低移動度領域Ｒ２の長さ変化に対する移動度の偏差が示されている。図４に示すグラフから、低移動度領域Ｒ２の長さが増加するほど移動度の偏差が低下し、特に、低移動度領域Ｒ２の長さが０〜３μｍの範囲で急低下し、３〜５μｍ以上では移動度の変化が安定化することがわかる。
従って、本発明に係る半導体素子は、電子が移動する経路上に大部分の領域を占める高移動度領域を設け、高移動度領域のたとえば中間に部分的に低移動度領域を設けて電子の移動度を引き下げる。このような高移動領域および低移動度領域は、図１に示し、上述した形態とは異なる多様な形態の実施例に変更することができる。
図５（ａ）に示す実施例では、本発明に係る半導体素子の活性領域は、複数の高移動度領域Ｒ１と複数の低移動度領域Ｒ２とが交互に配置される構造を有する。
図５（ｂ）に示す実施例では、本発明に係る半導体素子の活性領域は、長さの異なる二つの高移動度領域Ｒ１、Ｒ１の間に低移動度領域Ｒ２が配置されている。
図５（ｃ）に示す実施例では、本発明に係る半導体素子の活性領域は、一つの高移動度領域Ｒ１の一端に一つの低移動度領域Ｒ２が設けられている。
図５（ｄ）に示す実施例によれば、本発明に係る半導体素子の活性領域は、二つの高移動度領域Ｒ１の間に一つの低移動度領域Ｒ２が傾斜して配置されている。
図６は、本発明の概念に基づいたものであって、図１および図５（ａ）ないし５（ｄ）に示し、説明した実施形態とは異なる配置構造を有する実施例を示す。図６を参照すれば、高移動度の物質、例えば、マイクロｐｏｌｙ−Ｓｉ（ｐｏｌｙ−Ｓｉに比べて小粒径の結晶性Ｓｉ、以下、μ−Ｓｉ）またはｐｏｌｙ−Ｓｉによって全体活性領域が定義され、この高移動度領域Ｒ１内に低移動度の物質、例えば、ａ−Ｓｉまたはμ−Ｓｉからなる低移動度領域Ｒ２が島状に配置されている。これは、電子が高移動度の物質層を通過しながら必ず低移動度の物質層を経由するようにするためのものである。
ここで、低移動度物質および高移動度物質は、相対的な移動度差によって選択される。例えば、低移動度物質がａ−Ｓｉである場合には、これより高い移動度の物質、例えば、μ−Ｓｉ、ｐｏｌｙ−Ｓｉのどちらかを、孔移動度物質として選択することができる。そして、低移動度物質がμ−Ｓｉである場合には、高移動度物質として、例えば、ｐｏｌｙ−Ｓｉを選択することができる。また、低移動度物質が単結晶Ｓｉである場合には、例えば、ＳｉＧｅを高移動度物質として選択することができる。ここで言及されていない物質であっても、活性層として使用可能なすべての物質が選択可能であり、あらゆる組み合わせの物質により活性層を形成した半導体素子と、これを適用するいかなる装置が、本発明の技術的範囲に属するものと理解される。
前記のような構造を有する活性層は、多様な方法により得ることができる。
図７Ａ〜図７Ｃを参照して、本発明に係る半導体素子の活性領域の製造方法の一例を説明する。まず、図７Ａに示すように、ＳｉＯ2が形成されたＳｉ基板（Si-Sub）上に、ＰＥ−ＣＶＤ（Plasma Enhanced-Chemical Vapor Deposition）または低圧ＣＶＤ（Low Pressure CVD：ＬＰＣＶＤ）により、ａ−Ｓｉを蒸着する。
次に、図７Ｂに示すように、低移動度領域として定義した所定の領域をマスクＭで覆った後にエキシマーレーザーを照射して露出した部分を結晶化させてＰｏｌｙ−Ｓｉを形成する。このような選択的ＥＬＡ(Excimer Laser Annealing)により、図７Ｃに示すような、ｐｏｌｙ−Ｓｉにより形成された高移動度領域とａ−Ｓｉにより形成された低移動度領域とを有する活性層を得る。
図８Ａ〜図８Ｃを参照して、本発明に係る半導体素子の活性領域の製造方法の他の例を説明する。まず、図８Ａに示すように、ＳｉＯ2が形成されたＳｉ基板上に、ＣＡＴ−ＣＶＤ（Catalytic-Chemical Vapor Deposition）、ＩＣＰ−ＣＶＤ（Inductively Coupled Plasma-Chemical Vapor Deposition）、ＵＨＶ−ＣＶＤ（Ultra-High Vacuum-Chemical Vapor Deposition）により、μ−Ｓｉを蒸着する。
次に、図８Ｂに示すように、低移動度領域として定義した所定の領域をマスクＭで覆った後にエキシマーレーザーを照射して露出したμ−Ｓｉの部分を再結晶化させる。このようなマスクによる選択的ＥＬＡにより、図８Ｃに示すような、ｐｏｌｙ−Ｓｉにより形成された高移動度領域とμ−Ｓｉにより形成された低移動度領域とを有する活性領域を得る。
図７Ａないし図７Ｃおよび図８Ａないし図８Ｃは、活性領域に低移動度領域と高移動度領域とを形成する過程は、例えば、ＴＦＴまたはこれを有するディスプレイ素子の製造過程中に行われる。各工程は、目的の半導体素子の所望の属性に合わせて、適宜変更可能である。
前記のような工程は、ウェーハ単位で行わる。すなわち、ウェーハは、周知のようにＸ−Ｙステージ上に搭載され、一回の工程によって前記のような活性領域を有する複数のチャンネルが同時に形成される。
図９は、本発明に係るＴＦＴの概略的な断面図である。図９を参照すれば、ＳｉＯ2絶縁膜１１が形成された基板１０の上面に、シリコンフィルム層２０が形成されている。シリコンフィルム層２０上には、シリコンフィルム層２０の両端部に対応するコンタクトホール３１、３２を有するゲート絶縁層３０が形成されている。このゲート絶縁層３０上の前記コンタクトホール３１、３２の間の中央部分にゲート４０が形成されており、その上にＩＭＤ（intermetallic dielectric）層５０が形成されている。このＩＭＤ層５０には前記コンタクトホール３１、３２に一致する位置にコンタクトホール５１、５２がそれぞれ形成されている。前記ＩＭＤ層５０でコンタクトホール５１、５２上にはソース電極６１およびドレイン電極６２が形成されてその下部のシリコンフィルム層２０の両端にそれぞれ電気的に接触している。
前記シリコンフィルム層２０で前記ソース電極６１およびドレイン電極６２が接触する部分は、高伝導性を有するドーピング領域であり、これら間の領域は、ゲート４０により電界効果が発生する活性領域である。この活性領域は、前述したような高移動度領域Ｒ１と低移動度領域Ｒ２とを有する。図９に示した活性領域は、図１と同様の形態で高移動度領域Ｒ１および低移動度領域Ｒ２が配置された構造を有する。
前記のような活性領域は、図５および図６に示すような形態を有するものとすることができる。前記活性領域は、その両側のドーピングされた領域、すなわち、ソースおよびドレインとともに一つのＳｉフィルム層から得られる。周知のように、ソースおよびドレインは高濃度にドーピングされた領域である。これらの間の活性領域は、高移動度を有するように選択的に結晶化されるか、局部的に移動度を変えるように差別的に結晶化された領域である。このような選択的結晶化または差別的結晶化は前述したので、その詳細な説明は省略する。
このようなＴＦＴは、半導体メモリ素子、平板ディスプレイ素子などの分野に幅広く使用される。前述した基板は、ガラスまたはプラスチックにより形成することができる。プラスチックを基板として使用する素子には、平板（フラットパネル）ディスプレイ素子、特にＯＬＥＤ（Organic Light-Emitting Diode）が挙げられる。すなわち、本発明はＯＬＥＤに好適である。
前述したＴＦＴは、いわゆるトップゲート型である。しかし、前記のような構造の活性領域を有する限り、ボトムゲート型にも適用可能であり、前述の内容に基づいて容易に実現可能である。
以上、本発明の理解のために、いくつかの望ましい実施形態を説明し、添付図面に示したが、これらの実施形態は、単に発明を例示するものに過ぎず、これを制限するものではない。また、本発明は、図示され、説明された構造と配列に限定されるものではなく、当業者によって多様な修正が可能である。
本発明は、シリコンを基盤とする半導体素子、特に電界によりチャンネルを形成する活性層を有するすべての素子に適用可能である。最も広く応用が期待される分野はＴＦＴであって、代表的なターゲット製品はフラットパネルディスプレイ素子である。
本発明の一実施形態に係る半導体素子の活性領域を説明するための図面である。 本発明の一実施形態に係る半導体素子における低移動度領域の長さ変化による移動度変化を示すグラフである。 図２のＡ部分を拡大したグラフである。 本発明の一実施形態に係る半導体素子における低移動度領域の長さ変化による移動度の偏差変化を示すグラフである。 （ａ）〜（ｄ）は、本発明に係る半導体素子の多様な活性領域のパターンを示す図面である。 本発明に係る半導体素子の他の活性領域のパターンを示す図面である。 本発明に係る半導体素子の活性領域の製造方法を説明する図面である。 本発明に係る半導体素子の活性領域の製造方法を説明する図面である。 本発明に係る半導体素子の活性領域の製造方法を説明する図面である。 本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。 本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。 本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。 本発明に係る薄膜トランジスタの一例を示す概略的な断面図である。
符号の説明
Ｒ１ 高移動度領域
Ｒ２ 低移動度領域

Claims (4)

  1. シリコン系のチャンネルと、
    前記チャンネルの両側に設けられるソースおよびドレインと、
    前記チャンネルに電界を印加するゲートと、
    前記チャンネルとゲートとの間に介在する絶縁層と、を備え、
    前記チャンネルは、電子移動経路上に高移動度領域と低移動度領域とを含む構造を有し、
    前記低移動度領域が、前記高移動度領域内に島状に配置されている、
    ことを特徴とする薄膜トランジスタ。
  2. 前記高移動度領域は多結晶構造を有し、
    前記低移動度領域は非晶質構造を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記高移動度領域は多結晶構造を有し、
    前記低移動度領域はマイクロ多結晶構造を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記高移動度領域はＳｉＧｅ結晶構造を有し、
    前記低移動度領域は単結晶構造を有することを特徴とする請求項１に記載の薄膜トランジスタ。
JP2004379166A 2003-12-30 2004-12-28 薄膜トランジスタ Expired - Fee Related JP5069842B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030100494A KR100975523B1 (ko) 2003-12-30 2003-12-30 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
KR2003-100494 2003-12-30

Publications (2)

Publication Number Publication Date
JP2005197719A JP2005197719A (ja) 2005-07-21
JP5069842B2 true JP5069842B2 (ja) 2012-11-07

Family

ID=34567859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004379166A Expired - Fee Related JP5069842B2 (ja) 2003-12-30 2004-12-28 薄膜トランジスタ

Country Status (4)

Country Link
US (1) US7479667B2 (ja)
EP (1) EP1551059A3 (ja)
JP (1) JP5069842B2 (ja)
KR (1) KR100975523B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4169071B2 (ja) 2006-05-25 2008-10-22 ソニー株式会社 表示装置
WO2011142267A1 (ja) * 2010-05-12 2011-11-17 帝人株式会社 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ
JP6334057B2 (ja) * 2015-03-27 2018-05-30 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
CN107408578B (zh) * 2015-03-30 2020-08-11 堺显示器制品株式会社 薄膜晶体管以及显示面板
CN109075043A (zh) * 2016-03-04 2018-12-21 堺显示器制品株式会社 激光退火装置、掩膜、薄膜晶体管和激光退火方法
CN105789327B (zh) * 2016-05-17 2019-05-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107482065A (zh) * 2017-09-15 2017-12-15 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备
CN107482066B (zh) * 2017-09-20 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109742024B (zh) * 2019-01-02 2021-01-26 京东方科技集团股份有限公司 激光退火方法和阵列基板
WO2020177056A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
WO2022188011A1 (zh) * 2021-03-08 2022-09-15 京东方科技集团股份有限公司 一种显示基板的制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH0786604A (ja) * 1993-09-17 1995-03-31 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JPH08195495A (ja) * 1994-05-31 1996-07-30 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
EP0801427A3 (en) * 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3357798B2 (ja) * 1996-09-30 2002-12-16 シャープ株式会社 半導体装置およびその製造方法
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP4024954B2 (ja) * 1998-02-06 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP3927756B2 (ja) * 2000-05-16 2007-06-13 シャープ株式会社 半導体装置の製造方法
TW515103B (en) * 2000-07-24 2002-12-21 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display device, EL display device, and manufacturing methods of semiconductor thin film and semiconductor device
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
KR100409233B1 (ko) * 2000-10-31 2003-12-18 재단법인서울대학교산학협력재단 엑시머 레이저 어닐링을 이용한 다결정 실리콘 박막트랜지스터의 제조방법
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
JP2002314092A (ja) * 2001-02-09 2002-10-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness

Also Published As

Publication number Publication date
US20050139923A1 (en) 2005-06-30
KR100975523B1 (ko) 2010-08-13
JP2005197719A (ja) 2005-07-21
EP1551059A3 (en) 2006-10-18
EP1551059A2 (en) 2005-07-06
US7479667B2 (en) 2009-01-20
KR20050070675A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US6479838B2 (en) Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
KR100682892B1 (ko) 박막 트랜지스터의 제조방법
US20070128777A1 (en) POLY-Si THIN FILM TRANSISTOR AND ORGANIC LIGHT-EMITTING DISPLAY HAVING THE SAME
US7344930B2 (en) Semiconductor device and manufacturing method thereof
JP5820402B2 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US20060199317A1 (en) Thin film transistor and method for production thereof
JP5069842B2 (ja) 薄膜トランジスタ
JP2007158290A (ja) 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法
KR20100034634A (ko) 박막 트랜지스터 및 그 제조 방법
JP2007221120A (ja) 有機発光素子及びその製造方法
US7229860B2 (en) Method for manufacturing a thin film transistor using poly silicon
JP2009194362A (ja) ナノワイヤーを含む薄膜トランジスタおよびその製造方法
JPH10270701A (ja) 薄膜トランジスタおよびその製法
KR100319206B1 (ko) 박막트랜지스터 제조방법과 이에 의해 제조된 기판 및 박막트랜지스터
US20050224876A1 (en) [structure of ltps-tft and method of fabricating channel layer thereof]
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP4338488B2 (ja) デュアルまたはマルチプルゲートを使用するｔｆｔの設計方法
US7115449B2 (en) Method for fabrication of polycrystalline silicon thin film transistors
KR100534577B1 (ko) 특성이 우수한 디스플레이 디바이스
KR20040053868A (ko) 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR20040043729A (ko) 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR20100055194A (ko) 박막 트랜지스터 및 그 제조방법
US7014708B2 (en) Method of forming a thin film transistor by utilizing a laser crystallization process
KR100205521B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees