CN105789327B - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN105789327B CN105789327B CN201610327210.0A CN201610327210A CN105789327B CN 105789327 B CN105789327 B CN 105789327B CN 201610327210 A CN201610327210 A CN 201610327210A CN 105789327 B CN105789327 B CN 105789327B
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- tft
- thin film
- film transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 148
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 239000012528 membrane Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 7
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 18
- -1 phosphonium ion Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，能够在保证薄膜晶体管电子迁移率的基础上，降低薄膜晶体管的漏电流。该薄膜晶体管包括源极、漏极以及半导体有源层，半导体有源层划分为非晶硅部和多晶硅部，非晶硅部的至少一部分位于源极和漏极之间；非晶硅部主要由非晶硅构成，多晶硅部主要由多晶硅构成。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着液晶显示技术的发展，对薄膜晶体管(Thin Film Transistor，TFT)半导体层的电子迁移率要求要来越高，低温多晶硅薄膜晶体管(Low Temperature Poly-siliconThin Film Transistor，LTPS TFT)应运而生，由于LTPS TFT迁移率高，同时可以在较低温条件(低于600℃)下制备而成，基底选择灵活，制备成本较低等优点，因此已被广泛地应用于包括电脑、手机等电子产品在内的各种电子显示器中。
现有LTPS TFT器件中，当TFT处于关状态时，受TFT自身的寄生电容影响，在漏极耗尽区形成强电场，在该电场的作用下，在漏极一侧难以形成彻底的PN结构，从而在源极和漏极之间存在电子迁移，进而导致漏电流很大，从而使得LTPS TFT器件的性能大大降低。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，能够在保证薄膜晶体管电子迁移率的基础上，降低薄膜晶体管的漏电流。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，包括源极、漏极以及半导体有源层，所述半导体有源层划分为非晶硅部和多晶硅部，所述非晶硅部的至少一部分位于所述源极和所述漏极之间；其中，所述非晶硅部主要由非晶硅构成，所述多晶硅部主要由多晶硅构成。
进一步的，在所述半导体有源层位于所述源极和所述漏极之间的部分中，中间部分为所述非晶硅部，两侧部分为所述多晶硅部。
进一步的，所述半导体有源层位于所述源极和所述漏极之间的部分中，中间部分为所述多晶硅部，两侧部分为所述非晶硅部。
进一步的，所述非晶硅部仅设置于所述源极和所述漏极之间。
进一步的，沿所述薄膜晶体管沟道宽度方向，所述非晶硅部与所述半导体有源层的宽度相同，在所述半导体有源层位于所述源极和所述漏极之间的部分中，沿所述薄膜晶体管沟道长度方向，所述非晶硅部的长度与所述薄膜晶体管沟道长度比值为5％～20％。
进一步的，所述源极与所述半导体有源层之间，以及所述漏极与所述半导体有源层之间设置有欧姆接触层。
进一步的，所述欧姆接触层主要由非晶硅以及导电离子构成。
本发明实施例另一方面还提供一种阵列基板，包括权利要求上述任一项所述的薄膜晶体管。
本发明实施例又一方面还提供一种显示装置，包括权利要求上述的阵列基板。
本发明实施例再一方面还提供一种薄膜晶体管的制备方法，包括：在衬底基板上形成非晶硅薄膜。对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层，其中，所述非晶硅薄膜上经过退火处理的部分为多晶硅部，所述非晶硅薄膜上未经过退火处理的部分为非晶硅部。在形成有所述多晶硅部和所述非晶硅部的衬底基板上，形成数据金属层。对所述数据金属层进行构图，形成源极和漏极；其中，所述非晶硅部的至少一部分位于所述源极和所述漏极之间。
进一步的，在所述数据金属层之前，还包括：在形成有所述多晶硅部和所述非晶硅部的衬底基板上，在对应所述源极待形成位置以及所述漏极待形成位置，形成欧姆接触层。
进一步的，在所述对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层之后包括：采用离子轻掺杂工艺对所述半导体有源层进行处理。
进一步的，所述对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层包括，将激光发射器发射出的激光照射至位于所述非晶硅薄膜远离所述衬底基板一侧的掩膜版，以及位于所述掩膜版与所述非晶硅薄膜之间，且与所述掩膜版透过区的位置相对应的棱镜结构处。在所述棱镜结构对光线汇聚作用下，所述非晶硅薄膜在对应所述掩膜版透过区的位置受到所述激光照射，以进行退火处理，形成所述多晶硅部，所述非晶硅薄膜在对应所述掩膜版的遮挡区位置未受到所述激光照射，形成所述非晶硅部。
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，该薄膜晶体管包括源极、漏极以及半导体有源层，半导体有源层划分为非晶硅部和多晶硅部，非晶硅部的至少一部分位于源极和漏极之间；其中，非晶硅部主要由非晶硅构成，多晶硅部主要由多晶硅构成。
在源极和漏极之间至少包括非晶硅部的一部分，该非晶硅部主要由电子迁移率低的非晶硅组成，这样一来，在非晶硅部的低迁移率的影响下，能够使得源极和漏极之间的电阻率增加，进而降低了源极和漏极之间的电子移动速度，使得漏电流减小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TFT的结构示意图；
图2a为本发明实施例提供的一种TFT的部分结构示意图；
图2b为本发明实施例提供的另一种TFT的部分结构示意图；
图2c为本发明实施例提供的一种TFT的结构示意图；
图2d为本发明实施例提供的一种TFT的结构示意图；
图3为本发明实施例提供的一种顶栅型TFT的结构示意图；
图4为本发明实施例提供的一种U型TFT的部分结构示意图；
图5a为本发明实施例提供的一种薄膜晶体管的结构示意图；
图5b为本发明实施例提供的又一种TFT的结构示意图；
图6a为本发明实施例提供的一种TFT的结构示意图；
图6b为本发明实施例提供的另一种TFT的结构示意图；
图6c为本发明实施例提供的又一种TFT的结构示意图；
图7a为本发明实施例提供的一种TFT的部分结构示意图；
图7b为本发明实施例提供的又一种TFT的部分结构示意图；
图8为本发明实施例提供的一种包括欧姆接触层的TFT的结构示意图；
图9a本发明实施例提供的一种ADS型阵列基板的结构示意图；
图9b本发明实施例提供的一种TN型阵列基板的结构示意图；
图10为本发明实施例提供的一种制备TFT的方法流程图；
图11a为本发明实施例提供的一种制备TFT的过程中的结构示意图之一；
图11b为本发明实施例提供的一种制备TFT的过程中的结构示意图之一；
图11c为本发明实施例提供的一种制备TFT的过程中的结构示意图之一；
图12为现有技术中的一种TFT的结构示意图；
图13为本发明实施例提供的一种TFT的结构示意图。
附图标记：
10-衬底基板；11-掩膜板；12-棱镜结构；13-像素电极；14-公共电极；20-非晶硅薄膜；30-数据金属层；101-源极；102-漏极；103-半导体有源层；104-欧姆接触层；105-栅极；106-栅极绝缘层；110-遮光层；200-非晶硅部；300-多晶硅部。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种薄膜晶体管，如图1所示，该薄膜晶体管包括源极101、漏极102以及半导体有源层103，半导体有源层103划分为非晶硅部200和多晶硅部300，非晶硅部200的至少一部分位于源极101和漏极102之间；其中，非晶硅部200主要由非晶硅构成，多晶硅部300主要由多晶硅构成。
由于在源极和漏极之间至少包括非晶硅部的一部分，该非晶硅部主要由电子迁移率低的非晶硅组成，这样一来，在非晶硅部的低迁移率的影响下，能够使得源极和漏极之间的电阻率增加，进而降低了源极和漏极之间的电子移动速度，使得漏电流减小。
需要说明的是，第一、上述源极101和漏极102之间是指，如图2a所示，TFT导通后形成的TFT沟道所在的区域，即沟道区域A1。其中，TFT沟道的长度L为源极101和漏极102之间的距离；TFT沟道的宽度W为源极101或漏极102与半导体有源层103重叠部分的宽度。
第二、上述非晶硅部200的至少一部分位于源极101和漏极102之间是指，可以如图1所示，非晶硅部200中的一部分位于源极101和漏极102之间；也可以如图2a所示，非晶硅部200的整体位于源极101和漏极102之间。
第三，对于半导体有源层103中对应源极101和漏极102之间的区域A1中非晶硅部200的形状和个数不做限定。例如，可以如图2a所示为一个矩形，也可以如图2b所示为多个圆形。
第四，以下对半导体有源层103中沟道区域A1以外的非晶硅部200的具体设置方式进行举例说明。例如，可以如图2a所示，在沟道区域A1以外不设置非晶硅部200；也可以如图1所示，在沟道区域A1以外交替设置非晶硅部200和多晶硅部300；还可以如图2c所示，在源极101对应的位置设置多晶硅部300，漏极102对应的位置设置非晶硅部200；又可以如图2d所示，在源极101和漏极102对应的位置均设置非晶硅部200。此处对沟道区域A1以外的非晶硅部200的其他设置方式，不在一一赘述。
在此基础上，由于TFT的漏电流大小主要由沟道区域A1的电子迁移率决定，因此，当非晶硅部200设置在沟道区域A1以外，并不能有效的减小TFT的漏电流；但是如果在沟道区域A1以外区域设置过多的非晶硅部200时，会降低TFT的整体电子迁移率。因此，本发明优选的，如图2a所示，可以将非晶硅200仅设置于源极101和漏极102之间，即仅设置在上述沟道区域A1以内，从而能够在保证TFT的整体电子迁移率的基础上，降低TFT的漏电流。
第五，上述薄膜晶体管可以为如图1所示的底栅型TFT，也可以为如图3所示为顶栅型TFT，当然优选的顶栅型TFT还包括遮光层110，以避免因光照产生光照漏电流。此外，上述TFT可以为如图1所示的源极101与漏极102对称的TFT，也可以为如图4所示的U型结构TFT。以下均是以图1所示源极101与漏极102对称的TFT以及图2所示的矩形非晶硅部200为例进行说明。
在此基础上，上述在沟道区域A1中设置非晶硅部200，以降低沟道中的电子迁移率，主要目的是为了减小TFT的漏电流。因此，以下对位于源极101和漏极102之间的非晶硅部200的设置方式进行举例说明。
例如，可以如图5a所示，在半导体有源层103位于源极101和漏极102之间的部分中，即上述沟道区域A1的中间部分为非晶硅部200，两侧部分为多晶硅部300。
又例如，可以如图6a所示，在半导体有源层103位于源极101和漏极102之间的部分中，即上述沟道区域A1的中间部分为多晶硅部300，两侧部分为非晶硅部200。
在此基础上，由于将非晶硅部200设置在沟道区域A1以外，并不能有效的减小TFT的漏电流，反而会降低TFT的整体电子迁移率。因此优选的，在如图5a中非晶硅部200的设置方式的基础上，如图5b所示，在沟道区域A1以外不设置非晶硅部200。同理，对于如图6a非晶硅部200的设置方式的基础上，如图6b所示，在沟道区域A1以外不设置非晶硅部200。
需要说明的是，上述中间部分为非晶硅部200是指，非晶硅部200并非一定要设置于沟道区域A1的中轴线上，只要能够保证沟道区域A1的非晶硅部200周边被多晶硅部300包围即可。上述中间部分为多晶硅部300与中间部分为非晶硅部200的设置方式相同此处不再赘述。
此外，如图6b所示的TFT中沟道区域A1的中间部分为多晶硅部300，两侧部分为非晶硅部200，且该非晶硅部200的外侧与源极101和漏极102在靠近沟道的一侧平齐，为本发明中比较理想的技术方案，但是对于非晶硅部200的外侧与源极101和漏极102在靠近沟道的一侧平齐的设置方式，在生产过程中对生产工艺的精度要求较高，因此，在实际的生产过程中，为了降低生产工艺的精度，可以如图6c中所示，可以将两侧部分的非晶硅部200与源极101和漏极102在靠近沟道的一侧重叠，由于该重叠区域S很小，不会明显的降低TFT的整体电子迁移率，因此，图6c的所示TFT近似看作与图6b的所示的TFT相同。
在此基础上，如图7a所示，在沿TFT沟道宽度方向P-P’，当非晶硅部200与半导体有源层103的宽度相同时，在半导体有源层103位于源极101和漏极102之间的部分中，沿TFT沟道长度方向O-O’，将非晶硅部200的长度与TFT沟道长度比值设置为5％～20％。
具体的，上述将非晶硅部200的长度与TFT沟道长度比值设置为5％～20％，是因为当非晶硅部200的长度与TFT沟道长度比值小于5％，由于源极101和漏极102之间区域中非晶硅部200的占比太小，不能有效的降低沟道区域A1的电子迁移率，进而不能有效的降低TFT的漏电流；如果非晶硅部200的长度与TFT沟道长度比值大于20％，由于源极101和漏极102之间区域中非晶硅部200的占比太大，会使得TFT沟道的电子迁移率大幅降低，进而使得TFT的开态电流降低。
以下对将非晶硅部200的长度与TFT沟道长度比值设置为5％～20％的设置方式进行具体举例说明。
例如，如图7a所示，在沿TFT沟道宽度方向P-P’，非晶硅部200与半导体有源层103的宽度相同都为D，在半导体有源层103位于源极101和漏极102之间的部分中，中间部分为非晶硅部200，两侧部分为多晶硅300部，沿TFT沟道长度方向O-O’，非晶硅部200的长度为L1，TFT沟道长度为L，则非晶硅部200的长度L1与TFT沟道长度L比值，即L1/L在5％至20％之间。具体的，当TFT沟道长度L为5μm时，非晶硅部200的长度L2在0.5μm至1.0μm之间。
又例如，如图7b所示，在沿TFT沟道宽度方向P-P’，非晶硅部200与半导体有源层103的宽度相同都为D，在半导体有源层103位于源极101和漏极102之间的部分中，沿TFT沟道长度方向O-O’，中间部分为多晶硅部300，两侧部分为非晶硅部200，尽管两侧部分的非晶硅部200与源极101和漏极102在靠近沟道的一侧重叠，由于该重叠区域很小，可以忽略不计，因此该两侧部分为非晶硅部200长度均为L2，TFT沟道长度为L，则两侧部分非晶硅部200的长度之和为2L2，与TFT沟道长度L比值，即2L2/L在5％至20％之间。具体的，当TFT沟道长度L为4μm时，两侧非晶硅部200的长度之和2L2在0.4μm至0.8μm之间，即单侧非晶硅部200的长度L2在0.2μm至0.4μm之间。
在此基础上，为了降低源极101和漏极102与半导体有源层103之间的接触电阻，获得更好的TFT特性。如图8所示，在源极101与半导体有源层103之间，以及漏极102与半导体有源层103之间设置有欧姆接触层104。其中该欧姆接触层104主要由非晶硅以及导电离子构成。具体的，可以为掺杂磷离子的非晶硅层，或者掺杂硼离子的非晶硅层，本发明对此不做限定。
本发明实施例还提供一种阵列基板，该阵列基板包括上述任一种薄膜晶体管，具有与前述实施例提供的薄膜晶体管相同的有益效果。由于前述实施例已经对该薄膜晶体管的有益效果进行了详细的描述，此处不再赘述。
其中，图8所示的TFT为本发明较优选的技术方案，以下以图8所示的TFT为例，对采用该TFT的阵列基板进行举例说明。
例如，如图9a所示，该阵列基板可以为一种ADS(Advanced-Super DimensionalSwitching，简称为ADS，高级超维场开关)型阵列基板，其中，在该ADS型阵列基板中，公共电极14和像素电极13异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多个平板形电极。可选的，如图9a所示，位于上层的包含多个条形电极的电极为像素电极13，位于下层的平板形电极为公共电极14。当然，也可以是位于上层的多个条形电极为公共电极，位于下层的平板形电极为像素电极，具体结构不再示出。
又例如，如图9b所示，该阵列基板还可以为一种TN(Twist Nematic，扭曲向列)型阵列基板，其中，像素电极13位于阵列基板上，公共电极位于与该阵列基板对盒的彩膜基板上(图中未示出)。当然以上仅是对应用于上述TFT的阵列基板的举例说明，对于其他类型的阵列基板此处不再赘述。
本发明实施例还提供一种显示装置，该显示装置包括上述阵列基板，上述阵列基板又包括上述任一种薄膜晶体管，因此，该显示装置具有与前述实施例提供的薄膜晶体管相同的有益效果。由于前述实施例已经对该薄膜晶体管的有益效果进行了详细的描述，此处不再赘述
本发明实施例还提供一种薄膜晶体管的制备方法，以下以底栅型TFT为例进行说明，如图10所示，该制备方法包括：
步骤S101、如图11a所示，在形成有栅极105以及栅极绝缘层的106衬底基板10上形成非晶硅薄膜20。
具体的，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)在形成有栅极105以及栅极绝缘层106的衬底基板10形成非晶硅薄膜20。
步骤S102、如图11b所示，对非晶硅薄膜20的部分进行退火处理以形成半导体有源层103，其中，非晶硅薄膜20上经过退火处理的部分为多晶硅部300，非晶硅薄膜20上未经过退火处理的部分为非晶硅部200。
具体的，上述对非晶硅薄膜20的部分进行退火处理以形成半导体有源层103可以为，采用选择性退火(Selective Laser Annealing)工艺对非晶硅薄膜20进行部分退火，具体的选择性退火的过程如图11b所示，将激光发射器发射出的激光照射至位于非晶硅薄膜20远离衬底基板10一侧的掩膜版11，以及位于该掩膜版11与非晶硅薄膜20之间且与掩膜版11透过区A的位置相对应的棱镜结构12处。该棱镜结构12对光线具有一定的汇聚作用，能够增加激光的照射强度，从而在棱镜结构12的汇聚作用下，使得非晶硅薄膜20在对应掩膜版11透过区A的位置受到激光照射，以进行退火处理，进而使得该位置处对应的非晶硅薄膜20区域由非晶硅转变多晶硅，形成多晶硅部300。此外，激光不能透过掩膜版11的遮挡区B，因此非晶硅薄膜20在对应掩膜版11的遮挡区B位置未受到激光照射，该遮挡区B对应的非晶硅薄膜20区域保持为非晶硅，形成非晶硅部200。
步骤S103、如图11c所示，在形成有多晶硅部300和非晶硅部200的衬底基板10上，形成数据金属层30。
步骤S104、如图5b所示，对数据金属层30进行构图，形成源极101和漏极102；其中，非晶硅部200的至少一部分位于源极101和漏极102之间。
需要说明的是，本发明实施例中的构图可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
在此基础上，为了降低源极101和漏极102与半导体有源层103之间的接触电阻，可以在步骤S103之前，上述TFT的制备方法还包括：在形成有多晶硅部300和非晶硅部200的衬底基板10上，如图8所示，在对应源极101待形成位置以及漏极102待形成位置，形成欧姆接触层104。
具体的，该欧姆接触层104可以通过将硅烷(CH4)和磷烷(PH3)采用PECVD工艺制成掺杂磷离子的非晶硅层；当然也可以采用硅烷(CH4)和硼烷(B2H6)制成掺杂硼离子的非晶硅层，本发明对此不做限定，只要能够形成由非晶硅和导电离子组成的欧姆接触层104，以降低源极101和漏极102与半导体有源层103之间的接触电阻即可。
综合上述，可以看出，如图8所示，本发明通过在半导体有源层103中位于源极101和漏极102之间的部分设置非晶硅部200，利用非晶硅自身的低电子迁移率，以达到降低TFT漏电流的目的；以及通过在源极101和漏极102与半导体有源层103之间设置欧姆接触层104，以降低源极101和漏极102与半导体有源层103之间的接触电阻。
而现有技术中，如图12所示，需要通过两次离子掺杂工艺，才能实现与本发明相同的技术效果。其中，一次离子掺杂工艺为，对半导体有源层103中对应源极101和漏极102的区域采用离子高掺杂工艺进行处理，以降低源极101和漏极102与半导体有源层103之间的接触电阻；另一次离子掺杂工艺为，在源极102与本征N区之间，以及漏极102与本征N区之间，采用离子轻掺杂工艺追加LDD(Lightly Doped Drain)结构，以实现降低TFT漏电流的目的。
由于进行离子掺杂工艺的设备比较复杂且比较昂贵，以及离子掺杂工艺比较复杂，需要在每次离子注入完成后进行退火处理，并且在离子注入的过程中对离子的浓度以及分布的控制精度要求较高，从而使得制备TFT的工艺复杂化，且制作成本较高。因此，在实现相同的技术效果的前提下，现有技术中采用了两次离子掺杂工艺，而本发明无需离子掺杂，从而能够达到简化制备工艺，降低制作成本的目的。
进一步的，由于非晶硅在转变为多晶硅后，会使得由多晶硅构成的多晶硅部300自身带有一定的电压，而不呈中性，从而对TFT的阈值电压带来一定的影响。为了解决该技术问题，可以在步骤S102之后，上述TFT的制备方法还包括：采用离子轻掺杂工艺对半导体有源层103进行处理。如图13中所示的半导体有源层103即为经过离子轻掺杂工艺处理后的半导体有源层，这样一来，通过对半导体有源层103进行低浓度的磷离子或者硼离子注入后，能够使得该半导体有源层103上无电压存在且呈中性，进而避免了对后续制备得到的TFT的阈值电压带来影响。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种薄膜晶体管，包括源极、漏极以及半导体有源层，其特征在于，所述半导体有源层划分为非晶硅部和多晶硅部，所述非晶硅部的至少一部分位于所述源极和所述漏极之间；
其中，所述非晶硅部主要由非晶硅构成，所述多晶硅部主要由多晶硅构成；
所述半导体有源层位于所述源极和所述漏极之间的部分中，中间部分为所述多晶硅部，两侧部分为所述非晶硅部，且两侧部分的非晶硅部与源极和漏极在靠近沟道的一侧重叠。
2.根据权利要求1所述的薄膜晶体管，其特征在于，沿所述薄膜晶体管沟道宽度方向，所述非晶硅部与所述半导体有源层的宽度相同；
在所述半导体有源层位于所述源极和所述漏极之间的部分中，沿所述薄膜晶体管沟道长度方向，所述非晶硅部的长度与所述薄膜晶体管沟道长度比值为5％～20％。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极与所述半导体有源层之间，以及所述漏极与所述半导体有源层之间设置有欧姆接触层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述欧姆接触层主要由非晶硅以及导电离子构成。
5.一种阵列基板，其特征在于，包括权利要求1至4任一项所述的薄膜晶体管。
6.一种显示装置，其特征在于，包括权利要求5所述的阵列基板。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成非晶硅薄膜；
对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层，其中，所述非晶硅薄膜上经过退火处理的部分为多晶硅部，所述非晶硅薄膜上未经过退火处理的部分为非晶硅部；
在形成有所述多晶硅部和所述非晶硅部的衬底基板上，形成数据金属层；
对所述数据金属层进行构图，形成源极和漏极；其中，所述非晶硅部的至少一部分位于所述源极和所述漏极之间；
形成所述半导体有源层位于所述源极和所述漏极之间的部分中，中间部分为所述多晶硅部，两侧部分为所述非晶硅部，且两侧部分的非晶硅部与源极和漏极在靠近沟道的一侧重叠。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述数据金属层之前，还包括：
在形成有所述多晶硅部和所述非晶硅部的衬底基板上，在对应所述源极待形成位置以及所述漏极待形成位置，形成欧姆接触层。
9.根据权利要求7或8所述的薄膜晶体管的制备方法，其特征在于，所述对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层之后包括：
采用离子轻掺杂工艺对所述半导体有源层进行处理。
10.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述对所述非晶硅薄膜的部分进行退火处理以形成半导体有源层包括，
将激光发射器发射出的激光照射至位于所述非晶硅薄膜远离所述衬底基板一侧的掩膜版，以及位于所述掩膜版与所述非晶硅薄膜之间，且与所述掩膜版透过区的位置相对应的棱镜结构处；
在所述棱镜结构对光线汇聚作用下，所述非晶硅薄膜在对应所述掩膜版透过区的位置受到所述激光照射，以进行退火处理，形成所述多晶硅部；
所述非晶硅薄膜在对应所述掩膜版的遮挡区位置未受到所述激光照射，形成所述非晶硅部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327210.0A CN105789327B (zh) | 2016-05-17 | 2016-05-17 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610327210.0A CN105789327B (zh) | 2016-05-17 | 2016-05-17 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789327A CN105789327A (zh) | 2016-07-20 |
| CN105789327B true CN105789327B (zh) | 2019-05-03 |
Family
ID=56379932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610327210.0A Active CN105789327B (zh) | 2016-05-17 | 2016-05-17 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789327B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298954B (zh) * | 2016-08-31 | 2020-02-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
| CN108122992B (zh) * | 2016-11-28 | 2020-04-17 | 昆山工研院新型平板显示技术中心有限公司 | 沟道层结构及制备方法、以及薄膜晶体管器件及制备方法 |
| CN107039284A (zh) * | 2017-04-17 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种制作低温多晶硅薄膜晶体管的方法 |
| CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
| CN107482065A (zh) * | 2017-09-15 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备 |
| CN107634011A (zh) * | 2017-09-20 | 2018-01-26 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| CN109713043A (zh) * | 2017-10-25 | 2019-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
| CN110137261A (zh) * | 2018-10-29 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN109545844A (zh) * | 2018-11-16 | 2019-03-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN109742024B (zh) * | 2019-01-02 | 2021-01-26 | 京东方科技集团股份有限公司 | 激光退火方法和阵列基板 |
| CN109817723B (zh) * | 2019-01-24 | 2022-07-05 | 北京京东方技术开发有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| WO2020177056A1 (zh) * | 2019-03-04 | 2020-09-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| CN113748521A (zh) * | 2020-03-27 | 2021-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN112542386B (zh) * | 2020-11-03 | 2022-07-08 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
| CN113394299A (zh) * | 2021-06-16 | 2021-09-14 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制备方法、显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| KR101790176B1 (ko) * | 2010-11-02 | 2017-10-25 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
| CN105390551B (zh) * | 2015-10-28 | 2018-05-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
-
2016
- 2016-05-17 CN CN201610327210.0A patent/CN105789327B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789327A (zh) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789327B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN105870203B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103499906B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN105470262A (zh) | 薄膜晶体管基板及使用薄膜晶体管基板的显示设备 | |
| CN102854682A (zh) | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 | |
| US20070257289A1 (en) | Liquid crystal display device and fabricating method thereof | |
| CN101656233B (zh) | 薄膜晶体管基板的制造方法 | |
| KR20010039847A (ko) | 박막 트랜지스터, 액정표시용 기판 및 그 제조방법 | |
| CN104134672B (zh) | 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置 | |
| CN104517896A (zh) | 一种阵列基板的掺杂方法及制造设备 | |
| CN103022145A (zh) | 阵列基板、显示装置及制备方法 | |
| CN110634804A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
| CN104409416A (zh) | 用于制作阵列基板的方法及阵列基板 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
| CN100470764C (zh) | 平面显示器的半导体结构及其制造方法 | |
| CN101644862B (zh) | 显示装置及显示装置的制造方法 | |
| CN105895638A (zh) | 一种tft阵列基板及其制作方法、液晶显示装置 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN107204345A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105185792A (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN203480182U (zh) | 一种阵列基板和显示装置 | |
| CN103996655B (zh) | 一种阵列基板及其制备方法，显示面板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |