CN109817723B - 一种薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN109817723B CN109817723B CN201910067217.7A CN201910067217A CN109817723B CN 109817723 B CN109817723 B CN 109817723B CN 201910067217 A CN201910067217 A CN 201910067217A CN 109817723 B CN109817723 B CN 109817723B
- Authority
- CN
- China
- Prior art keywords
- set distance
- channel region
- layer
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置,用于降低驱动TFT的漏电流,从而提高显示面板的电学性能。该薄膜晶体管包括依次层叠的有源层和源极及漏极,其中:所述有源层分为沟道区和接触区,位于所述沟道区的有源层为多晶硅材料,位于所述接触区的有源层为非晶硅材料;所述源极和所述漏极位于所述接触区上,且所述源极沿厚度方向的截面与所述沟道区之间具有第一设定距离,所述漏极沿厚度方向的截面与所述沟道区之间具有第二设定距离,所述第一设定距离与所述第二设定距离相同或不同。
Description
技术领域
本发明涉及显示面板技术领域,特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
显示面板包括阵列基板,其中,阵列基板的像素驱动电路一般包括TFT(Thin FilmTransistor,薄膜晶体管),驱动TFT以及存储电容。其中,驱动TFT用于控制通过器件的电流,存储电容一般用于存储灰阶电压以决定驱动TFT的驱动电流。
目前制作上述TFT一般采用多晶硅或非晶硅技术,但是基于多晶硅技术的制作形成的阵列基板包括的各TFT的漏电流较大,导致显示面板的电学性能较低。而基于非晶硅技术的FTF的驱动电流较小,在为像素充电时,短时间难以像素所要求的亮度。
发明内容
本申请实施例提供一种薄膜晶体管及其制备方法、阵列基板和显示装置,用于降低驱动TFT的漏电流,从而提高显示面板的电学性能。
第一方面,本申请实施例提供了一种薄膜晶体管,该薄膜晶体管包括依次层叠的有源层和源极及漏极,其中:
所述有源层分为沟道区和接触区,位于所述沟道区的有源层为多晶硅材料,位于所述接触区的有源层为非晶硅材料;
所述源极和所述漏极位于所述接触区上,且所述源极沿厚度方向的截面与所述沟道区之间具有第一设定距离,所述漏极沿厚度方向的截面与所述沟道区之间具有第二设定距离,所述第一设定距离与所述第二设定距离相同或不同。
本申请实施例中,有源层分为多晶硅材料的沟道区和非晶硅材料的接触区,且源极和漏极不与多晶硅材料接触,相较于现有技术中源极和漏极接触多晶硅材料,降低了薄膜晶体管的漏电流,且增大了薄膜晶体管的驱动电流,以在为像素充电时,能够在较短时间内使得像素达到所要求的亮度。
一种可能的实施方式中,该薄膜晶体管还包括:位于所述源极及所述漏极分别与所述非晶硅材料之间的欧姆接触层;其中,与所述源极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有第三设定距离,与所述漏极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有第四设定距离,所述第三设定距离小于或等于所述第一设定距离,所述第四设定距离小于或等于所述第二设定距离。
本申请实施例中,源极和漏极分别与非晶硅材料之间还设置了欧姆接触层,以降低源极和漏极与有源层之间的电阻,增大导电电流。
一种可能的实施方式中,所述第一设定距离与所述第二设定距离均大于等于1微米,且小于等于6微米。
本申请实施例中,源极和漏极以及欧姆接触层沿厚度方向的截面与沟道区之间的距离可以相同或者不同,但是均大于等于1微米,小于等于6微米,以尽量保证源极和漏极与多晶硅材料不接触,且尽量简化工艺。
一种可能的实施方式中,所述源极和所述漏极的材料包括铬、钨、钼、铌、钽、钒、锆、铼或铪。
本申请实施例中,源极和漏极可以采用熔点较高的金属例如铬、钨、钼、铌、钽、钒、锆、铼或铪等制成,以达到较好的遮挡效果。
一种可能的实施方式中,所述源极和所述漏极为复合金属层,其中,靠近所述接触区的金属层的熔点低于远离所述接触区的金属层的熔点。
一种可能的实施方式中,所述复合金属层包括铜\铬、铜\钼、铝\铬或铝\钼。
本申请实施例中,源极和漏极可以采用复合金属层制成,例如包括导电性较好的金属层和熔点较高的金属层,其中,导电性较好的金属层靠近接触区,熔点较高的金属层远离接触区,既能保证较好的遮挡效果,又能保证良好的导电效果。
一种可能的实施方式中,该薄膜晶体管还包括:位于所述源极和所述漏极远离所述有源层一侧的遮挡层;所述遮挡层完全覆盖所述源极和所述漏极在所述接触区的部分。
本申请实施例中,源极和漏极远离有源层一侧还设置了遮挡层,该遮挡层完全覆盖源极和漏极在接触区的部分,以尽量保证源极和漏极与多晶硅材料不接触。
一种可能的实施方式中,所述遮挡层为绝缘材料,所述遮挡层完全覆盖所述接触区且露出所述沟道区;或,所述遮挡层为导电材料,与所述源极对应的所述遮挡层沿厚度方向的截面与所述沟道区之间具有第五设定距离,与所述漏极对应的所述遮挡层沿厚度方向的截面与所述沟道区之间具有第六设定距离,且所述第五设定距离小于或等于所述第一设定距离,所述第六设定距离小于或等于所述第二设定距离。
本申请实施例中,遮挡层如果是导电材料,那么遮挡层沿厚度方向的截面与沟道区之间的距离小于或等于源极和/或漏极沿厚度方向的截面与沟道区之间的距离,以保证源极和漏极与多晶硅材料不接触。而如果遮挡层是绝缘材料,则遮挡层完全覆盖接触区且露出沟道区,尽量简化制作工艺。
第二方面,本申请实施例提供了第一方面所述薄膜晶体管的制备方法,该方法包括:
采用非晶硅材料制作有源层的图案,所述有源层分为沟道区和接触区;
在所述接触区上制作预源极和预漏极的图案,所述预源极和所述预漏极的图案完全覆盖所述接触区且露出所述沟道区;
采用所述预源极和所述预漏极的遮挡,对所述有源层的沟道区进行激光照射,使所述沟道区的非晶硅材料晶化为多晶硅材料;
对所述预源极和所述预漏极进行刻蚀处理形成源极和漏极的图案,所述源极沿厚度方向的截面与所述沟道区之间具有第一设定距离,所述漏极沿厚度方向的截面与所述沟道区之间具有第二设定距离,所述第一设定距离与所述第二设定距离相同或不同。
一种可能的实施方式中,在所述接触区上制作预源极和预漏极的图案同时,还包括:在所述有源层与所述预源极和所述预漏极之间制作预欧姆接触层的图案;
对所述预源极和所述预漏极进行刻蚀处理形成源极和漏极的图案同时,还包括:
对所述预欧姆接触层进行刻蚀处理形成欧姆接触层,其中,与所述源极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有所述第三设定距离,与所述漏极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有所述第四设定距离,所述第三设定距离小于或等于所述第一设定距离,所述第四设定距离小于或等于所述第二设定距离。
第三方面,本申请实施例提供了第一方面所述薄膜晶体管的制备方法,该方法包括:
采用非晶硅材料制作有源层的图案,所述有源层分为沟道区和接触区;
在所述接触区上制作源极和漏极的图案,所述源极沿厚度方向的截面与所述沟道区之间具有第一设定距离,所述漏极沿厚度方向的截面与所述沟道区之间具有第二设定距离,所述第一设定距离与所述第二设定距离相同或不同;
在所述源极和所述漏极上制作遮挡层,所述遮挡层完全覆盖所述接触区且露出所述沟道区;
采用所述遮挡层的遮挡,对所述有源层的沟道区进行激光照射,使所述沟道区的非晶硅材料晶化为多晶硅材料。
一种可能的实施方式中,该方法还包括:
对所述遮挡层进行刻蚀处理,使与所述源极对应的所述遮挡层沿厚度方向的截面与所述沟道区之间具有第五设定距离,与所述漏极对应的所述遮挡层沿厚度方向的截面与所述沟道区之间具有第六设定距离,且所述第五设定距离小于或等于所述第一设定距离,所述第六设定距离小于或等于所述第二设定距离。
一种可能的实施方式中,在所述接触区上制作源极和漏极的图案同时,还包括:在所述有源层与所述源极和所述漏极之间制作欧姆接触层的图案;
其中,与所述源极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有所述第三设定距离,与所述漏极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有所述第四设定距离,所述第三设定距离小于或等于所述第一设定距离,所述第四设定距离小于或等于所述第二设定距离。
第四方面,本申请实施例提供了一种阵列基板,该阵列基板包括基板以及第一方面任一所述的薄膜晶体管。
第五方面,本申请实施例提供了一种显示装置,该显示装置包括如第四方面所述的阵列基板。
附图说明
图1为本申请实施例提供的薄膜晶体管的一种结构示意图;
图2为图1的俯视示意图;
图3为本申请实施例提供的薄膜晶体管的一种结构示意图;
图4为本申请实施例提供的薄膜晶体管的一种结构示意图;
图5为本申请实施例提供的薄膜晶体管的一种结构示意图;
图6为本申请实施例提供的薄膜晶体管的一种结构示意图;
图7为本申请实施例提供的薄膜晶体管的一种结构示意图;
图8为本申请实施例提供的薄膜晶体管的制作方法的流程图;
图9为本申请实施例提供的薄膜晶体管的制作方法的流程图;
图10-图18分别为本申请实施例所示的阵列基板的制作过程中相应的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。
本申请实施例提供了一种薄膜晶体管,该薄膜晶体管中有源层分为多晶硅材料的沟道区和非晶硅材料的接触区,且源极和漏极不与多晶硅材料接触,能够降低薄膜晶体管的漏电流,且增大薄膜晶体管的驱动电流。
下面结合附图,对本申请实施例提供的薄膜晶体管及其制备方法、阵列基板和显示装置的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映真实比例,目的只是示意说明本发明内容。
请参见图1和图2,本申请实施例提供的一种薄膜晶体管,该薄膜晶体管包括依次层叠的有源层10和源极201以及漏极202,其中,有源层10分为沟道区102和接触区101,位于沟道区102的有源层10为多晶硅材料,位于接触区101的有源层10为非晶硅材料,且源极201和漏极202位于接触区101上,源极201和漏极202沿厚度方向的截面分别与沟道区102之间具有设定距离。如图1所示,源极201沿厚度方向的截面分别与沟道区102之间具有第一设定距离d1,漏极202沿厚度方向的截面分别与沟道区102之间具有第二设定距离d2,第一设定距离d1和第二设定距离d2可以相同,也可以不同,也就是源极201和漏极202不与多晶硅材料接触,相较于现有技术中采用多晶硅材料制作有源层10,源极201和漏极202接触多晶硅材料,降低了薄膜晶体管的漏电流。并且相较于现有技术中采用非晶硅技术制作有源层10,增大了薄膜晶体管的驱动电流,以在为像素充电时,能够在较短时间内使得像素达到所要求的亮度。需要说明的是本申请实施例中,设定距离d1和设定距离d2可以相同,也可以不同,只要使得源极201和漏极202不与多晶硅材料接触即可,图1以设定距离d1和设定距离d2相同进行示意。
在具体实施时,本申请实施例提供的上述薄膜晶体管可以为顶栅型薄膜晶体管。具体地,如图3所示,该顶栅型薄膜晶体管还可以包括依次位于有源层10之上的栅极绝缘层30和栅极40。当然,本申请实施例提供的上述薄膜晶体管还可以为底栅型薄膜晶体管。具体地,如图4所示,该底栅型薄膜晶体管还可以包括位于源极201和漏极202之下的栅极40,以及位于源极201和漏极202以及栅极40之间的栅极绝缘层30。其中,栅极40可以采用Cu、Al、Mo、Ti、Cr、W等金属材料制备,也可以采用这些材料的合金制备。栅极绝缘层30可以采用氮化硅或氧化硅制备,栅极绝缘层30可以是单层结构,也可以是多层结构,例如氧化硅\氮化硅。
在具体实施时,在本申请实施例提供的上述薄膜晶体管中,在源极201和漏极202分别与非晶硅材料之间还可以设置欧姆接触层301,如图5所示。该欧姆接触层301可以是N性非晶硅材料,以降低源极和漏极与有源层10之间的电阻,增大导电电流。另外,该欧姆接触层301沿厚度方向的截面与沟道区之间具有设定距离,例如,与源极201接触的欧姆接触层301沿厚度方向的截面与沟道区之间具有第三设定距离d3,与漏极202接触的欧姆接触层301沿厚度方向的截面与沟道区之间具有第四设定距离d4,以避免源极201和漏极202通过欧姆接触层301与多晶硅材料接触。
可能的实施方式中,与源极201接触的欧姆接触层301沿厚度方向的截面与沟道区之间的距离小于或等于源极201沿厚度方向的截面与沟道区之间的距离,也就是第三设定距离d3可以小于或等于第一设定距离d1,同样地,与漏极202接触的欧姆接触层301沿厚度方向的截面与沟道区之间的距离也可以小于或等于漏极202沿厚度方向的截面与沟道区之间的距离,也就是第四设定距离d4可以小于或等于第二设定距离d2,这样可以在制作完源极201和漏极202以及欧姆接触层301,再对源极201和漏极202以及欧姆接触层301进行刻蚀,使得第三设定距离d3小于或等于第一设定距离d1,第四设定距离d4小于或等于第二设定距离d2,在保证源极201和漏极202与多晶硅材料不接触的同时,尽量简化刻蚀工艺。图5以第一设定距离d1与第三设定距离d3相同,第二设定距离d2与第四设定距离d4相同,且第一设定距离d1与第二设定距离d2相同进行示意。
在具体实施时,源极201和漏极202沿厚度方向的截面与沟道区之间的距离只要保证源极201和漏极202与多晶硅材料不接触即可,可能的实施方式中,源极201和漏极202沿厚度方向的截面与沟道区之间的距离均大于等于1微米,小于等于6微米,也就是第一设定距离d1和第二设定距离d2均大于等于1微米,小于等于6微米。当然,第三设定距离d3和第四设定距离d4也可以大于等于1微米,小于等于6微米。
请参见图6,在具体实施时,在本申请实施例提供的上述薄膜晶体管中,在源极201和漏极202远离有源层10一侧还可以设置遮挡层60,该遮挡层60完全覆盖源极201和漏极202在接触区101的部分,以尽量保证源极201和漏极202与多晶硅材料不接触。该遮挡层60可以由绝缘材料形成,也可以由导电材料形成,本申请实施例中,对遮挡层60的材料不作限制。
可能的实施方式中,如图6所示,遮挡层60可以由绝缘材料形成,此时,遮挡层60完全覆盖接触区101且露出沟道区102,以保证源极201和漏极202与多晶硅材料不接触。且如果遮挡层60是绝缘材料,源极201和漏极202就不会通过遮挡层60与多晶硅材料接触,此时遮挡层60沿厚度方向的截面与沟道区102的边线可以恰好重合,这就不需要对遮挡层60进行图像化处理使得遮挡层60沿厚度方向的截面与沟道区102之间的距离具有设定距离,从而简化了制作工艺。
可能的实施方式中,如图7所示,遮挡层60可以由导电材料形成,此时,与源极201对应的遮挡层60沿厚度方向的截面与沟道区102之间具体第五设定距离d5,且第五设定距离d5小于或等于源极201沿厚度方向的截面与沟道区102之间的第一设定距离d1,相应地,与漏极202对应的遮挡层60沿厚度方向的截面与沟道区102之间具有第六设定距离d6,且第六设定距离d6小于或等于漏极202沿厚度方向的截面与沟道区102之间的第二设定距离d2,以保证源极201和漏极202不会通过遮挡层60与多晶硅材料接触。
基于同一发明思想,本申请实施例还提供了一种上述薄膜晶体管的制作方法,如图8所示,具体可以包括:
S801、采用非晶硅材料制作有源层的图案,有源层分为沟道区和接触区;
S802、在接触区上制作预源极和预漏极的图案,预源极和预漏极的图案完全覆盖接触区且露出沟道区;
S803、采用预源极和预漏极的遮挡,对有源层的沟道区进行激光照射,使沟道区的非晶硅材料晶化为多晶硅材料;
S804、对预源极和预漏极进行刻蚀处理形成源极和漏极的图案,源极沿厚度方向的截面分别与沟道区之间具有第一设定距离,漏极沿厚度方向的截面分别与沟道区之间具有第二设定距离。
具体地,在本申请实施例提供的上述制作方法中,首先采用非晶硅材料制作有源层的图案,所形成的有源层包括沟道区和接触区,再在接触区上制作预源极和预漏极的图案,预源极和预漏极的图案完全覆盖接触区且露出沟道区。
可能的实施方式中,本申请可以使用sputter在有源层上沉积金属层,对金属层进行图形化处理,金属层对应沟道区形成一开口,得到接触区上的预源极的图案和预漏极的图案,这样预源极和预漏极的图案就完全覆盖接触区且露出沟道区。
可能的实施方式中,本申请在接触区上制作预源极和预漏极的图案同时,还可以在有源层与预源极和预漏极之间制作预欧姆接触层的图案。例如,本申请使用sputter在有源层上沉积金属层之前,在有源层上沉积欧姆接触层,并刻蚀位于沟道区的欧姆接触层,形成预欧姆接触层的图案。
本申请在制作完预欧姆接触层的图案和预源极和预漏极的图案之后,可以采用预源极和预漏极的遮挡,即充当掩膜板来遮挡,对有源层的沟道区进行激光照射,使沟道区的非晶硅材料晶化为多晶硅材料,这样就不需要另外遮挡的掩膜板,从而简化了制作工艺。
可能的实施方式中,金属层可以采用高熔点金属例如铬、钨、钼、铌、钽、钒、锆等,当然也可以是铼和铪等制成,以达到较好的遮挡效果,这样金属层可以更接近激光光源。可能的实施方式中,金属层也可以采用复合金属结构,例如包括两层金属层,靠近激光光源的一层金属通过高熔点金属形成,远离激光光源的一层金属可以由具有良好导电性的金属形成,既保证了较好的遮挡效果,又保证了良好的导电性。例如金属层可以是如Cu\Cr,Cu\Mo,Al\Cr,Al\Mo等复合金属层结构。
为了避免源极和漏极与多晶硅材料的接触,本申请实施例后续对预源极和预漏极例如采用刻蚀液进行刻蚀处理,使得源极和漏极沿厚度方向的截面分别与沟道区之间具有设定距离,例如,源极沿厚度方向的截面分别与沟道区之间具有第一设定距离,漏极沿厚度方向的截面分别与沟道区之间具有第二设定距离,最终形成源极和漏极的图案。同样地,为了避免源极和漏极与多晶硅材料的接触,本申请在对预源极和预漏极进行刻蚀处理形成源极和漏极的图案同时,还可以对预欧姆接触层通过例如等离子体刻蚀方式进行刻蚀处理,使得与源极接触的欧姆接触层沿厚度方向的截面与沟道区之间的距离小于或等于源极沿厚度方向的截面与沟道区之间的距离,与漏极接触的欧姆接触层沿厚度方向的截面与沟道区之间的距离小于或等于漏极沿厚度方向的截面分别与沟道区之间的距离,形成欧姆接触层。
采用如上的制作方法得到的薄膜晶体管由于源极和漏极不与多晶硅材料接触,可以降低薄膜晶体管的漏电流,且增大薄膜晶体管的驱动电流。
基于同一发明思想,本申请实施例还提供了一种上述薄膜晶体管的制作方法,如图9所示,具体可以包括:
S901、采用非晶硅材料制作有源层的图案,有源层分为沟道区和接触区;
S902、在接触区上制作源极和漏极的图案,源极沿厚度方向的截面分别与沟道区之间具有第一设定距离,漏极沿厚度方向的截面分别与沟道区之间具有第二设定距离;
S903、在源极和漏极上制作遮挡层,遮挡层完全覆盖接触区且露出沟道区;
S904、采用遮挡层的遮挡,对有源层的沟道区进行激光照射,使沟道区的非晶硅材料晶化为多晶硅材料。
步骤S901和步骤S902可以参见图8所述的实施例,重复之处不再赘述。当然,本申请实施例也可以在有源层与预源极和预漏极之间制作预欧姆接触层的图案。
可能的实施方式中,本申请实施例在制作完预欧姆接触层的图案和预源极和预漏极的图案之后,可以在预源极和预漏极上制作遮挡层,该遮挡层完全覆盖接触区且露出沟道区,以采用遮挡层的遮挡,即充当掩膜板的遮挡,对有源层的沟道区进行激光照射,使沟道区的非晶硅材料晶化为多晶硅材料,这样就不需要另外遮挡的掩膜板,从而简化了制作工艺。
具体地,本申请实施例在形成的源极和漏极上沉积遮挡层,并对遮挡层进行图形化处理,去除遮挡层位于沟道区的部分,并完全覆盖接触区,之后在通过激光照射有源层,这样位于沟道区的非晶硅材料就变成了多晶硅材料。
可能的实施方式中,遮挡层可以由绝缘材料形成,也可以由例如金属等的导电材料形成。由于遮挡层用于遮挡激光,那么制作遮挡层的金属可以是高熔点金属,例如铬、钨、钼、铌、钽、钒、锆等,当然也可以是铼和铪,以达到较好的遮挡效果。
如果遮挡层由导电材料形成,那么源极和漏极可能通过遮挡层与多晶硅材料接触,所以为了保证源极和漏极与多晶硅材料不接触,本申请实施例对有源层的沟道区进行激光照射之后,还需要对遮挡层进行刻蚀处理,使遮挡层沿厚度方向的截面与沟道区之间具有设定距离,例如与源极对应的遮挡层沿厚度方向的截面与沟道区之间具有第五设定距离,且小于或等于源极沿厚度方向的截面与沟道区之间的第一设定距离,与漏极对应的遮挡层沿厚度方向的截面与沟道区之间具有第六设定距离,且小于或等于漏极沿厚度方向的截面与沟道区之间的第二设定距离,以保证源极和漏极不会通过遮挡层与多晶硅材料接触。
如果遮挡层由绝缘材料形成,由于遮挡层完全覆盖接触区且露出沟道区,所以可以保证源极和漏极与多晶硅材料不接触,这就不需要对遮挡层进行图像化处理使得遮挡层沿厚度方向的截面与沟道区之间的距离具有设定距离,从而简化了制作工艺。
基于同一发明思想,本申请实施例还提供了一种阵列基板,包括基板以及本申请实施例提供的上述薄膜晶体管,由于该阵列基板解决问题的原理与上述薄膜晶体管解决问题的原理相似,因此,本申请实施例提供的该阵列基板的实施可以参见本申请实施例提供的上述薄膜晶体管的实施,重复之处不再赘述。
在本发明实施例提供的阵列基板上还会设置平坦层和像素电极层,平坦层可以采用树脂材料制备,像素电极通过平坦层的过孔连接漏极。如果阵列基板用于OLED器件,那么像素电极可以是OLED的阳极。
为了较好地理解本发明的技术方案,下面对阵列基板的具体制备过程进行详细描述。
第一步,使用sputter在基板100上沉积栅极层金属,并对栅极金属层进行图形化处理,得到栅线和栅极40的图形,如图10所示;
第二步,使用PECVD沉积栅极绝缘层30、非晶硅层10和N型非晶硅层301,并对非晶硅层10和N型非晶硅层301进行图形化处理,得到预有源层图案和预欧姆绝缘层图案,如图11所示;
第三步,使用sputter沉积金属层20,对金属层20进行图形化处理,得到预源极和预漏极的图案,同时使用等离子体刻蚀沟道区102的N型非晶硅层301,得到预欧姆接触层的图案,此时,金属层20以及N型非晶硅层301对应多晶硅层沟道区102的位置形成一开口,如图12所示;
第四步,对基板100进行激光照射,晶化位于沟道区102的非晶硅,得到多晶硅层,形成有源层10,如图13所示;
第五步,通过刻蚀液对金属层20进行刻蚀,并通过等离子对N型非晶硅层301进行刻蚀,使得金属层20沿厚度方向的截面与沟道区102之间具有设定距离,形成源极201和漏极202的图案以及欧姆接触层301的图案,如图14示。
或者,在执行完第三步之后,可以先执行如下步骤:
第六步,在金属层20上沉积遮挡层60,对遮挡层60进行图形化处理,形成遮挡层60的图案,遮挡层60完全覆盖触区且露出沟道区102,如图15所示;
在执行上述第四步(第七步),对基板100进行激光照射,晶化位于沟道区102的非晶硅,得到多晶硅层,形成有源层10,如图16所示;
第八步,对遮挡层60进行刻蚀处理,使遮挡层60沿厚度方向的截面与沟道区102之间具有设定距离,如图17所示。
第九步,依次形成平坦层70、像素定义层80,如图18所示,得到阵列基板。
基于同一发明思想,本申请实施例还提供了一种显示装置,包括本申请实施例提供的上述任一种的阵列基板。该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例,重复之处不再赘述。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (4)
1.一种薄膜晶体管的制备方法,其特征在于,包括:
采用非晶硅材料制作有源层的图案,所述有源层分为沟道区和接触区;
在所述接触区上制作预源极和预漏极的图案,所述预源极和所述预漏极的图案完全覆盖所述接触区且露出所述沟道区;
采用所述预源极和所述预漏极的遮挡,对所述有源层的沟道区进行激光照射,使所述沟道区的非晶硅材料晶化为多晶硅材料;
对所述预源极和所述预漏极进行刻蚀处理形成源极和漏极的图案,所述源极沿厚度方向的截面与所述沟道区之间具有第一设定距离,所述漏极沿厚度方向的截面与所述沟道区之间具有第二设定距离,所述第一设定距离与所述第二设定距离相同或不同。
2.如权利要求1所述的制备方法,其特征在于,在所述接触区上制作预源极和预漏极的图案同时,还包括:在所述有源层与所述预源极和所述预漏极之间制作预欧姆接触层的图案;
对所述预源极和所述预漏极进行刻蚀处理形成源极和漏极的图案同时,还包括:
对所述预欧姆接触层进行刻蚀处理形成欧姆接触层,其中,与所述源极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有第三设定距离,与所述漏极接触的欧姆接触层沿厚度方向的截面与所述沟道区之间具有第四设定距离,所述第三设定距离小于或等于所述第一设定距离,所述第四设定距离小于或等于所述第二设定距离。
3.一种阵列基板,其特征在于,包括基板以及根据权利要求1-2任一所述的制备方法制备的薄膜晶体管。
4.一种显示装置,其特征在于,包括如权利要求3所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910067217.7A CN109817723B (zh) | 2019-01-24 | 2019-01-24 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910067217.7A CN109817723B (zh) | 2019-01-24 | 2019-01-24 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109817723A CN109817723A (zh) | 2019-05-28 |
CN109817723B true CN109817723B (zh) | 2022-07-05 |
Family
ID=66603651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910067217.7A Active CN109817723B (zh) | 2019-01-24 | 2019-01-24 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109817723B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021189445A1 (zh) * | 2020-03-27 | 2021-09-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100140620A1 (en) * | 2008-12-09 | 2010-06-10 | Palo Alto Research Center Incorporated | Flat-panel display semiconductor process for efficient manufacturing |
CN105789327A (zh) * | 2016-05-17 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
CN106449732A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
CN107863355A (zh) * | 2017-10-26 | 2018-03-30 | 上海中航光电子有限公司 | 一种显示基板、显示装置和显示基板的制造方法 |
-
2019
- 2019-01-24 CN CN201910067217.7A patent/CN109817723B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100140620A1 (en) * | 2008-12-09 | 2010-06-10 | Palo Alto Research Center Incorporated | Flat-panel display semiconductor process for efficient manufacturing |
CN106449732A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
CN105789327A (zh) * | 2016-05-17 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
CN107863355A (zh) * | 2017-10-26 | 2018-03-30 | 上海中航光电子有限公司 | 一种显示基板、显示装置和显示基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109817723A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133367B2 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
US9640559B2 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
EP3041048A1 (en) | Array substrate and manufacturing method therefor, and display device | |
US20100044708A1 (en) | Thin film transistor, pixel structure and fabrication methods thereof | |
US8853699B2 (en) | Thin film transistor and method of forming the same | |
US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
US11296235B2 (en) | Thin film transistor having a wire grid on a channel region and manufacturing method thereof, array substrate and manufacturing method thereof, and display panel | |
US11450773B2 (en) | Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor | |
EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
US9397127B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
CN103489826A (zh) | 阵列基板、制备方法以及显示装置 | |
US10629747B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and manufacturing method thereof | |
EP3432359B1 (en) | Oled display panel and manufacturing method for same | |
CN109585367B (zh) | 显示装置、显示面板、阵列基板及其制造方法 | |
US11791414B2 (en) | TFT device, manufacturing method thereof, and array substrate | |
US8846514B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
CN109817723B (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
CN108886042B (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
CN111599686A (zh) | 一种具有双层绝缘层的面板结构及制作方法 | |
KR101961724B1 (ko) | 어레이 기판 및 이의 제조방법 | |
US20240194698A1 (en) | Displaying base plate and manufacturing method thereof, and displaying device | |
US7060540B2 (en) | Method of fabricating thin film transistor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |