CN104409416A - 用于制作阵列基板的方法及阵列基板 - Google Patents
用于制作阵列基板的方法及阵列基板 Download PDFInfo
- Publication number
- CN104409416A CN104409416A CN201410764490.2A CN201410764490A CN104409416A CN 104409416 A CN104409416 A CN 104409416A CN 201410764490 A CN201410764490 A CN 201410764490A CN 104409416 A CN104409416 A CN 104409416A
- Authority
- CN
- China
- Prior art keywords
- ion
- photoresistance
- layer
- gate insulator
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 238000003384 imaging method Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 131
- 230000008569 process Effects 0.000 claims description 78
- 239000012212 insulator Substances 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 49
- NOQGZXFMHARMLW-UHFFFAOYSA-N Daminozide Chemical group CN(C)NC(=O)CCC(O)=O NOQGZXFMHARMLW-UHFFFAOYSA-N 0.000 claims description 40
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 10
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 94
- 239000010408 film Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- FMGSKLZLMKYGDP-USOAJAOKSA-N dehydroepiandrosterone Chemical class C1[C@@H](O)CC[C@]2(C)[C@H]3CC[C@](C)(C(CC4)=O)[C@@H]4[C@@H]3CC=C21 FMGSKLZLMKYGDP-USOAJAOKSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种用于制作阵列基板的方法及阵列基板，该方法包括：在基板上依次形成多晶硅有源层和覆盖层；在覆盖层上涂覆光阻，并采用半透光光罩经曝光显影处理以在覆盖层上对应形成至少一个具有不同光阻厚度的光阻区及裸露覆盖层的镂空区；对形成光阻区的基板进行处理以在多晶硅有源层中形成对应于光阻区的部分区域的离子轻掺杂区和对应于镂空区的离子重掺杂区；对形成离子轻掺杂区和离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极。本发明避免了采用侧向蚀刻工艺形成LDD结构的低温多晶硅薄膜晶体管，降低了采用低温多晶硅薄膜晶体管制作阵列基板的难度。
Description
技术领域
本发明涉及液晶显示技术领域，具体地说，涉及一种用于制作阵列基板的方法及对应的阵列基板。
背景技术
低温多晶硅(Low Temperature Poly-silicon，简称LTPS)被用于制作新一代薄膜晶体管液晶面板。与传统非晶硅液晶面板相比，该种液晶面板具有反应速度较快、亮度高、解析度高与耗电量底等优点。
在采用LTPS技术制作液晶面板时，当LTPS TFT(低温多晶硅薄膜晶体管)中的沟道长度变短时，随着TFT(thin film transistor，薄膜晶体管)的导通，该TFT靠近漏极处的电场强度变得很大。这就会导致漏极处的热载子效应加剧，进而使得TFT器件的可靠性变差。为提高TFT的可靠性，LDD(Lightly Doped Drain，轻掺杂漏极)结构的低温多晶硅薄膜晶体管应运而生。通过LDD调节漏极电压，降低漏极处的电场强度，从而提高低温多晶硅薄膜晶体管的可靠性。
目前，在制作LDD结构的低温多晶硅薄膜晶体管时，有一种方法是在对栅极导电层进行干蚀刻时，通过侧向蚀刻工艺在光阻覆盖区下方形成SiNx Foot(氮化硅脚)。栅极绝缘层对应于SiNx Foot处的厚度大于栅极绝缘层对应于无光阻覆盖区的厚度。然后进行离子掺杂处理，在SiNx Foot处，因栅极绝缘层的厚度较大，最终在其下方的低温多晶硅有源层中形成离子轻掺杂区。栅极绝缘层对应于无光阻覆盖区的厚度较小，最终在其下方的低温多晶硅有源层中形成离子重掺杂区。这种方法节省了1道黄光和1道离子植入工艺，但在实现时，控制侧向蚀刻的难度较高。
发明内容
为解决上述问题，本发明提供了一种基于不需进行侧向蚀刻的LDD结构薄膜晶体管的阵列基板的制作方法及对应的阵列基板。
根据本发明的一个方面，提供了一种用于制作阵列基板的方法，包括：
在基板上依次形成多晶硅有源层和覆盖层；
在所述覆盖层上涂覆光阻，并采用半透光光罩经曝光显影处理以在所述覆盖层上对应形成至少一个具有不同光阻厚度的光阻区及裸露所述覆盖层的镂空区；
对形成所述光阻区的基板进行处理以在所述多晶硅有源层中形成对应于所述光阻区的部分区域的离子轻掺杂区和对应于所述镂空区的离子重掺杂区；
对形成所述离子轻掺杂区和所述离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极。
根据本发明的一个实施例，所述不同光阻厚度的光阻区包括第一厚度的中心部及由所述中心部向外围两侧延伸的第二厚度的翼部，其中，所述第一厚度大于所述第二厚度，通过所述半透光光罩的不透光区对应地形成所述中心部，通过所述半透光光罩的半透光区对应地形成所述翼部。
根据本发明的一个实施例，通过所述半透光光罩的完全透光区对应地形成所述镂空区。
根据本发明的一个实施例，所述覆盖层包括栅极绝缘层。
根据本发明的一个实施例，所述覆盖层包括栅极绝缘层及所述栅极绝缘层上的栅极导电层。
根据本发明的一个实施例，形成所述离子轻掺杂区和所述离子重掺杂区包括：
对形成所述光阻区的基板进行离子重掺杂处理，以在所述多晶硅有源层中形成对应所述镂空区的离子重掺杂区，在所述多晶硅有源层中对应所述中心部和所述翼部的部分没有离子掺杂；
对进行离子重掺杂处理后的基板进行干蚀刻处理以去除所述翼部对应的光阻，对应原所述中心部的光阻部分保留；
对干蚀刻处理后的基板进行离子轻掺杂处理，其中，在所述多晶硅有源层中形成对应原所述翼部的离子轻掺杂区，在所述多晶硅有源层中对应原所述中心部的部分没有离子掺杂。
根据本发明的一个实施例，形成所述离子轻掺杂区和所述离子重掺杂区包括：
对形成所述光阻区的基板进行干蚀刻处理以去除以下的部分：所述翼部、所述栅极导电层中对应原所述翼部的部分及部分所述栅极绝缘层对应所述翼部的部分、所述栅极导电层对应所述镂空区的部分及部分所述栅极绝缘层对应所述镂空区的部分、所述中心部的部分光阻，其中，干蚀刻处理后的栅极绝缘层对应原所述翼部的部分的厚度大于栅极绝缘层对应原所述镂空区的部分的厚度，所述栅极导电层对应原所述中心部的部分形成栅极；
对干蚀刻处理后的基板进行离子重掺杂处理以在所述多晶硅有源层中形成对应原所述翼部的离子轻掺杂区，在所述多晶硅有源层中形成对应原所述镂空区的离子重掺杂区。
根据本发明的一个实施例，对形成离子轻掺杂区和离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极包括：
去除所述栅极绝缘层上的光阻，在所述栅极绝缘层上沉积导电材料并进行处理以形成栅极；
在形成栅极的基板上沉积绝缘材料形成层间绝缘层，并对所述层间绝缘层和所述栅极绝缘层进行蚀刻处理以形成连接到所述离子重掺杂区的接触孔，在所述层间绝缘层上形成对应连接所述接触孔的源漏极金属层，并定义形成源漏极；
在所述源漏极金属层上依次形成有机平坦化层、共通电极、钝化层及所述钝化层上延伸至漏极的连接孔，并在所述钝化层上涂覆透明导电材料形成与所述漏极电气连接的像素电极。
根据本发明的一个实施例，对形成离子轻掺杂区和离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极包括：
去除所述栅极上的光阻以裸露光阻覆盖的栅极；
在形成栅极的基板上沉积绝缘材料形成层间绝缘层，并对所述层间绝缘层和所述栅极绝缘层进行蚀刻处理以形成连接到所述离子重掺杂区的接触孔，在所述层间绝缘层上形成对应连接所述接触孔的源漏极金属层，并定义形成源漏极；
在所述源漏极金属层上依次形成有机平坦化层、共通电极、钝化层及所述钝化层上延伸至漏极的连接孔，并在所述钝化层上涂覆透明导电材料形成与所述漏极电气连接的像素电极。
根据本发明的另一个方面，还提供了一种采用以上任一项方法制作的阵列基板。
本发明带来了以下有益效果：
本发明避免了采用侧向蚀刻工艺形成LDD结构的低温多晶硅薄膜晶体管，降低了采用低温多晶硅薄膜晶体管制作阵列基板的难度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：
图1是根据本发明的一个实施例的方法流程图；
图2a是根据本发明的一个实施例的在基板上形成覆盖层(不含栅极层)后的曝光结果示意图；
图2b是对图2a的基板进行离子重掺杂处理的示意图；
图2c是对图2b的基板干蚀刻处理后进行离子轻掺杂处理的示意图；
图3a是根据本发明的一个实施例的在基板上形成覆盖层(含栅极层)后的曝光结果示意图；以及
图3b是对图3a的基板干蚀刻处理后进行离子重掺杂处理的示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
目前，减小关态电流对用作像素开关的LTPS TFT特别重要，而影响LTPSTFT关态电流的主要因素是器件结构。LTPS TFT的关态电流包括光照漏电流和由漏极强电场引起的漏电流。一般在LTPS TFT的漏极的高掺杂N+区和本征N区中间追加LDD结构，即掺入比N+区低一个数量级的轻掺杂N-区，来抑制漏电流。此处的N表示N型离子。
LDD结构相当于在漏源极和导电沟道之间串联了一个大电阻，该结构降低了导电沟道的水平电场，减少了由电场加速引起的碰撞电离产生的热载流子，可以有效地抑制两个数量级左右的漏电流。
如图1所示为根据本发明的一个实施例的方法流程图，以下参考图1来对本发明所述的方法进行详细说明。
在步骤S110中，在基板上依次形成多晶硅有源层和覆盖层。该步骤可以进一步划分为以下的几个步骤。
首先，在基板上形成多晶硅有源层，通常采用PECVD(Plasma EnhancedChemical Vapor Deposition，等离子体增强化学气相沉积)法沉积本征a-Si层(非晶硅层)；然后对a-Si层进行脱氢处理；最后采用ELA(准分子激光退火)或SLC(连续横向晶化)等工艺形成多晶硅有源层。如图2a和3a所示，在基板11上沉积有多晶硅有源层12，此处Poly表示多晶硅。
接下来，在多晶硅有源层上形成覆盖层。在本发明的一个实施例中，该覆盖层为一层由PECVD法沉积绝缘材料形成的栅极绝缘层。该栅极绝缘层可由一氧化硅层构成，或者由依次形成的氧化硅层和氮化硅层构成。如图2a所示，在基板11上沉积有多晶硅有源层12，在多晶硅有源层12上沉积有栅极绝缘层13。该栅极绝缘层13包括氧化硅层131(对应图2a中的GI-SiOx)和该氧化硅层上的氮化硅层132(对应图2a中的GI-SiNx)。
在本发明的一个实施例中，该覆盖层包括一层栅极绝缘层及该栅极绝缘层上的栅极导电层。该栅极绝缘层可由一氧化硅层构成，或者由依次形成的氧化硅层和氮化硅层构成。栅极导电层可采用溅射法在栅极绝缘层上沉积钼或其它金属形成。如图3a所示，在基板11上沉积有多晶硅有源层12，在多晶硅有源层12上沉积有栅极绝缘层13，该栅极绝缘层包括氧化硅层131(对应图3a中的GI-SiOx)和该氧化硅层131上的氮化硅层132(对应图3a中的GI-SiNx)。同时，在氮化硅层132上沉积有栅极导电层14(对应图3a中的GE-Metal)。
在步骤S110中，通常会在基板上沉积一氧化硅层用作缓冲层，然后在该缓冲层上形成多晶硅有源层。该缓冲层可以屏蔽基板上缺陷的影响，防止基板上的杂质如金属离子等扩散并渗透到多晶硅有源层，避免由此引起的各种器件不良。
在步骤S120中，在覆盖层上形成具有不同光阻厚度的光阻区和裸露覆盖层的镂空区。
在该步骤中，首先，在覆盖层上涂布一层光阻(光阻材料)；然后，采用半透光光罩对涂布的光阻材料进行曝光处理。在本发明的一个实施例中，采用的半透光光罩如图2a和图3a中的光罩21。该光罩21包括非曝光区①(不透光区)，半曝光区②(半透光区)和全曝光区③(完全透光区)。
当曝光光束31通过光罩21时，光罩21上的不同曝光区透过的光强不同。不同的曝光光强照射光阻材料，显影后形成的光阻厚度不同。再次如图2a和3a所示，对应光罩21的不同曝光区，光阻材料经曝光显影后形成不同光阻厚度的光阻区。该光阻区包括第一厚度的中心部①’和该中心部向外围两侧延伸的第二厚度的翼部②’。中心部①’通过光罩21的非曝光区①对应地形成，翼部②’通过光罩21的半曝光区②对应地形成。光阻区之间的镂空区③’通过光罩21的完全曝光区③对应地形成。其中，中心部①’对应的光阻厚度大于翼部②’对应的光阻厚度。镂空区③’无光阻覆盖，该镂空区直接裸露覆盖层。
在步骤S130中，对形成不同光阻厚度的光阻区的基板进行处理，以在多晶硅有源层中形成离子重掺杂区和离子轻掺杂区。
在该步骤中，针对图2a和图3a两种不同的覆盖层结构分别采用不同的离子掺杂方法。
在本发明的一个实施例中，针对图2a所示的覆盖层结构，在形成离子重掺杂区和离子轻掺杂区时包括以下步骤。
首先，对形成不同光阻厚度的光阻区的基板进行离子重掺杂处理。图2b为对图2a的基板进行离子重掺杂处理的示意图，此处以N型离子植入为例来进行说明，N+表示高浓度N离子流。其中，41表示用于进行离子重掺杂处理的高浓度N离子流。如图所示，由于有光阻的阻挡，多晶硅有源层中对应中心部①’和翼部②’的区域没有离子掺杂。而镂空区③’由于没有光阻阻挡，在多晶硅有源层中对应该镂空区的区域进行了离子掺杂，由此形成了离子重掺杂区121。
接下来，对离子重掺杂处理后的基板进行干蚀刻处理，用以去除翼部。由于中心部的光阻厚度大于翼部的光阻厚度，通过控制干蚀刻处理的蚀刻气体量来将翼部②’完全去除，而将中心部①’上部的部分光阻去除，如图2c所示。当然，此处也可以采用其他可以同时蚀刻掉光阻和栅极绝缘层的蚀刻气体，但要保证蚀刻后的栅极绝缘层的厚度满足要求。
在本发明的一个实施例中，干蚀刻处理可以由干法灰化处理代替。干法灰化处理采用氧气为蚀刻气体。当采用氧气作为蚀刻气体时，只蚀刻掉光阻，而不蚀刻掉栅极绝缘层。
最后，对干蚀刻处理后的基板进行离子轻掺杂处理。图2c为图2b的基板干蚀刻处理后进行离子轻掺杂处理的示意图，N-表示低浓度N离子流。其中，42表示用于进行离子轻掺杂处理的低浓度N离子流。在该步骤中，多晶硅有源层中对应原翼部②’和原镂空区③’的区域没有光阻阻挡，多晶硅有源层中的这些区域进行了离子轻掺杂。原中心部①’由于还有光阻阻挡，多晶硅有源层中对应原中心部①’没有进行离子轻掺杂。此外，由于多晶硅有源层中对应原镂空区③’的区域进行了离子重掺杂处理，在此处又与多晶硅有源层中对应原翼部②’的区域同时进行了离子轻掺杂处理。这样，既保证了离子轻掺杂区的分布，又不会削弱原来的离子重掺杂区。最终形成的离子重掺杂区121和离子轻掺杂区122如图2c所示。
在该实施例中，针对图2b进行的干蚀刻处理和离子轻掺杂处理可以只经一次黄光制程完成，即同时进行干蚀刻处理和离子轻掺杂处理，这样就可以节省一道黄光及光阻剥离制程。
针对图2a采用半透光光罩形成半曝光光阻对非离子掺杂区进行遮蔽，可以有效控制离子重掺杂区和离子轻掺杂区的宽度，不会产生离子重掺杂区和离子轻掺杂区异常重叠问题。同时，采用干蚀刻或干法灰化去除光阻，工序简单，易于操作。
在本发明的一个实施例中，针对图3a所示的覆盖层结构，在形成离子重掺杂区和离子轻掺杂区时包括以下步骤。
首先，对形成不同光阻厚度的光阻区的基板进行干蚀刻处理，用来去除翼部、栅极导电层中对应该翼部的部分和部分栅极绝缘层对应该翼部的部分，还要去除栅极导电层对应镂空区的部分和部分栅极绝缘层对应该镂空区的部分。由于翼部的影响，在完成干蚀刻处理后，栅极绝缘层对应原翼部的部分的厚度大于栅极绝缘层对应原镂空区的部分的厚度。同时，由于中心部的光阻厚度大于翼部的光阻厚度，在翼部去除后，中心部的上部保留部分光阻。
在该步骤中，通过控制蚀刻量可以实现将栅极导电层中对应原翼部的部分完全蚀刻掉而不蚀刻栅极绝缘层对应原翼部的部分，如图3b所示。当然栅极绝缘层中对应原翼部也可以蚀刻掉部分绝缘层，但要保证最终形成的栅极绝缘层的厚度满足要求。
接下来，对干蚀刻处理后的基板进行离子重掺杂处理。在该步骤中，由于栅极绝缘层对应原翼部的部分的厚度大于栅极绝缘层对应原镂空区的部分的厚度，所以在多晶硅有源层中形成对应于栅极绝缘层较薄的区域③’的离子重掺杂区121，在多晶硅有源层中形成对应于栅极绝缘层较厚的区域②’的离子轻掺杂区122。离子轻掺杂区122形成LDD，如图3b所示。同时，在栅极导电层中形成对应于原中心部①’的栅极。
在该实施例中，针对图3a进行的干蚀刻处理和离子重掺杂处理可以只经一次黄光制程即可完成，即同时进行干蚀刻处理和离子重掺杂处理，从而可以节省一道黄光、掺杂及光阻剥离制程。
图3a的实施例主要利用光阻厚度的差异，在干蚀刻处理时调节光阻与栅极导电层、栅极导电层与栅极绝缘层之间的厚度选择比，最终形成栅极绝缘层的厚度差异，以在后续的离子重掺杂处理中同时形成离子重掺杂区和离子轻掺杂区。本方法只进行了一道离子植入工序和一道曝光工序，降低了工艺成本，工艺简单，易于操作。同时，此处采用的离子植入方法容易控制离子重掺杂区和离子轻掺杂区的宽度，不会产生离子重掺杂区和离子轻掺杂区异常重叠问题。
在步骤S140中，去除剩余光阻并对形成离子重掺杂区和离子轻掺杂区的基板进行处理以获得所需的阵列基板。
在本发明的一个实施例中，由于图2c中的覆盖层12不包括栅极导电层，因此，在对图2c完成离子掺杂处理后需首先将图2c上的剩余光阻去除；然后采用溅射法沉积铬或其它金属形成栅极导电层；接着对栅极导电层进行曝光显影及其他常规工序处理来形成栅极。
接下来，在形成栅极的基板上采用PECVD工艺沉积氮化硅、氧化硅形成层间绝缘层；随后，对层间绝缘层进行热退火及氢化，激活掺杂离子并改善多晶硅界面；然后对层间绝缘层和栅极绝缘层进行蚀刻处理形成接触孔，接触孔延伸至离子重掺杂区；随后，沉积形成源漏极金属层，并定义形成源极和漏极；随后，在源漏极金属层上制作有机平坦化层，并在接触孔部位形成通孔；接着，在有机层上形成作为共通电极的底部氧化铟锡层；然后在有机平坦化层上形成钝化层，并在钝化层上开孔形成至漏极的接触孔。
最后，在该基板上涂覆透明导电材料并经黄光、蚀刻、剥离等制程形成与漏极电气连接的像素电极。
在本发明的一个实施例中，对于图3b中的覆盖层12，其在离子掺杂处理前已经形成了栅极导电层。栅极导电层在干蚀刻处理后形成了栅极。栅极及离子掺杂处理完成后，接下来的后续制程与图2c所示的基板形成栅极以后的制程相同。
在本发明的一个实施例中，采用了以上方法制作的一种阵列基板，该阵列基板包括在基板上依次形成的多晶硅有源层和覆盖层、对应形成源漏极的离子重掺杂区和离子轻掺杂区以及栅极、层间绝缘层及源漏极导电层、附着在层间绝缘层上有机平坦层、底部共通电极层、钝化层和顶部像素电极。
在本发明中，进行离子掺杂处理的为N型离子或P型离子中的任一种。在设计采用的半透光光罩时，可以根据需要设置多个(2个以上)不同透光量的区域，从而在进行曝光时形成多个不同光阻厚度的光阻区，进而在多晶硅有源层中的不同区域实现不同浓度的离子掺杂。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种用于制作阵列基板的方法，包括：
在基板上依次形成多晶硅有源层和覆盖层；
在所述覆盖层上涂覆光阻，并采用半透光光罩经曝光显影处理以在所述覆盖层上对应形成至少一个具有不同光阻厚度的光阻区及裸露所述覆盖层的镂空区；
对形成所述光阻区的基板进行处理以在所述多晶硅有源层中形成对应于所述光阻区的部分区域的离子轻掺杂区和对应于所述镂空区的离子重掺杂区；
对形成所述离子轻掺杂区和所述离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极。
2.如权利要求1所述的方法，其特征在于，所述不同光阻厚度的光阻区包括第一厚度的中心部及由所述中心部向外围两侧延伸的第二厚度的翼部，其中，所述第一厚度大于所述第二厚度，通过所述半透光光罩的不透光区对应地形成所述中心部，通过所述半透光光罩的半透光区对应地形成所述翼部。
3.如权利要求2所述的方法，其特征在于，通过所述半透光光罩的完全透光区对应地形成所述镂空区。
4.如权利要求3所述的方法，其特征在于，所述覆盖层包括栅极绝缘层。
5.如权利要求3所述的方法，其特征在于，所述覆盖层包括栅极绝缘层及所述栅极绝缘层上的栅极导电层。
6.如权利要求4所述的方法，其特征在于，形成所述离子轻掺杂区和所述离子重掺杂区包括：
对形成所述光阻区的基板进行离子重掺杂处理，以在所述多晶硅有源层中形成对应所述镂空区的离子重掺杂区，在所述多晶硅有源层中对应所述中心部和所述翼部的部分没有离子掺杂；
对进行离子重掺杂处理后的基板进行干蚀刻处理以去除所述翼部对应的光阻，对应原所述中心部的光阻部分保留；
对干蚀刻处理后的基板进行离子轻掺杂处理，其中，在所述多晶硅有源层中形成对应原所述翼部的离子轻掺杂区，在所述多晶硅有源层中对应原所述中心部的部分没有离子掺杂。
7.如权利要求5所述的方法，其特征在于，形成所述离子轻掺杂区和所述离子重掺杂区包括：
对形成所述光阻区的基板进行干蚀刻处理以去除以下的部分：所述翼部、所述栅极导电层中对应原所述翼部的部分及部分所述栅极绝缘层对应所述翼部的部分、所述栅极导电层对应所述镂空区的部分及部分所述栅极绝缘层对应所述镂空区的部分、所述中心部的部分光阻，其中，干蚀刻处理后的栅极绝缘层对应原所述翼部的部分的厚度大于栅极绝缘层对应原所述镂空区的部分的厚度，所述栅极导电层对应原所述中心部的部分形成栅极；
对干蚀刻处理后的基板进行离子重掺杂处理以在所述多晶硅有源层中形成对应原所述翼部的离子轻掺杂区，在所述多晶硅有源层中形成对应原所述镂空区的离子重掺杂区。
8.如权利要求6所述的方法，其特征在于，对形成离子轻掺杂区和离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极包括：
去除所述栅极绝缘层上的光阻，在所述栅极绝缘层上沉积导电材料并进行处理以形成栅极；
在形成栅极的基板上沉积绝缘材料形成层间绝缘层，并对所述层间绝缘层和所述栅极绝缘层进行蚀刻处理以形成连接到所述离子重掺杂区的接触孔，在所述层间绝缘层上形成对应连接所述接触孔的源漏极金属层，并定义形成源漏极；
在所述源漏极金属层上依次形成有机平坦化层、共通电极、钝化层及所述钝化层上延伸至漏极的连接孔，并在所述钝化层上涂覆透明导电材料形成与所述漏极电气连接的像素电极。
9.如权利要求7所述的方法，其特征在于，对形成离子轻掺杂区和离子重掺杂区的基板进行处理以形成栅极、源漏极和像素电极包括：
去除所述栅极上的光阻以裸露光阻覆盖的栅极；
在形成栅极的基板上沉积绝缘材料形成层间绝缘层，并对所述层间绝缘层和所述栅极绝缘层进行蚀刻处理以形成连接到所述离子重掺杂区的接触孔，在所述层间绝缘层上形成对应连接所述接触孔的源漏极金属层，并定义形成源漏极；
在所述源漏极金属层上依次形成有机平坦化层、共通电极、钝化层及所述钝化层上延伸至漏极的连接孔，并在所述钝化层上涂覆透明导电材料形成与所述漏极电气连接的像素电极。
10.一种采用如权利要求1-9中任一项方法制作的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410764490.2A CN104409416B (zh) | 2014-12-11 | 2014-12-11 | 用于制作阵列基板的方法及阵列基板 |
| PCT/CN2014/095367 WO2016090687A1 (zh) | 2014-12-11 | 2014-12-29 | 用于制作阵列基板的方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410764490.2A CN104409416B (zh) | 2014-12-11 | 2014-12-11 | 用于制作阵列基板的方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409416A true CN104409416A (zh) | 2015-03-11 |
| CN104409416B CN104409416B (zh) | 2018-01-23 |
Family
ID=52647032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410764490.2A Active CN104409416B (zh) | 2014-12-11 | 2014-12-11 | 用于制作阵列基板的方法及阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104409416B (zh) |
| WO (1) | WO2016090687A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280647A (zh) * | 2015-09-11 | 2016-01-27 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN105336745A (zh) * | 2015-09-30 | 2016-02-17 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板 |
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN106711087A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| WO2018176603A1 (zh) * | 2017-03-30 | 2018-10-04 | 惠科股份有限公司 | 光罩及其主动开关阵列基板的制造方法 |
| WO2018201545A1 (zh) * | 2017-05-02 | 2018-11-08 | 惠科股份有限公司 | 光罩及其应用于主动开关阵列基板的制造方法 |
| CN111613578A (zh) * | 2020-06-08 | 2020-09-01 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 |
| CN113261083A (zh) * | 2019-01-30 | 2021-08-13 | 深圳市柔宇科技股份有限公司 | 阵列基板及其制造方法、显示面板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129125B (zh) * | 2019-12-18 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板 |
| CN111540757B (zh) * | 2020-05-07 | 2024-03-05 | 武汉华星光电技术有限公司 | 显示面板及其制备方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790164A (zh) * | 2004-12-14 | 2006-06-21 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| US20080145981A1 (en) * | 2006-12-18 | 2008-06-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor having lightly doped drain regions |
| CN103996716A (zh) * | 2014-04-25 | 2014-08-20 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN1763975A (zh) * | 2004-10-18 | 2006-04-26 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| CN101436544B (zh) * | 2007-11-16 | 2010-12-01 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
-
2014
- 2014-12-11 CN CN201410764490.2A patent/CN104409416B/zh active Active
- 2014-12-29 WO PCT/CN2014/095367 patent/WO2016090687A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790164A (zh) * | 2004-12-14 | 2006-06-21 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| US20080145981A1 (en) * | 2006-12-18 | 2008-06-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor having lightly doped drain regions |
| CN103996716A (zh) * | 2014-04-25 | 2014-08-20 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280647A (zh) * | 2015-09-11 | 2016-01-27 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN105336745A (zh) * | 2015-09-30 | 2016-02-17 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板 |
| CN105336745B (zh) * | 2015-09-30 | 2019-01-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板 |
| CN105576034A (zh) * | 2015-12-15 | 2016-05-11 | 武汉华星光电技术有限公司 | 薄膜晶体管元件及其制造方法 |
| CN106711087A (zh) * | 2016-12-26 | 2017-05-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法 |
| WO2018176603A1 (zh) * | 2017-03-30 | 2018-10-04 | 惠科股份有限公司 | 光罩及其主动开关阵列基板的制造方法 |
| US10678128B2 (en) | 2017-03-30 | 2020-06-09 | HKC Corporation Limited | Photo-mask and method for manufacturing active switch array substrate thereof |
| WO2018201545A1 (zh) * | 2017-05-02 | 2018-11-08 | 惠科股份有限公司 | 光罩及其应用于主动开关阵列基板的制造方法 |
| CN113261083A (zh) * | 2019-01-30 | 2021-08-13 | 深圳市柔宇科技股份有限公司 | 阵列基板及其制造方法、显示面板 |
| CN111613578A (zh) * | 2020-06-08 | 2020-09-01 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016090687A1 (zh) | 2016-06-16 |
| CN104409416B (zh) | 2018-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104409416A (zh) | 用于制作阵列基板的方法及阵列基板 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN104538307A (zh) | 一种用于制作多晶硅薄膜晶体管的方法 | |
| CN103383989B (zh) | 像素结构的制造方法及其结构 | |
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| KR20140148296A (ko) | 박막 트랜지스터 | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN105097550A (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| US10978495B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105870203A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105529366A (zh) | 金属氧化物薄膜晶体管及其制造方法 | |
| CN105097710A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN203480182U (zh) | 一种阵列基板和显示装置 | |
| KR101600475B1 (ko) | 박막 트랜지스터와 능동형 유기 발광 다이오드 어셈블리 및 제조 방법 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN105576034A (zh) | 薄膜晶体管元件及其制造方法 | |
| CN108122759B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| US10916641B2 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
| CN105261636B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| US20220406945A1 (en) | Thin film transistor, display substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |