CN111129125B - Tft阵列基板 - Google Patents
Tft阵列基板 Download PDFInfo
- Publication number
- CN111129125B CN111129125B CN201911312480.4A CN201911312480A CN111129125B CN 111129125 B CN111129125 B CN 111129125B CN 201911312480 A CN201911312480 A CN 201911312480A CN 111129125 B CN111129125 B CN 111129125B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- source
- interlayer insulating
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 281
- 239000011229 interlayer Substances 0.000 claims abstract description 58
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229920001621 AMOLED Polymers 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicide nitride Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种TFT阵列基板，包括：柔性衬底、阻挡层、缓冲层、有源层、第一栅极绝缘层、栅极、第二栅极绝缘层、第一层间绝缘层、第二层间绝缘层、源漏极、平坦化层、阳极、像素定义层以及像素支撑层；其中，所述源漏极包括上层源漏极以及下层源漏极，所述上层源漏极具有镂空结构，所述镂空结构与所述下层源漏极的上表面构成镂空区域，所述第二层间绝缘层填充所述镂空区域。本申请实施例所提供的TFT阵列基板，将源漏极设计成中间镂空的双层结构，使得下层源漏极与有源层的接触界面为半导体‑半导体接触，减小了有源层与源漏极之间的接触电阻，进一步提升了TFT阵列基板的电学性能。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种TFT阵列基板。
背景技术
AMOLED(Active-matrix organic light-emitting diode，有源矩阵有机发光二极体)为电流控制发光，电流强弱直接影响光的强弱。AMOLED对薄膜晶体管电性要求更加精密。目前，AMOLED的显示面板中通常包括多个像素单元，每个像素单元中均设置有薄膜晶体管(Thin Film Transistor，TFT)。该薄膜晶体管是控制对应像素单元显示亮度的基本电路元件。该薄膜晶体管可以包括：有源层、栅极绝缘层、栅级和源漏极等，有源层为源级和漏极提供导电通道。
目前，现有技术的有源层通常由铟镓锌氧化物(indium gallium zinc oxide，IGZO)、非晶硅(Amorphous silicone，a-Si)或多晶硅(polycrystalline silicon，P-Si)等半导体材料制成，而源漏极通常由金属或金属合金制成。有源层与源漏极接触为金属-半导体接触，电阻较大，半导体层和金属接触界面存在强烈的费米能级钉扎效应，使得金属与半导体之间的接触势垒很高，接触电阻很大，导致薄膜晶体管的电学性能很差。
综上所述，现有的TFT阵列基板，有源层与源漏极之间的接触界面为金属-半导体接触，接触电阻很大，导致薄膜晶体管的电学性能很差，进一步影响显示面板的显示效果。
发明内容
本申请实施例提供TFT阵列基板，能够减小有源层与源漏极之间的接触电阻，以解决现有的TFT阵列基板，有源层与源漏极之间的接触界面为金属-半导体接触，接触电阻很大，导致薄膜晶体管的电学性能很差，进一步影响显示面板的显示效果的技术问题。
本申请实施例提供一种TFT阵列基板，包括：柔性衬底、阻挡层、缓冲层、有源层、第一栅极绝缘层、栅极、第二栅极绝缘层、第一层间绝缘层、第二层间绝缘层、源漏极、平坦化层、阳极、像素定义层以及像素支撑层；
其中，所述阻挡层形成于所述柔性衬底上，所述缓冲层形成于所述阻挡层上，所述有源层形成于所述缓冲层上，所述第一栅极绝缘层形成于所述缓冲层上并覆盖所述有源层，所述栅极形成于所述第一栅极绝缘层上，所述第二栅极绝缘层形成于所述第一栅极绝缘层上并覆盖所述栅极，所述第一层间绝缘层形成于所述第二栅极绝缘层上，所述第二层间绝缘层形成于所述第一层间绝缘层上，所述源漏极形成于所述第二层间绝缘层上，所述平坦化层形成于所述第二层间绝缘层上并覆盖所述源漏极，所述阳极形成于所述平坦化层上，所述像素定义层形成于所述平坦化层上且覆盖所述阳极的两端，所述像素支撑层形成于所述像素定义层上；
所述源漏极包括上层源漏极以及下层源漏极，所述上层源漏极具有镂空结构，所述镂空结构与所述下层源漏极的上表面构成镂空区域，所述第二层间绝缘层填充所述镂空区域。
在一些实施例中，所述上层源漏极为金属钛或者钛/铝/钛堆叠结构，所述下层源漏极为重掺杂的非晶硅或重掺杂的多晶硅。
在一些实施例中，所述有源层边缘两端为重掺杂的非晶硅或重掺杂的多晶硅，所述下层源漏极的掺杂离子种类与所述有源层边缘两端的掺杂离子种类相同，且所述下层源漏极的掺杂离子浓度大于所述有源层边缘两端的掺杂离子浓度。
在一些实施例中，所述第一层间绝缘层上设置有第一过孔，所述第一过孔贯穿所述第一层间绝缘层、所述第二栅极绝缘层以及所述第一栅极绝缘层，所述第一过孔暴露出所述有源层边缘两端。
在一些实施例中，所述下层源漏极通过所述第一过孔与所述有源层的边缘两端相连。
在一些实施例中，所述镂空结构内具有多个通孔，每一所述通孔内填充所述第二层间绝缘层。
在一些实施例中，所述平坦化层上设置有第二过孔，所述阳极通过所述第二过孔与所述上层源漏极相连。
在一些实施例中，所述第一层间绝缘层的材质为硅氧化物、氮硅化物中的至少一种，所述第二层间绝缘层的材质为有机光阻。
在一些实施例中，所述第一层间绝缘层上具有第三过孔，所述第三过孔贯穿所述第一层间绝缘层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层，所述第三过孔暴露出所述阻挡层。
在一些实施例中，所述柔性衬底为双层聚酰亚胺膜，所述阻挡层、所述缓冲层、所述第一栅极绝缘层以及所述第二栅极绝缘层的材质为硅氧化物、氮硅化物中的至少一种。
本申请实施例所提供的TFT阵列基板，将源漏极设计成中间镂空的双层结构，使得下层源漏极与有源层为半导体-半导体接触，减小了有源层与源漏极之间的接触电阻，进一步提升了TFT阵列基板的电学性能。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例TFT阵列基板的截面结构示意图。
图2为本申请实施例TFT阵列基板中源漏极的双层结构及发送层断裂导通示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例针对现有的TFT阵列基板，有源层与源漏极之间的接触界面为金属-半导体接触，接触电阻很大，导致薄膜晶体管的电学性能很差，进一步影响显示面板显示效果的技术问题，本实施例能够解决该缺陷。
如图1所示，本申请实施例提供一种TFT阵列基板。其中，所述TFT阵列基板所在的显示装置划分有显示区10以及非显示区11。具体的，所述TFT阵列基板还包括：柔性衬底101、阻挡层102、缓冲层103、有源层104、第一栅极绝缘层105、栅极106、第二栅极绝缘层107、第一层间绝缘层108、第二层间绝缘层110、源漏极(包括下层源漏极109以及上层源漏极111)、平坦化层112、阳极113、像素定义层114以及像素支撑层115；
其中，所述阻挡层102形成于所述柔性衬底101上，所述缓冲层103形成于所述阻挡层102上，所述有源层104形成于所述缓冲层103上，所述第一栅极绝缘层105形成于所述缓冲层103上并覆盖所述有源层104，所述栅极106形成于所述第一栅极绝缘层105上，所述第二栅极绝缘层107形成于所述第一栅极绝缘层105上并覆盖所述栅极106，所述第一层间绝缘层108形成于所述第二栅极绝缘层107上，所述第二层间绝缘层110形成于所述第一层间绝缘层108上，所述下层源漏极109形成于所述第二层间绝缘层110上，所述平坦化层112形成于所述第二层间绝缘层110上并覆盖所述上层源漏极111，所述阳极113形成于所述平坦化层112上，所述像素定义层114形成于所述平坦化层112上且覆盖所述阳极113的两端，所述像素支撑层115形成于所述像素定义层114上；
所述上层源漏极111具有镂空结构1111，所述镂空结构1111与所述下层源漏极109的上表面构成镂空区域，所述第二层间绝缘层110填充所述镂空区域。
具体地，所述TFT阵列基板的详细制程如下：
首先，提供一柔性衬底101，所述柔性衬底101的材料为双层聚酰亚胺膜；之后，在所述柔性衬底101的表面使用物理气象沉积法依次沉积出阻挡层102以及缓冲层103，所述阻挡层102的材料为氮化硅或氧化硅其中的一种或两种；所述缓冲层103的材料为氮化硅或氧化硅其中的一种或两种，所述缓冲层103的厚度小于所述阻挡层102的厚度；之后，在所述缓冲层103的表面上以一道光罩微影蚀刻制程形成有源层104，所述有源层104的材质为非晶硅或者多晶硅，在所述有源层104的边缘两端1041进行离子注入，形成重掺杂区域，所述离子种类为B离子或者P离子。
优选地，对所述有源层104的边缘两端1041进行B离子注入，形成P型TFT。
优选地，对所述有源层104的边缘两端1041进行P离子注入，形成N型TFT。
在形成所述有源层104之后，接着在所述缓冲层103表面沉积出第一栅极绝缘层105，所述第一栅极绝缘层105完全覆盖所述有源层104，所述第一栅极缓冲层105的材料为氮化硅或氧化硅；之后，在所述第一栅极缓冲层105的表面以一道光罩微影蚀刻制程来定义出栅极导体结构，形成栅极106，所述栅极106的材料优选为金属钼；接着在所述第一栅极缓冲层105的表面沉积出第二栅极绝缘层107，所述第二栅极绝缘层107的材料与所述第一栅极绝缘层105的材料相同，最后在所述第二栅极绝缘层107上制备第一层间绝缘层108，所述第一层间绝缘层108的材料为氮化硅或氧化硅。
之后通过掩膜对所述阻挡层102、所述缓冲层103、所述第一栅极绝缘层105、所述第二栅极绝缘层107以及所述第一层间绝缘层108进行干法刻蚀，在所述显示区10形成第一过孔，在所述非显示区域形成第三过孔1101以及第四过孔1102；所述第一过孔贯穿所述第一层间绝缘层108、所述第二栅极绝缘层107以及所述第一栅极绝缘层105，所述第一过孔暴露出所述有源层104的边缘两端1041；所述第三过孔1101贯穿所述第一层间绝缘层108、所述第二栅极绝缘层107、所述第一栅极绝缘层105以及所述缓冲层103，所述第三过孔1101暴露出所述阻挡层102；所述第四过孔1102贯穿所述第一层间绝缘层108、所述第二栅极绝缘层107、所述第一栅极绝缘层105、所述缓冲层103以及部分所述阻挡层102，所述第四过孔1102暴露出部分所述阻挡层102。
再之后，在所述第一层间绝缘层108上形成下层源漏极109，所述下层源漏极109通过所述第一过孔与所述有源层104的边缘两端1041相连通。其中，所述下层源漏极109为重掺杂的非晶硅或重掺杂的多晶硅，所述下层源漏极109的掺杂离子种类与所述有源层104的边缘两端1041的掺杂离子种类相同，且所述下层源漏极109的掺杂离子浓度大于所述有源层104的边缘两端的掺杂离子浓度1041。所述下层源漏极109中的离子掺杂方法为化学气相成源漏极膜时直接掺杂或者使用IMP(离子注入工艺技术)植入，在所述下层源漏极109中掺杂一定量的离子可以降低所述下层源漏极109的电阻。
之后，在所述第一层间绝缘层108的表面制备第二层间绝缘层110，所述第二层间绝缘层110完全覆盖所述下层源漏极109并填充所述第三过孔1101以及所述第四过孔1102，所述第二层间绝缘层110的材料为有机光阻，所述第三过孔1101以及所述第四过孔1102内填充所述第二层间绝缘层110，可用于缓解所述TFT阵列基板弯折时受到的应力。
再之后，对所述第二层间绝缘层110进行蚀刻或曝光，在所述第二层间绝缘层110上对应所述下层源漏极109的区域形成多个通孔；然后在所述第二层间绝缘层110上对应所述下层源漏极109的区域经化学气相沉积法制得上层源漏极111。所述上层源漏极111为金属钛或者钛/铝/钛堆叠结构。所述上层源漏极111完全填充所述第二层间绝缘层110上的过孔。所述上层源漏极111具有镂空结构1111，所述镂空结构1111与所述下层源漏极109的上表面构成镂空区域，所述镂空结构内具有多个所述通孔，每一所述通孔内填充所述第二层间绝缘层110。
之后，在所述第二层间绝缘层110的表面沉积出一平坦化层112，所述平坦化层112完全覆盖所述上层源漏极111；接着在所述平坦化层112上进行干法刻蚀，形成第二过孔1131，所述第二过孔1131暴露出所述上层源漏极111；然后，在所述平坦化层112的表面沉积出阳极113，所述阳极113通过所述第二过孔1131与所述上层源漏极111相连通。之后，在所述平坦化层112以及所述阳极113的边缘两端沉积出像素定义层114，并在所述像素定义层上114上制备像素支撑层115，最后，得到所述TFT。
图2为本申请实施例TFT阵列基板中源漏极的双层结构及发送层断裂导通示意图。其中，所述源漏极包括下层源漏极21以及上层源漏极23，所述上层源漏极23具有镂空结构，所述镂空结构23与所述下层源漏极21的上表面构成镂空区域，所述第二层间绝缘层22填充所述镂空区域。
当所述下层源漏极21存在第一裂纹211以及所述上层源漏极23存在第二裂纹231时，只要所述第一裂纹211与所述第二裂纹231不处于同意位置，所述源漏极依旧导通。
本申请实施例提供的TFT阵列基板，将源漏极设计成双层结构，中间使用有机层填充，一方面可以在弯折时释放应力，降低断裂风险。另一方面可以避免裂纹延伸，降低在相同位置断裂。本申请实施例通过将源漏极设计成中间镂空的双层结构，使得下层源漏极与有源层为半导体-半导体接触，减小了有源层与源漏极之间的接触电阻，进一步提升了TFT阵列基板的电学性能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种TFT阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种TFT阵列基板，其特征在于，包括：
柔性衬底；
阻挡层，形成于所述柔性衬底上；
缓冲层，形成于所述阻挡层上；
有源层，形成于所述缓冲层上；
第一栅极绝缘层，形成于所述缓冲层上并覆盖所述有源层；
栅极，形成于所述第一栅极绝缘层上；
第二栅极绝缘层，形成于所述第一栅极绝缘层上并覆盖所述栅极；
第一层间绝缘层，形成于所述第二栅极绝缘层上；
第二层间绝缘层，形成于所述第一层间绝缘层上；
源漏极，形成于所述第二层间绝缘层上；
平坦化层，形成于所述第二层间绝缘层上并覆盖所述源漏极；
阳极，形成于所述平坦化层上；
像素定义层，形成于所述平坦化层上且覆盖所述阳极的两端；
像素支撑层，形成于所述像素定义层上；
其中，所述源漏极包括上层源漏极以及下层源漏极，所述上层源漏极具有镂空结构，所述镂空结构与所述下层源漏极的上表面构成镂空区域，所述第二层间绝缘层填充所述镂空区域。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述上层源漏极为金属钛或者钛/铝/钛堆叠结构，所述下层源漏极为重掺杂的非晶硅或重掺杂的多晶硅。
3.如权利要求2所述的TFT阵列基板，其特征在于，所述有源层边缘两端为重掺杂的非晶硅或重掺杂的多晶硅，所述下层源漏极的掺杂离子种类与所述有源层边缘两端的掺杂离子种类相同，且所述下层源漏极的掺杂离子浓度大于所述有源层边缘两端的掺杂离子浓度。
4.如权利要求1所述的TFT阵列基板，其特征在于，所述第一层间绝缘层上设置有第一过孔，所述第一过孔贯穿所述第一层间绝缘层、所述第二栅极绝缘层以及所述第一栅极绝缘层，所述第一过孔暴露出所述有源层边缘两端。
5.如权利要求4所述的TFT阵列基板，其特征在于，所述下层源漏极通过所述第一过孔与所述有源层的边缘两端相连。
6.如权利要求1所述的TFT阵列基板，其特征在于，所述镂空结构内具有多个通孔，每一所述通孔内填充所述第二层间绝缘层。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述平坦化层上设置有第二过孔，所述阳极通过所述第二过孔与所述上层源漏极相连。
8.如权利要求1所述的TFT阵列基板，其特征在于，所述第一层间绝缘层的材质为硅氧化物、氮硅化物中的至少一种，所述第二层间绝缘层的材质为有机光阻。
9.如权利要求1所述的TFT阵列基板，其特征在于，所述第一层间绝缘层上具有第三过孔，所述第三过孔贯穿所述第一层间绝缘层、所述第二栅极绝缘层、所述第一栅极绝缘层以及所述缓冲层，所述第三过孔暴露出所述阻挡层。
10.如权利要求1所述的TFT阵列基板，其特征在于，所述柔性衬底为双层聚酰亚胺膜，所述阻挡层、所述缓冲层、所述第一栅极绝缘层以及所述第二栅极绝缘层的材质为硅氧化物、氮硅化物中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911312480.4A CN111129125B (zh) | 2019-12-18 | 2019-12-18 | Tft阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911312480.4A CN111129125B (zh) | 2019-12-18 | 2019-12-18 | Tft阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129125A CN111129125A (zh) | 2020-05-08 |
| CN111129125B true CN111129125B (zh) | 2022-07-12 |
Family
ID=70498321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911312480.4A Active CN111129125B (zh) | 2019-12-18 | 2019-12-18 | Tft阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129125B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755624A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
| CN113192990A (zh) * | 2021-06-03 | 2021-07-30 | 合肥维信诺科技有限公司 | 阵列基板及其制作方法、显示面板 |
| CN114171539B (zh) * | 2021-12-07 | 2023-07-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及阵列基板制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130313529A1 (en) * | 2012-05-23 | 2013-11-28 | Sung-Ho Kim | Thin film transistor array substrate, organic light-emitting display device comprising the same, and method of manufacturing the same |
| CN204130548U (zh) * | 2014-10-28 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、显示装置 |
| US20150155608A1 (en) * | 2012-06-06 | 2015-06-04 | Guala Technology Co., Ltd. | Electrode structure of solid type secondary battery |
| US20170053991A1 (en) * | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN109037343A (zh) * | 2018-06-08 | 2018-12-18 | 武汉华星光电半导体显示技术有限公司 | 一种双层沟道薄膜晶体管及其制备方法、显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409416B (zh) * | 2014-12-11 | 2018-01-23 | 深圳市华星光电技术有限公司 | 用于制作阵列基板的方法及阵列基板 |
-
2019
- 2019-12-18 CN CN201911312480.4A patent/CN111129125B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130313529A1 (en) * | 2012-05-23 | 2013-11-28 | Sung-Ho Kim | Thin film transistor array substrate, organic light-emitting display device comprising the same, and method of manufacturing the same |
| US20150155608A1 (en) * | 2012-06-06 | 2015-06-04 | Guala Technology Co., Ltd. | Electrode structure of solid type secondary battery |
| CN204130548U (zh) * | 2014-10-28 | 2015-01-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、显示装置 |
| US20170053991A1 (en) * | 2015-08-18 | 2017-02-23 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN109037343A (zh) * | 2018-06-08 | 2018-12-18 | 武汉华星光电半导体显示技术有限公司 | 一种双层沟道薄膜晶体管及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129125A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216374B (zh) | 显示装置及其制造方法 | |
| CN111129125B (zh) | Tft阵列基板 | |
| EP2996147B1 (en) | Thin-film transistor array substrate, method of manufacturing the same, and display device | |
| JP5498177B2 (ja) | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 | |
| KR100787464B1 (ko) | 박막 트랜지스터, 및 그 제조방법 | |
| CN109148482B (zh) | 显示背板及其制备方法、显示装置 | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20200273923A1 (en) | Display substrate, manufacturing method thereof and display panel | |
| WO2016123974A1 (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN107579003B (zh) | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 | |
| CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
| US11489020B2 (en) | Optical sensor device, method for fabricating the same, display device | |
| KR20140139773A (ko) | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법 | |
| US20080191207A1 (en) | Thin film transistor device, method of manufacturing the same, and display apparatus | |
| US6850000B1 (en) | Thin film transistor organic light emitting diode structure | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN109638050B (zh) | 显示面板及其制作方法 | |
| KR20150101487A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| CN111276527A (zh) | 一种显示面板及其制作方法 | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| CN109545798B (zh) | 一种阵列基板及其制作方法 | |
| CN109860107B (zh) | 阵列基板及其制作方法 | |
| CN108878445B (zh) | Tft基板及其制作方法 | |
| CN111739910A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |