CN114171539B - 一种阵列基板及阵列基板制作方法 - Google Patents

一种阵列基板及阵列基板制作方法 Download PDF

Info

Publication number
CN114171539B
CN114171539B CN202111484010.3A CN202111484010A CN114171539B CN 114171539 B CN114171539 B CN 114171539B CN 202111484010 A CN202111484010 A CN 202111484010A CN 114171539 B CN114171539 B CN 114171539B
Authority
CN
China
Prior art keywords
layer
substrate
array substrate
buffer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111484010.3A
Other languages
English (en)
Other versions
CN114171539A (zh
Inventor
胡靖源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111484010.3A priority Critical patent/CN114171539B/zh
Publication of CN114171539A publication Critical patent/CN114171539A/zh
Application granted granted Critical
Publication of CN114171539B publication Critical patent/CN114171539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种阵列基板及阵列基板制作方法。本申请实施例提供的阵列基板在阻隔层上设置了多个开口。当施加弯折力时，应力主要施加在开口里。可有效减少弯折对阵列基板上的薄膜晶体管器件和发光器件的损伤，改善产品性能。第二衬底层填充多个开口。通过在阻隔层上设置多个开口，增大了阻隔层对第二衬底层的附着力，使衬底的多层结构不易脱落或开裂。另外，第二衬底层填充开口后，第二衬底层形成向下凸起的结构。向下凸起的第二衬底层可以分散应力，改善柔性阵列基板的柔韧性。

Description

一种阵列基板及阵列基板制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及阵列基板制作方法。
背景技术
近年来柔性技术越来越受到关注，对柔性基板弯折性的要求越来越高。在对现有技术的研究和实践过程中，本申请的发明人发现，柔性基板设计在弯折时应力难以分散，难以满足柔性基板的要求。
发明内容
本申请实施例提供一种阵列基板及阵列基板制作方法，可以分散弯折应力，增大阵列基板的可弯折性。
本申请实施例提供一种阵列基板，包括：
第一衬底层；
阻隔层，所述阻隔层上设置有多个开口；
第二衬底层，所述第二衬底层填充多个所述开口。
可选的，在本申请的一些实施例中，所述阵列基板还包括缓冲层、有源层、栅极绝缘层、栅极层、层间绝缘层、源漏金属层以及有机层；所述缓冲层设置在所述第二衬底层上；所述有源层设置在所述缓冲层上；所述栅极绝缘层设置在所述有源层上，且部分覆盖所述有源层；所述栅极层设置在所述栅极绝缘层上；所述层间绝缘层设置在所述栅极层上，且覆盖所述栅极层、所述栅极绝缘层以及所述有源层；其中，所述层间绝缘层上设置有多个搭接孔和多个缓冲孔；所述源漏金属层设置在所述层间绝缘层上，且通过所述搭接孔与所述有源层连接；所述有机层设置在所述源漏金属层和所述层间绝缘层上，并填充所述缓冲孔。
可选的，在本申请的一些实施例中，多个所述开口中，至少部分开口与所述缓冲孔错开设置。
可选的，在本申请的一些实施例中，所述开口的深度小于所述阻隔层的厚度。
可选的，在本申请的一些实施例中，所述阻隔层的厚度介于5微米至10微米之间，所述开口的深度为3000埃以下。
可选的，在本申请的一些实施例中，所述源漏金属层包括源极和漏极，一所述源极和一所述漏极依次通过所述搭接孔连接所述有源层以形成薄膜晶体管器件，至少一所述缓冲孔设置在相邻两个所述薄膜晶体管器件之间。
可选的，在本申请的一些实施例中，相邻的所述薄膜晶体管器件之间，均设置有多个所述缓冲孔。
可选的，在本申请的一些实施例中，所述阵列基板还包括基底和隔离层，所述隔离层设置在所述基底上，所述第一衬底层设置在所述隔离层上。
相应的，本申请实施例还提供一种阵列基板制作方法，包括：
提供第一衬底层；
在所述第一衬底层上制作阻隔层；
在所述阻隔层上制作多个开口；
在所述阻隔层上制作第二衬底层，所述第二衬底层填充多个所述开口。
可选的，在本申请的一些实施例中，所述在所述阻隔层上制作第二衬底层之后，还包括：
在所述第二衬底层上制作缓冲层；
在所述缓冲层上制作有源层；
在所述有源层上制作栅极绝缘层，所述栅极绝缘层部分覆盖所述有源层；
在所述栅极绝缘层上制作栅极层；
在所述栅极层上制作层间绝缘层，所述层间绝缘层覆盖所述栅极层、所述栅极绝缘层以及所述有源层；
在所述层间绝缘层上制作多个搭接孔和多个缓冲孔；
在所述层间绝缘层上制作源漏金属层，所述源漏金属层通过所述搭接孔与所述有源层连接；
在所述源漏金属层和所述层间绝缘层上制作有机层，所述有机层填充所述缓冲孔。
本申请实施例提供一种阵列基板及阵列基板制作方法。本申请实施例提供的阵列基板在阻隔层上设置了多个开口。当施加弯折力时，应力主要施加在开口里。可有效减少弯折对阵列基板上的薄膜晶体管器件和发光器件的损伤，改善产品性能。第二衬底层填充多个开口。通过在阻隔层上设置多个开口，增大了阻隔层对第二衬底层的附着力，使衬底的多层结构不易脱落或开裂。另外，第二衬底层填充开口后，第二衬底层形成向下凸起的结构。向下凸起的第二衬底层可以分散应力，改善柔性阵列基板的柔韧性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的一种结构示意图；
图2是本申请实施例提供的阵列基板的一种中间结构示意图；
图3是本申请实施例提供的阵列基板制作方法的第一种流程示意图；
图4是本申请实施例提供的阵列基板制作方法的第二种流程示意图
图5a至图5h是本申请实施例提供的阵列基板制作方法的一种步骤示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及阵列基板制作方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参阅图1和图2，图1是本申请实施例提供的阵列基板的一种结构示意图。图2是本申请实施例提供的阵列基板的一种中间结构示意图。本申请实施例提供的阵列基板100包括衬底103、缓冲层104、有源层107、栅极绝缘层108、栅极层109、层间绝缘层110、源漏金属层111以及有机层112。其中，衬底103包括依次层叠设置的第一衬底层1031、阻隔层1032以及第二衬底层1033。阻隔层1032上设置有多个开口103a。第二衬底层1033填充多个开口103a。
本申请实施例提供的阵列基板100，在阻隔层1032上设置了多个开口103a。当施加弯折力时，应力主要施加在开口103a里。可有效减少弯折对阵列基板100上的薄膜晶体管器件和发光器件的损伤，改善产品性能。第二衬底层1033填充多个开口103a。通过在阻隔层1032上设置多个开口103a，增大了阻隔层1032对第二衬底层1033的附着力，使衬底103的多层结构不易脱落或开裂。另外，第二衬底层1033填充开口103a后，第二衬底层1033形成向下凸起的结构。向下凸起的第二衬底层1033可以分散应力，改善柔性阵列基板100的柔韧性。
可选的，缓冲层104设置在衬底103上。有源层107设置在缓冲层104上。栅极绝缘层108设置在有源层107上，且部分覆盖有源层107。栅极层109设置在栅极绝缘层108上。层间绝缘层110设置在栅极层109上，且覆盖栅极层109、栅极绝缘层108以及有源层107。其中，层间绝缘层110上设置有多个搭接孔110a和多个缓冲孔110b。源漏金属层111设置在层间绝缘层110上，且通过搭接孔110a与有源层107连接。有机层112设置在源漏金属层111和层间绝缘层110上，并填充缓冲孔110b。
可以理解的是，由于在图1所示的阵列基板100的结构中，搭接孔110a和缓冲孔110b已被填充。为了清楚示意搭接孔110a和缓冲孔110b的位置，请同时参阅图2的阵列基板100的中间结构示意图。
阵列基板100在层间绝缘层110上设置了多个缓冲孔110b，这样的设计可以大幅度提升柔性阵列基板100的物理可弯折性。当施加弯折力时，应力主要施加在缓冲孔110b和开口103a里，可有效减少弯折对阵列基板100上的薄膜晶体管器件和发光器件的损伤，改善产品性能。有机层112填充缓冲孔110b，增大了阵列基板100中的有机层112厚度，进而增大了阵列基板100的柔性。由此，可提升柔性阵列基板100的物理可弯折性，有效减少弯折对薄膜晶体管器件和发光器件的损伤，改善产品性能。
可选的，其中，有机层112采用的材料是聚酰亚胺(Polyimide,PI)、聚乙烯(Polyethylene,PE)、聚丙烯(Polypropylene,PP)、聚苯乙烯(Polystyrene,PS)、聚对苯二甲酸乙二醇酯(Polyethylene glycol terephthalate,PET)和聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester,PEN)中的任一种或多种组合。以上聚合物材料的柔韧性好、质量轻、耐冲击。其中，聚酰亚胺还能够实现良好的耐热性和稳定性。
可选的，开口103a的剖面形状可以为方形、梯形或锥形。不同的形状可以根据制程精度进行调整。可以理解的是，阵列基板100上设置有多个开口103a，多个开口103a在不同位置可以设置为不同的形状，也可以设置为不同的宽度、深度。在阵列基板100的不同位置，开口103a之间的间距也可以不同。本申请实施例对此不作限制。多个开口103a也可以在阵列基板100设置为间距均一、大小相等、深度相等、宽度相等、形状相同的开口103a。
可选的，多个开口103a中，至少部分开口103a与缓冲孔110b错开设置。在阵列基板100上，设置有多个缓冲孔110b。本申请实施例提供的阵列基板100结构中，开口103a的数量可以多于缓冲孔110b，则部分开口103a与缓冲孔110b错开设置，一部分开口103a衬底103上的正投影与缓冲孔110b在衬底103上的正投影重叠。部分开口103a与缓冲孔110b错开设置，可以进一步分散应力，改善应力集中的问题。可以理解的是，开口103a也可以全部与缓冲孔110b错开设置。
其中，阻隔层1032可以采用无机材料制作。例如，氧化铝、氧化硅、氮化硅、氮氧化硅、碳化硅、氧化钛、氧化锆和氧化锌中的一种或多种组合。阻隔层1032可以用于阻隔水氧，防止阵列基板100中的薄膜晶体管器件失效。
可选的，开口103a的深度小于阻隔层1032的厚度。由于阻隔层1032可以用于阻隔水氧侵入。因此，在阻隔层1032上设置开口103a时，对阻隔层1032不完全刻蚀。可以在形成开口103a的同时，保留阻隔层1032的水氧阻隔效果。
其中，第一衬底层1031和第二衬底层1033可以采用有机材料制作。有机材料可以是聚酰亚胺、聚乙烯、聚丙烯、聚苯乙烯、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯中的任一种或多种组合。制作第一衬底层1031和第二衬底层1033的原因是，两层有机层作为衬底可以改善良率。另外，一层有机衬底上的颗粒、灰尘等杂质较多。制作两层有机衬底可减轻颗粒、灰尘等杂质的问题。
可选的，阻隔层1032的厚度介于5微米至10微米之间，开口的深度为3000埃以下。具体的，阻隔层1032的厚度可以为5微米、6微米、7微米、8微米、9微米或10微米。开口103a的深度可以为500埃、600埃、700埃、800埃、900埃、1000埃、1500埃、2000埃、2500埃或3000埃。
可选的，在衬底103下方，还设置有基底101和隔离层102。基底101是用于承载该阵列结构的基体构件。柔性阵列基板100制备过程就是采用基底101作为支撑，后续将柔性基板与基底101剥离。基底101可以采用玻璃。隔离层102可以采用α-Si。一方面，隔离层102可以提高表面粗糙度，有利于衬底103的附着。另一方面，可采用激光剥离技术使得α-Si气化，便于衬底103与基底101分离。
可选的，请继续参阅图1，源漏金属层111包括源极1111和漏极1112，一源极1111和一漏极1112依次通过搭接孔110a连接有源层107以形成薄膜晶体管器件T。至少一缓冲孔110b设置在相邻两个薄膜晶体管器件T之间。在相邻的两个薄膜晶体管器件T之间，膜层结构较简单。因此，可以设置深度更大的缓冲孔110b，简化了制作缓冲孔110b的制程，并且不影响薄膜晶体管器件T，也不影响其他走线。
可选的，相邻的薄膜晶体管器件T之间，均设置有多个缓冲孔110b。增加缓冲孔110b的个数，能够更好的改善应力缓冲效果。本申请对相邻的薄膜晶体管器件T之间缓冲孔110b的数量不做限制，可以以薄膜晶体管器件T的尺寸和面板的尺寸进行适应性设计。
其中，缓冲层104可以是单层，也可以是多层的叠层。缓冲层104采用的材料可以是氮化硅、氧化硅和氮氧化硅中一种或多种的组合。缓冲层104可以是氮化硅层、氧化硅层和氮氧化硅层中一层或多层的叠层。可选的，缓冲层104可以包括依次层叠设置的第一氧化硅层1041、氮化硅层1042和第二氧化硅层1043。
可选的，缓冲层104上还设置有遮光层105和缓冲保护层106。遮光层105设置在缓冲层104上。薄膜晶体管器件T对应遮光层105设置，遮光层105用于对薄膜晶体管器件T遮挡来自阵列基板100底部的环境光。其中，源漏金属层111还可以通过搭接孔110a连接遮光层105，以降低电阻，改善薄膜晶体管器件T的特性。缓冲保护层106设置在遮光层105上，用于在遮光层105上起平坦作用，方便后续对有源层107的制作。并且，可以保护遮光层105。
其中，采用等离子体处理对上方没有栅极绝缘层108保护的有源层107进行处理，形成导体区域，用作源漏接触，形成源极区1072和漏极区1073。栅极绝缘层下方的有源层107不做处理，作为薄膜晶体管器件的沟道区1071。
可选的，有机层112上包括依次层叠设置的钝化层113、平坦化层114、像素电极115以及像素定义层116。其中，像素电极115穿过钝化层113和平坦化层114与源漏金属层111连接。钝化层113、平坦化层114、像素电极115以及像素定义层116的设置为本领域技术人员所熟知的技术手段，在此不做过多赘述。
本申请实施例还提供一种阵列基板制作方法。请参阅图3，图3是本申请实施例提供的阵列基板制作方法的第一种流程示意图。具体的，本申请实施例提供的阵列基板制作方法包括如下步骤：
步骤11、提供第一衬底层。
步骤12、在第一衬底层上制作阻隔层。
具体的，在第一衬底层上沉积阻隔层。阻隔层的厚度介于5微米至10微米之间。其中，第一衬底层可以为聚酰亚胺，阻隔层可以为氧化硅。阻隔层的厚度可以为5微米、6微米、7微米、8微米、9微米或10微米。
步骤13、在阻隔层上制作多个开口。
具体的，通过黄光工艺图形化在阻隔层上制作多个开口，并使开口的深度小于阻隔层的厚度。即不刻穿开口。这样可以使阻隔层仍旧实现阻隔水氧的功能。开口的剖面形状可以为方形、梯形或锥形。
步骤14、在阻隔层上制作第二衬底层，第二衬底层填充多个开口。
具体的，采用涂布的方法制作第二衬底层，第二衬底层的厚度介于5微米至10微米之间。进一步的，第二衬底层的厚度可以为5微米、6微米、7微米、8微米、9微米或10微米。
可选的，请参阅图4，图4是本申请实施例提供的阵列基板制作方法的第二种流程示意图。在步骤14：在阻隔层上制作第二衬底层之后，还包括如下步骤：
15、在第二衬底层上制作缓冲层。
具体的，缓冲层可以是单层，也可以是多层的叠层。缓冲层采用的材料可以是氮化硅、氧化硅和氮氧化硅中一种或多种的组合。缓冲层可以是氮化硅层、氧化硅层和氮氧化硅层中一层或多层的叠层。可选的，缓冲层可以包括依次层叠设置的第一氧化硅层、氮化硅层和第二氧化硅层。缓冲层的厚度可以1000埃至5000埃之间。具体的，缓冲层的厚度可以为1000埃、1500埃、2000埃、2500埃、3000埃、3500埃、4000埃、4500埃或5000埃。
16、在缓冲层上制作有源层。
具体的，有源层的材料可以为铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)中的任一种。以上材料具有很好的导电性和透明性，并且厚度较小，不会影响显示面板的整体厚度。同时，还可以减少对人体有害的电子辐射及紫外、红外光。有源层的厚度介于100埃至1000埃之间。进一步的，有源层的厚度可以为100埃、200埃、300埃、400埃、500埃、600埃、700埃、800埃、900埃或1000埃。
17、在有源层上制作栅极绝缘层，栅极绝缘层部分覆盖有源层。
具体的，可以沉积材料为氮化硅、氧化硅和氮氧化硅中一种或多种的组合的薄膜作为栅极绝缘层。栅极绝缘层的厚度介于1000埃至3000埃之间。进一步的，栅极绝缘层的厚度可以为1000埃、1500埃、2000埃、2500埃或3000埃。
18、在栅极绝缘层上制作栅极层。
具体的，栅极层可以是单层钼、单层铝、单层铜或单层钛，也可以是钼/铝/钼的叠层、铝/钼的叠层、铝/铜的叠层或钼钛合金/铜的叠层。栅极层的厚度介于500埃至10000埃之间。进一步的，栅极层的厚度为500埃、600埃、700埃、800埃、900埃、1000埃、2000埃、3000埃、4000埃、5000埃、6000埃、7000埃、8000埃、9000埃或10000埃。
进一步的，对栅极层和栅极绝缘层进行图案化处理。利用一道光罩，定义出栅极层和栅极绝缘层区域。采用先湿蚀刻栅极层，再利用栅极层图形为自对准，干法蚀刻栅极绝缘层。
进一步的，采用等离子体处理对上方没有栅极绝缘层保护的有源层进行处理，形成导体区域，用作源漏接触，形成源极区和漏极区。栅极绝缘层下方的有源层不做处理，作为薄膜晶体管器件的沟道区。
19、在栅极层上制作层间绝缘层，层间绝缘层覆盖栅极层、栅极绝缘层以及有源层。
具体的，沉积的层间绝缘层的厚度介于3000埃至10000埃。进一步的，层间绝缘层的厚度可以为3000埃、4000埃、5000埃、6000埃、7000埃、8000埃、9000埃或10000埃。
20、在层间绝缘层上制作多个搭接孔和多个缓冲孔。
在层间绝缘层上蚀刻出缓冲孔和搭接孔。其中，由于搭接孔和缓冲孔的深度可能不一致，可以采用半色调掩膜的方法在一步制程中同时形成搭接孔和缓冲孔。半色调掩膜是本领域技术人员熟知的技术手段，在此不做过多赘述。
21、在层间绝缘层上制作源漏金属层，源漏金属层通过搭接孔与有源层连接。
具体的，采用沉积的方法制作源漏金属层，并对源漏金属层进行图案化以形成源极和漏极。源漏金属层采用的材料可以为银、铝、镍、铬、钼、铜、钨和钛中的一种或多种组合。源漏金属层的厚度介于2000埃至10000埃之间。进一步的，源漏金属层的厚度可以为2000埃、3000埃、4000埃、5000埃、6000埃、7000埃、8000埃、9000埃或10000埃。
22、在源漏金属层和层间绝缘层上制作有机层，有机层填充缓冲孔。
本申请实施例提供的阵列基板制作方法，制作了一种阵列基板。阵列基板在层间绝缘层上设置了多个缓冲孔。对阵列基板进行这样的设计可以大幅度提升柔性阵列基板的物理可弯折性。当施加弯折力时，应力主要施加在缓冲孔里，可有效减少弯折对阵列基板上的薄膜晶体管器件和发光器件的损伤，改善产品性能。并且，层间绝缘层上的缓冲孔可以与连接源漏金属层和有源层的搭接孔一起制作，工艺步骤简单，并节省成本。
本申请提供阵列基板制作方法的一种具体实施例。请参阅图5a至图5h，图5a至图5h是本申请实施例提供的阵列基板制作方法的一种步骤示意图。
具体的，请参阅图5a。在聚酰亚胺薄膜形成的第一衬底层1031上沉积阻隔层1032。阻隔层1032采用的材料为氧化硅。阻隔层1032的厚度介于5微米至10微米之间。并通过黄光工艺图形化在阻隔层1032上制作多个开口103a，并使开口103a的深度小于阻隔层1032的厚度。请参阅图5b。采用涂布的方法制作聚酰亚胺薄膜，并作为第二衬底层1033。
然后，请参阅图5c，沉积缓冲层104，缓冲层可以是单层，也可以是多层的叠层。缓冲层104采用的材料可以是氮化硅、氧化硅和氮氧化硅中一种或多种的组合。缓冲层104可以是氮化硅层、氧化硅层和氮氧化硅层中一层或多层的叠层。可选的，缓冲层104可以包括依次层叠设置的第一氧化硅层1041、氮化硅层1042和第二氧化硅层1043。缓冲层104的厚度可以1000埃至5000埃之间。
然后，在缓冲层104上沉积有源层107。有源层107可以是IGZO、ITZO或IGZTO。并在有源层107上定义出有源区，厚度介于100埃至1000埃之间。
之后，沉积SiO2薄膜作为栅极绝缘层108，厚度介于1000埃至3000埃之间。
沉积栅极层109。栅极层109可以是单层钼、单层铝、单层铜或单层钛，也可以是钼/铝/钼的叠层、铝/钼的叠层、铝/铜的叠层或钼钛合金/铜的叠层。栅极层109的厚度介于500埃至10000埃之间。
进一步的，对栅极层109和栅极绝缘层108进行图案化处理。利用一道光罩，定义出栅极层109和栅极绝缘层108区域。采用先湿蚀刻栅极层109，再利用栅极层109图形为自对准，干法蚀刻栅极绝缘层108。
进一步的，采用等离子体处理对上方没有栅极绝缘层108保护的有源层107进行处理，形成导体区域，用作源漏接触，形成源极区1072和漏极区1073。栅极绝缘层108下方的有源层107不做处理，作为薄膜晶体管器件的沟道区1071。
请参阅图5d，沉积厚度为3000埃至10000埃的二氧化硅薄膜作为层间绝缘层110。并在层间绝缘层110上蚀刻出缓冲孔110b和搭接孔110a。
请参阅图5e，采用沉积的方法制作源漏金属层111，并对源漏金属层111进行图案化以形成源极1111和漏极1112。源漏金属层111采用的材料可以为银、铝、镍、铬、钼、铜、钨和钛中的一种或多种组合。源漏金属层111的厚度介于2000埃至10000埃之间。
请参阅图5f，涂布聚酰亚胺薄膜作为有机层112。并且有机层112填充缓冲孔110b。请参阅图5g，沉积二氧化硅薄膜作为钝化层113。钝化层113的厚度介于1000埃至5000埃之间。然后，在钝化层113上蚀刻出开孔。
请参阅图5g，制作平坦化层114。平坦化层114可以是不同成分的光阻层。平坦化层114的厚度介于10000埃至40000埃之间。并通过黄光在平坦化层114上做出过孔，且过孔与钝化层113上的开孔连通形成连通孔。
请参阅图5h，沉积像素电极115。像素电极115可以为高反射率的金属材料的叠层，例如，ITO/银(Ag)/ITO的叠层、IZO/Ag/IZO的叠层、ITO/铝(Al)/ITO的叠层或者IZO/Al/IZO的叠层。其中，像素电极115通过连通孔与薄膜晶体管器件T搭接。
然后，制作像素定义层116。像素定义层116可以是不同成分的光阻层。像素定义层116的厚度介于10000埃至20000埃之间。并通过黄光工艺在像素定义层上制作出容纳发光层的通孔，得到如图1所示的阵列基板100。
本申请实施例对阵列基板100的制作进行了示例性描述，可以理解的是，阵列基板100中还可以包括其他装置。其他装置及其装配为本领域技术人员所熟知的技术手段，在此不再赘述。
以上对本申请实施例所提供的一种阵列基板及阵列基板制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (7)

1.一种阵列基板，其特征在于，包括：
第一衬底层；
阻隔层，所述阻隔层上设置有多个开口，所述开口的剖面形状为梯形；
第二衬底层，所述第二衬底层填充多个所述开口；
缓冲层，所述缓冲层设置在所述第二衬底层上；
有源层，所述有源层设置在所述缓冲层上；
栅极绝缘层，所述栅极绝缘层设置在所述有源层上，且部分覆盖所述有源层；
栅极层，所述栅极层设置在所述栅极绝缘层上；
层间绝缘层，所述层间绝缘层设置在所述栅极层上，且覆盖所述栅极层、所述栅极绝缘层以及所述有源层，其中，所述层间绝缘层上设置有多个搭接孔和多个缓冲孔，至少部分所述开口与所述缓冲孔错开设置；
源漏金属层，所述源漏金属层设置在所述层间绝缘层上，且通过所述搭接孔与所述有源层连接；
有机层，所述有机层设置在所述源漏金属层和所述层间绝缘层上，并填充所述缓冲孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述开口的深度小于所述阻隔层的厚度。
3.根据权利要求2所述的阵列基板，其特征在于，所述阻隔层的厚度介于5微米至10微米之间，所述开口的深度为3000埃以下。
4.根据权利要求1所述的阵列基板，其特征在于，所述源漏金属层包括源极和漏极，一所述源极和一所述漏极依次通过所述搭接孔连接所述有源层以形成薄膜晶体管器件，至少一所述缓冲孔设置在相邻两个所述薄膜晶体管器件之间。
5.根据权利要求4所述的阵列基板，其特征在于，相邻的所述薄膜晶体管器件之间，均设置有多个所述缓冲孔。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括基底和隔离层，所述隔离层设置在所述基底上，所述第一衬底层设置在所述隔离层上。
7.一种阵列基板制作方法，其特征在于，包括：
提供第一衬底层；
在所述第一衬底层上制作阻隔层；
在所述阻隔层上制作多个剖面形状为梯形的开口；
在所述阻隔层上制作第二衬底层，所述第二衬底层填充多个所述开口；
在所述第二衬底层上制作缓冲层；
在所述缓冲层上制作有源层；
在所述有源层上制作栅极绝缘层，所述栅极绝缘层部分覆盖所述有源层；
在所述栅极绝缘层上制作栅极层；
在所述栅极层上制作层间绝缘层，所述层间绝缘层覆盖所述栅极层、所述栅极绝缘层以及所述有源层；
在所述层间绝缘层上制作多个搭接孔，并与制作所述开口错开的多个缓冲孔；
在所述层间绝缘层上制作源漏金属层，所述源漏金属层通过所述搭接孔与所述有源层连接；
在所述源漏金属层和所述层间绝缘层上制作有机层，所述有机层填充所述缓冲孔。
CN202111484010.3A 2021-12-07 2021-12-07 一种阵列基板及阵列基板制作方法 Active CN114171539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111484010.3A CN114171539B (zh) 2021-12-07 2021-12-07 一种阵列基板及阵列基板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111484010.3A CN114171539B (zh) 2021-12-07 2021-12-07 一种阵列基板及阵列基板制作方法

Publications (2)

Publication Number Publication Date
CN114171539A CN114171539A (zh) 2022-03-11
CN114171539B true CN114171539B (zh) 2023-07-28

Family

ID=80483779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111484010.3A Active CN114171539B (zh) 2021-12-07 2021-12-07 一种阵列基板及阵列基板制作方法

Country Status (1)

Country Link
CN (1) CN114171539B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114497087B (zh) * 2022-02-22 2023-10-03 广州华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114784071A (zh) * 2022-04-14 2022-07-22 深圳市华星光电半导体显示技术有限公司 柔性oled显示面板
CN115605040A (zh) * 2022-09-27 2023-01-13 华为技术有限公司（Cn） 柔性屏及其制备方法、电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036134A (zh) * 2018-08-01 2018-12-18 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424957B (zh) * 2017-06-16 2020-01-31 武汉华星光电半导体显示技术有限公司 柔性tft基板的制作方法
CN107689420A (zh) * 2017-08-21 2018-02-13 武汉华星光电半导体显示技术有限公司 一种oled柔性基板、oled显示面板及制作方法
CN110752230B (zh) * 2018-07-24 2023-04-07 京东方科技集团股份有限公司 柔性基板及其制作方法、显示装置
CN110534475A (zh) * 2019-08-19 2019-12-03 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示面板
CN111029479A (zh) * 2019-11-13 2020-04-17 武汉华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制造方法
CN111129125B (zh) * 2019-12-18 2022-07-12 武汉华星光电半导体显示技术有限公司 Tft阵列基板
CN113193143B (zh) * 2021-04-22 2022-08-23 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036134A (zh) * 2018-08-01 2018-12-18 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN114171539A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
CN114171539B (zh) 一种阵列基板及阵列基板制作方法
CN112018159B (zh) 触控显示面板
TWI624050B (zh) 有機發光顯示裝置及其製造方法
CN108091675B (zh) 显示基板及其制作方法
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
US20050116231A1 (en) Thin film transistor and method of manufacturing the same
JP2011257728A (ja) 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子
CN104752465A (zh) 顶发射有机发光显示器件的阵列基板及其制备方法
JP5174322B2 (ja) アクティブマトリクス表示装置の製造方法
US12029063B2 (en) Display panel, method for manufacturing same, and displaying device
CN211265481U (zh) 一种双面oled显示结构
CN115802796A (zh) 一种显示面板及其制作方法和电子设备
CN115529846A (zh) 显示基板及其制作方法、显示装置
CN111162112A (zh) 一种双面oled显示结构及制作方法
WO2017088272A1 (zh) 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN114220832A (zh) 一种阵列基板及显示面板
CN114188385B (zh) 柔性显示面板
CN109786323A (zh) Tft阵列基板的制备方法及tft阵列基板
KR100623253B1 (ko) 유기 전계 발광 소자의 제조방법
CN112310327B (zh) 显示面板和显示装置
WO2016016947A1 (ja) 光学装置
CN110085625B (zh) 顶发射型显示器件及其制作方法
CN112599703A (zh) 显示基板及其制备方法、显示面板
CN113056822A (zh) 显示基板母板的制作方法和显示装置
CN114503274A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant