CN114497087B - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN114497087B
CN114497087B CN202210159797.4A CN202210159797A CN114497087B CN 114497087 B CN114497087 B CN 114497087B CN 202210159797 A CN202210159797 A CN 202210159797A CN 114497087 B CN114497087 B CN 114497087B
Authority
CN
China
Prior art keywords
layer
photocatalytic
energy level
display panel
band energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210159797.4A
Other languages
English (en)
Other versions
CN114497087A (zh
Inventor
柳奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210159797.4A priority Critical patent/CN114497087B/zh
Priority to PCT/CN2022/078767 priority patent/WO2023159662A1/zh
Priority to US17/761,222 priority patent/US20240113129A1/en
Publication of CN114497087A publication Critical patent/CN114497087A/zh
Application granted granted Critical
Publication of CN114497087B publication Critical patent/CN114497087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Catalysts (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种显示面板及其制备方法，显示面板包括衬底和晶体管层，晶体管层设置于衬底上，其中，晶体管层包括层叠设置的氧化物有源层和第一光催化层，第一光催化层的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。在本申请中，采用至少两种能级位置不同的材料形成第一光催化层，且第一材料和第二材料中的至少一种的导带能级小于0eV，提高了第一光催化层阻隔氢离子的性能，从而避免氢离子渗入到氧化物有源层中，从而提高显示面板的性能。

Description

显示面板及其制备方法
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及其制备方法。
背景技术
目前，因氧化物晶体管因具有高迁移率、均一性好、可大面积制备、抗弯折以及易集成的特性，被广泛应用于显示面板中，以取代传统非晶硅(a-Si)晶体管器件，但显示面板中的膜层在制备过程中或使用过程中，会产生游离的氢离子，而氧化物晶体管的有源层对氢离子敏感，而现有阻挡氢离子的膜层，其阻挡氢离子的效果不佳，导致氢离子进入氧化物有源层，使得器件电压(Vth)容易负向偏移，从而导致电学稳定性降低，进而使得氧化物晶体管的显示面板品质和信赖性较差。
发明内容
本申请实施例提供一种显示面板及其制备方法，以解决现有技术中膜层阻隔氢离子性能差的问题。本申请提供一种显示面板，包括：
衬底；
晶体管层，所述晶体管层设置于所述衬底上，其中，所述晶体管层包括层叠设置的氧化物有源层和第一光催化层，所述第一光催化层的材料至少包括第一材料和第二材料，所述第一材料的导带能级与所述第二材料的导带能级错位设置，或者，所述第一材料的价带能级与所述第二材料的价带能级错位设置，其中，所述第一材料和所述第二材料中的至少一种的导带能级小于0eV。
可选的，在本申请的一些实施例中，所述第一材料和所述第二材料中至少一种的带隙大于1.23eV。
可选的，在本申请的一些实施例中，所述第一材料和所述第二材料中至少一种的带隙大于1.8eV。
可选的，在本申请的一些实施例中，所述第一材料包括TiO2、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种，所述第二材料包括TiO2、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种。
可选的，在本申请的一些实施例中，所述第一光催化层和所述氧化物有源层依次层叠设置于所述衬底上。
可选的，在本申请的一些实施例中，所述晶体管层还包括栅极、绝缘层、源极、漏极、第一钝化分层和第二钝化分层，所述栅极设置在衬底上，所述绝缘层设置在所述衬底以及所述栅极上，所述氧化物有源层设置所述绝缘层上，且所述氧化物有源层与所述栅极对应设置，所述源极和所述漏极同层且间隔设置于所述氧化物有源层上，所述第一钝化分层设置于所述绝缘层、所述氧化物有源层、所述源极以及所述漏极上，所述第一光催化层以及所述第二钝化分层依次层叠设置于所述第一钝化分层上。
可选的，在本申请的一些实施例中，所述显示面板还包括第二光催化层，所述第二光催化层设置于所述氧化物有源层与所述绝缘层之间。
可选的，在本申请的一些实施例中，所述晶体管层还包括栅极、绝缘层、源极以及漏极，所述源极以及所述漏极同层且间隔设置于所述衬底上，所述氧化物有源层设置于所述衬底、所述源极以及所述漏极上，所述第一光催化层设置于所述氧化物有源层和衬底上，所述绝缘层设置于所述第一光催化层上，所述栅极设置于所述绝缘层上，且所述栅极与所述氧化物有源层对应设置。
可选的，在本申请的一些实施例中，所述第一光催化层由所述第一材料和所述第二材料相混合构成。
可选的，在本申请的一些实施例中，所述第一光催化层包括第一光催化分层和第二光催化分层，所述第一光催化分层和所述第二光催化分层依次层叠设置于所述氧化物有源层远离所述衬底的一面，所述第一光催化分层由第一材料构成，所述第二光催化分层由第二材料构成。
相应的，本申请还提供一种显示面板的制备方法，包括：
提供一衬底；
在所述衬底上设置第一光催化层的材料形成第一光催化层，在所述第一光催化层上形成氧化物有源层，或者，在所述衬底上形成氧化物有源层，在所述氧化物有源层上设置第一光催化层的材料形成第一光催化层；
所述第一光催化层的材料至少包括第一材料和第二材料，所述第一材料的导带能级与所述第二材料的导带能级错位设置，或者，所述第一材料的价带能级与所述第二材料的价带能级错位设置，其中，所述第一材料和所述第二材料中的至少一种的导带能级小于0eV。
本申请公开了一种显示面板及其制备方法，显示面板包括衬底和晶体管层，晶体管层设置于衬底上，其中，晶体管层包括层叠设置的氧化物有源层和第一光催化层，第一光催化层的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。在本申请中，采用至少两种能级位置不同的材料形成第一光催化层，且一种材料和第二材料中的至少一种的导带能级小于0eV，提高了第一光催化层阻隔氢离子的性能，从而避免氢离子渗入氧化物有源层，从而提高显示面板的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的第一种结构示意图。
图2是本申请实施例提供的显示面板中第一材料和第二材料的能级位置示意图。
图3是本申请实施例提供的显示面板中的第一光催化层催化机理示意图。
图4是本申请实施例提供的显示面板中的第一光催化层光催化水分解的基本原理示意图。
图5是本申请实施例提供的显示面板中的由不同带隙材料形成的第一光催化层光催化氧化还原机理示意图。
图6是本申请实施例提供的显示面板中的第一光催化层阻挡游离氢离子和水原理示意图。
图7是本申请实施例提供的显示面板中的第一光催化层的材料能级位置和水分解的氧化还原电势示意图。
图8是本申请实施例提供的第一光催化层中的p型NiO/n型ZnO的能级结构和光生电荷分离示意图。
图9是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)异相结透射电镜示意图。
图10是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)光催化水分解示意图。
图11是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)以及现有技术中全分解水和氢离子的机理示意图。
图12是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)分解水示意图。
图13是本申请实施例提供的第一光催化层中的α-Ga2O3/β-Ga2O3光催化水以及现有技术中分别由α-Ga2O3和β-Ga2O3形成的光催化层光催化水分解示意图。
图14是本申请实施例提供的第一光催化层中的GaN/ZnO光催化水以及现有技术中分别由GaN和ZnO形成的光催化层的分解示意图。
图15是本申请实施例提供的显示面板的第二种结构示意图。
图16是本申请实施例提供的显示面板的第三种结构示意图。
图17是本申请实施例提供的显示面板的第四种结构示意图。
图18是本申请实施例提供的显示面板的第五种结构示意图。
图19是本申请实施例提供的显示面板的制备方法流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。在本申请中，“反应”可以为化学反应或物理反应。
本申请公开了一种显示面板及其制备方法，显示面板包括衬底和晶体管层，晶体管层设置于衬底上，其中，晶体管层包括层叠设置的氧化物有源层和第一光催化层，第一光催化层的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。
在本申请中，采用至少两种能级位置不同的材料形成第一光催化层，且一种材料和第二材料中的至少一种的导带能级小于0eV，提高了第一光催化层阻隔氢离子的性能，从而避免氢离子渗入氧化物有源层，从而提高显示面板的性能。
以下分别进行详细说明：
请参阅图1，图1是本申请实施例提供的显示面板的第一种结构示意图。本申请提供一种显示面板10。显示面板10包括衬底100和晶体管层200，晶体管层200设置于衬底100上。晶体管层200包括氧化物有源层210和第一光催化层220。
在一实施例中，晶体管层200还包括栅极230、绝缘层240、源极250、漏极260、第一钝化分层270、第二钝化分层280和像素电极290。栅极230设置在衬底100上。绝缘层240设置在衬底100以及栅极230上。氧化物有源层210设置绝缘层240上。且氧化物有源层210位于栅极230之上。氧化物有源层210的材料包括IGZO、Ga2O3、ZnMgO和SnO2中的一种或几种组合。源极250和漏极260间隔设置于氧化物有源层210上。栅极230、绝缘层240、源极250、漏极260以及氧化物有源层210构成晶体管层200的晶体管。绝缘层240的材料包括氮化硅、氧化硅和氧化铝中的一种或几种组合。第一钝化分层270设置于绝缘层240、氧化物有源层210、源极250以及漏极260上。第一钝化分层270的材料包括氧化硅和氧化铝中的一种或两种组合。第一光催化层220以及第二钝化分层280依次层叠设置于第一钝化分层270上。第二钝化分层280的材料包括氮化硅。第一钝化分层270、第一光催化层220和第二钝化分层280构成晶体管层200的钝化层。像素电极290设置在第二钝化分层280上，并通过过孔与漏极260连接。
第一光催化层220的材料至少包括第一材料和第二材料。第一材料的导带能级小于第二材料的导带能级，第一材料的导带能级(CB)与第二材料的导带能级(CB)错位设置，或者，第一材料的价带能级(VB)与第二材料的价带能级(VB)错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。具体的，第一材料和第二材料中的至少一种的导带能级可以小于0eV、-0.2eV、-1eV、-1.5eV、-2eV、-2.5eV或-3eV等。
在一实施例中，第一光催化层220可以由第一材料和第二材料混合构成；
在一实施例中，第一材料和第二材料不混合，也即第一材料单独形成一第一光催化分层，第二材料单独形成一第二光催化分层，第一光催化分层和第二光催化分层堆叠形成第一光催化层220。第一光催化分层和第二光催化分层依次层叠设置于第一钝化分层270远离衬底100的一面上，或者第二光催化分层和第一光催化分层依次层叠设置于第一钝化分层270远离衬底100的一面上。
在本申请中，采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，且将第一材料和第二材料中至少一种的导带能级设置为小于0eV，使得两种或两种以上价带能级(VB)位置不同的材料相互接触构成异质结膜层，或者使得两种或两种以上导带能级(CB)位置不同的材料相互接触构成异质结膜层，从而使得第一光催化层220在单纯的光照条件下，具有更高效的电荷分离能力、高的电荷迁移率以及长寿命的光生载流子，同时实现纳米尺寸空间范围内，氧化反应和还原反应的局部不相容分离，从而提高第一光催化层220的光催化性能，也即通过采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，提高了第一光催化层220在单纯的光照条件下，产生高效的光生电子-空穴对(即载流子)，从而提高第一光催化层220还原氢离子的性能，从而提高第一光催化层220阻隔氢离子渗入氧化物有源层210的性能，从而提高显示面板10的性能。
若第一光催化层220采用一种价带能级或导带能级位置的材料形成，则第一光催化层220在单纯的光照条件下，光生电荷分离效率差，且需要加入电子牺牲剂或空穴牺牲剂才可以继续反应，即若不加入电子或空穴牺牲剂，因电子和空穴复合，导致反应将停止，使得第一光催化层220的阻隔氢离子的性能降低，甚至无氢离子阻隔的作用，从而导致氧化物有源层210受到氢离子的侵蚀，从而导致显示面板10的性能下降。
在一实施例中，第一材料和第二材料中至少一种为半导体材料。在本申请中，将第一材料和第二材料中至少一种设置为半导体材料，从而使得第一光催化层220具有分解水的作用。
在一实施例中，第一材料和第二材料中至少一种的带隙大于1.23eV。具体的，第一材料和第二材料中至少一种的带隙可以大于1.23eV、2.4eV、2.7eV、3eV、3.2eV、3.8eV、4.5eV或9eV等。
在本申请中，将第一材料和第二材料中至少一种的带隙设置大于1.23eV，从而进一步提高第一光催化层220分解水的性能，从而进一步提高第一光催化层220阻隔水侵蚀氧化物有源层210的性能，从而进一步提高显示面板10的性能。
在一实施例中，第一材料和第二材料中至少一种的带隙大于1.8eV。具体的，第一材料和第二材料中至少一种的带隙可以大于1.8eV、2.4eV、2.7eV、3eV、3.2eV、3.8eV、5eV、8eV、9eV、12eV或20eV等。
在本申请中，第一材料和第二材料中至少一种的带隙设置为大于1.8eV，避免因超电压的存在对光催化反应的影响，从而进一步提高第一光催化层220分解水的性能，从而进一步提高第一光催化层220阻隔水侵蚀氧化物有源层210的性能，从而进一步提高显示面板10的性能。
请参阅图2，图2是本申请实施例提供的显示面板10中第一材料和第二材料的能级位置示意图。举例说明，当第一光催化层220采用两种价带能级或导带能级位置不同的材料形成时，第一光催化层220的异质结可以为Ⅰ型异质结、Ⅱ型异质结或Ⅲ型异质结等。Ⅰ型异质结中，B材料的导带能级位置高于A材料的导带能级位置，B材料的价带能级位置低于A材料的价带能级位置，因此光生电子和空穴都会从B材料转移A材料，此时体系光催化活性由A材料上累积的净电荷决定。Ⅱ型异质结中，B材料的导带能级比A材料更负，所以光生电子从B材料流向A材料，而光生空穴则从价带能级更正的A材料流向B材料，光生载流子的分离和迁移都有得到促进，A材料表面的大量电子和B材料表面的大量空穴可以分别参与还原和氧化反应，因此光催化性能得到大大增强。Ⅲ型异质结B材料的导带能级和价带能级位置均高于A材料的导带能级和价带能级位置。
请参阅图3，图3是本申请实施例提供的显示面板中第一光催化层220催化机理示意图。光催化的基本原理：
当某一材料吸收能量大于或等于带隙的光子时(hv≥Eg)，材料价带(VB)中的电子(e-)被激发到导带(CB)，而将空穴(h+)留在价带(VB)中，因而形成光生电子-空穴对。这时材料处于光激发状态，价态(VB)和导带的能量差异被称作带隙(Band gap)。被激发的光生电子和空穴，一部分在迁移过程中在材料体相或表面发生复合放出热量；另一部分成功迁移到材料表面参与反应，导带电子发生还原反应，将A还原生成A-，价带(VB)空穴发生氧化反应，将B氧化成B+。光生电子-空穴对的复合(即体相复合)与表面反应是两个相互竞争的过程，抑制光生电荷的复合，提高材料参与光催化反应的光量子效率。
请参阅图4-图6，图4是本申请实施例提供的显示面板中的第一光催化层光催化水分解的基本原理示意图，图5是本申请实施例提供的显示面板中的由不同带隙材料形成的第一光催化层光催化氧化还原机理示意图。图6是本申请实施例提供的显示面板中的第一光催化层阻挡游离氢离子和水汽原理示意图。
光催化分解水以及H原理与过程：
当第一材料和第二材料受到光辐射被激发后，产生光生电子-空穴对，一部分光生电子-空穴对发生有效分离并迁移到第一材料和第二材料表面参与氧化还原反应，其中，光生电子将H+还原生成H2，光生空穴将H2O氧化生成O2，光催化水分解的三个主要步骤如下：
(a)第一材料和第二材料吸收能量大于或等于带隙的光子产生光生电子-空穴。
(b)光生电荷分离和迁移到表面。
(c)在表面活性位点，价带能级上有充足电势的空穴将水化(1)，导带能级上有充足电势的电子将水还原(2)。(3)代表第一材料和第二材料光催化全解水产氢。
2H2O+4h+→O2(g)+4H+ (1)
2H++2e-→H2(g) (2)
在一实施例中，第一材料包括TiO2(金红石)、TiO2(锐钛矿)、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种，第二材料包括TiO2、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种。作为示例，第一材料可以为NiO，第二材料可以为ZnO；第一材料可以为TiO2(锐钛矿)，第二材料可以为TiO2(金红石)；第一材料可以为TiO2(锐钛矿)，第二材料可以为TiO2(金红石)；第一材料可以为β-Ga2O3，第二材料可以为α-Ga2O3；第一材料可以为GaN，第二材料可以为ZnO等。
在一实施例中，第一光催化层220的材料为TiO2锐钛矿和TiO2金红石；或者，第一光催化层220的材料为α-Ga2O3和β-Ga2O3；或者，第一光催化层220的材料为GaN和ZnO；或者，第一光催化层220的材料为Ti3C2/TiO2；或者，第一光催化层220的材料为TiO2/CdS；或者，第一光催化层220的材料为BiVO4/Ti3C2；或者，第一光催化层220的材料为NiO/SrTiO3；或者，第一光催化层220的材料为SnO2/NiGa2O4；或者，第一光催化层220的材料为WO3/C3N4；或者，第一光催化层220的材料为Mn-Fe2O3/C3N4；或者，第一光催化层220的材料为Ta2O5/C3N4；或者，第一光催化层220的材料为Pt/Ta3N5；或者，第一光催化层220的材料为NiO/g-C3N4；或者，第一光催化层220的材料为g-C3N4/BiFeO3；或者，第一光催化层220的材料为CoOx-Mo2N/Ge3N4；或者，第一光催化层220的材料为Pt/ZnInS4；或者，第一光催化层220的材料为Cs2O/Bi2O3/ZnO；或者，第一光催化层220的材料为InSe/Zr2CO2等。
需要说明的是，第一材料和第二材料可以为同一化学式的材料，因为生产条件不同，其能级位置可能不同。
需要说明的是，第一光催化层220还可以由三种及三种以上的材料构成，且三种及三种以上的材料中，至少两种材料的能级位置不同，新加入第三材料包括TiO2、β-Ga2O3、α-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种。在本申请中，在第一光催化层220由三种及三种以上的材料构成，可以进一步提高第一光催化层220的光催化性能，从而进一步提高第一光催化层220阻隔氢离子和水入侵氧化物有源层210的性能。作为示例，第一光催化层220还包括第三材料、第四材料或第五材料等。
请参阅图7，图7是本申请实施例提供的显示面板中的第一光催化层220的材料能级位置和水分解的氧化还原电势示意图。需要说明的是，图7中仅示出部分化合物的能级位置，其他化合物同样具有可以还原氢和分解水的电势，此处不一一列出。
请参阅图8，图8是本申请实施例提供的第一光催化层中的p型NiO/n型ZnO的能级结构和光生电荷分离示意图。当由第一材料为NiO和第二材料为ZnO形成第一光催化层220时，其中，NiO为p型，ZnO为n型，由于p型NiO上空穴浓度较大，n型ZnO上自由电子浓度较大，因此电子会从n型ZnO转移到p型NiO，所以异质结n型ZnO一侧带正电；而空穴会从p型NiO转移到n型ZnO，所以异质结p型NiO一侧带负电，因此p-n异质结界面处会形成一个内建电场。因为p型NiO和n型ZnO的接触界面因为电子和空穴的转移形成一个内电场，所以当p-NiO/n-ZnO异质结体系被能量大于或等于带隙的光子激发后，光生电子-空穴对在接触界面空间电荷区域的内建电场驱动下可实现高效分离和快速迁移，光生电子从p型NiO导带转移到n型ZnO导带，光生空穴则从n型ZnO价带快速转移到p型NiO价带，从而使光生电子-空穴对在空间上发生高效分离，从而提高第一光催化层220分解水和H离子的性能，从而提高第一光催化层220阻隔水和H离子侵蚀氧化物有源层210的性能，从而提高显示面板10的性能。
请参阅图9和图10，图9是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)异相结透射电镜示意图，图10是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)光催化水分解示意图。
第一材料为TiO2(锐钛矿)，第二材料为TiO2(金红石)，在本申请中，随着TiO2(金红石)表面TiO2(锐钛矿)相数量的增加，TiO2(锐钛矿)/TiO2(金红石)材料每表面积的析氢光催化活性增加。添加沉积TiO2(锐钛矿)之前TiO2(金红石)每表面积的H2析出率以进行比较(0浸渍次数时的数据点)。XRD和紫外拉曼光谱法表示的是TiO2(锐钛矿)/TiO2(金红石)样品的TiO2(锐钛矿)含量。
由此可知，TiO2纳米颗粒的光催化活性与表面相结构直接相关，可以通过紫外拉曼光谱灵敏地检测到表面相结构，也可以通过透射电镜观察到表面相结构。因此，表面TiO2(锐钛矿)材料和TiO2(金红石)材料之间形成的相连接可以提高第一光催化层220的光催化活性，也即提高第一光催化层220分解水和H离子的性能，从而提高第一光催化层220阻隔水和H离子侵蚀氧化物有源层210的性能，从而提高显示面板10的性能。
请参阅图11和图12，图11是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)以及现有技术中全分解水和氢离子的机理示意图，图12是本申请实施例提供的第一光催化层中的TiO2(锐钛矿)/TiO2(金红石)分解水示意图。
由此可知，由TiO2(锐钛矿)/TiO2(金红石)形成的第一光催化层220，其分解水所获得的O2含量最高可达到1.5(mmol/g)，且H2含量最高可达到3.2mmol/g。
请参阅图13，图13是本申请实施例提供的第一光催化层中的α-Ga2O3/β-Ga2O3光催化水以及现有技术中分别由α-Ga2O3和β-Ga2O3形成的光催化层光催化水分解示意图。第一材料可以为β-Ga2O3，第二材料可以为α-Ga2O3。在现有技术中，光催化膜层仅由β-Ga2O3采用形成时，其分解出来的H2含量最高仅仅达到8μmol.h-1.m-2，分解出来O2含量最高仅仅可达到11μmol.h-1.m-2；现有技术中，光催化膜层仅由α-Ga2O3采用形成时，其分解出来的H2含量最高仅仅达到38μmol.h-1.m-2，分解出来O2含量最高仅仅可达到21μmol.h-1.m-2，而在本申请中，采用α-Ga2O3和β-Ga2O3形成第一光催化层220，其分解出来的H2含量最高可达到130μmol.h-1.m-2，分解出来O2含量最高可达到60μmol.h-1.m-2，由此可知，采用至少两种导带能级或价带能级位置不同的材料形成第一光催化层220，可以提高第一光催化层220分解水和还原H离子的性能，从而提高第一光催化层220阻隔水和H离子侵蚀氧化物有源层210的性能，从而提高显示面板10的性能。
请参阅图14，图14是本申请实施例提供的第一光催化层中的GaN/ZnO光催化水以及现有技术中分别由GaN和ZnO形成的光催化层的分解示意图。
第一材料可以为GaN，第二材料可以为ZnO。在现有技术中，光催化膜层分别GaN和ZnO采用形成时，其分解出来的H2含量最高仅仅达到500μmol，且分解出来O2含量最高仅仅可达到250μmol；而在本申请中，采ZnO和ZnO形成第一光催化层220，其分解出来的H2含量最高可达到2100μmol，分解出来O2含量最高可达到1000μmol，由此可知，采用至少两种导带能级或价带能级位置不同的材料形成第一光催化层220，可以提高第一光催化层220分解水和还原H离子的性能，从而提高第一光催化层220阻隔水和H离子侵蚀氧化物有源层210的性能，从而提高显示面板10的性能。
请参阅图15，图15是本申请实施例提供的显示面板的第二种结构示意图。需要说明的是，第二种结构示意图与第一种结构示意图的不同之处在于：
绝缘层240包括第一分层241和第二分层242，第一分层241设置于衬底100以及栅极230上，第二分层242设置于第一分层241上，氧化物有源层210设置于第二分层242上，第一分层241的材料为氮化硅，第二分层242的材料为氧化铝和氧化硅中的一种或几种组合。绝缘层240为栅极绝缘层。
请参阅图16，图16是本申请实施例提供的显示面板的第三种结构示意图。需要说明的是，第三种结构示意图与第一种结构示意图的不同之处在于：
显示面板10还包括第二光催化层298，氧化物有源层210设置于第二光催化层298上，第一光催化层220设置于氧化物有源层210上。具体的，将图13中的第二分层242替换成由至少两种价带能级或导带能级位置不同的材料形成的第二光催化层298，将第一钝化分层270去除，将第一光催化层220设置在原先第一钝化分层270的位置。也即，栅极绝缘层由第二光催化层298和绝缘层240构成，钝化层由第二钝化分层280和第一光催化层220构成。
需要说明的是，第二光催化层298与第一光催化层220除了位置不同外，其他的材料、作用与第一光催化层220相同，此处不在赘述。
在本申请中，在氧化物有源层210的上方和下方均设置光催化层，进一步提高第一光催化层220分解水和还原H离子的性能，从而进一步提高第一光催化层220阻隔水和H离子侵蚀氧化物有源层210的性能，从而进一步提高显示面板10的性能。
请参阅图17，图17是本申请实施例提供的显示面板的第四种结构示意图。需要说明的是，第四种结构示意图与第一种结构示意图的不同之处在于：
晶体管为顶栅晶体管，晶体管层200还包括缓冲层299，缓冲层299设置在衬底100上，源极250以及漏极260同层且间隔设置于缓冲层299上，氧化物有源层210设置于衬底100、源极250以及漏极260上，第一光催化层220设置于氧化物有源层210和衬底100上，绝缘层240设置于第一光催化层220上，栅极230设置于绝缘层240上，且栅极230位于氧化物有源层210之上。即第一光催化层220和绝缘层240构成栅极绝缘层。
请参阅图18，图18是本申请实施例提供的显示面板的第五种结构示意图。需要说明的是，第五种结构示意图与第四种结构示意图的不同之处在于：
在第一光催化层220与氧化物有源层210之间还设置有附加层241，附加层241的材料为氧化硅，附加层241、第一光催化层220和绝缘层240构成栅极绝缘层。
本申请还提供一种显示面板的制备方法，包括：
B11、提供一衬底。
B12、在衬底上设置第一光催化层的材料形成第一光催化层，在第一光催化层上形成氧化物有源层，或者，在衬底上形成氧化物有源层，在氧化物有源层上设置第一光催化层的材料形成第一光催化层；
第一光催化层的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。
在本申请中，采用至少两种能级位置不同的材料形成第一光催化层，且第一材料和所述第二材料中的至少一种的导带能级小于0eV，提高了第一光催化层阻隔氢离子的性能，从而避免氢离子渗入氧化物有源层，从而提高显示面板的性能。
请参阅图19，图19是本申请实施例提供的显示面板的制备方法流程示意图。本申请还提供一种显示面板的制备方法。
B11、提供一衬底。
请继续参阅图1。具体的，在衬底100上形成栅极230；然后，在栅极230以及衬底100上形成绝缘层240，然后，在绝缘层240形成氧化物有源层210；然后，在氧化物有源层210上形成同层且间隔设置的源极250和漏极260。
B12、在衬底上设置第一光催化层的材料形成第一光催化层，在第一光催化层上形成氧化物有源层，或者，在衬底上形成氧化物有源层，在氧化物有源层上设置第一光催化层的材料形成第一光催化层；
第一光催化层的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。
具体的，在绝缘层240、源极250和漏极260上形成第一钝化分层270；然后，通过化学或物理气象沉积工艺，且利用钝化层的光罩将第一材料和第二材料设置于第一钝化分层270上，形成第一光催化层220，第一材料和第二材料中的至少一种的导带能级可以小于0eV、-0.2eV、-1eV、-1.5eV、-2eV、-2.5eV或-3eV等；然后，在第一钝化分层270上形成第二钝化分层280。
在本申请中，采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，且将第一材料和第二材料中至少一种的导带能级设置为小于0eV，使得两种或两种以上价带能级(VB)位置不同的材料相互接触构成异质结膜层，或者使得两种或两种以上导带能级(CB)位置不同的材料相互接触构成异质结膜层，从而使得第一光催化层220在单纯的光照条件下，具有更高效的电荷分离能力、高的电荷迁移率以及长寿命的光生载流子，同时实现纳米尺寸空间范围内，氧化反应和还原反应的局部不相容分离，从而提高第一光催化层220的光催化性能，也即通过采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，提高了第一光催化层220在单纯的光照条件下，产生高效的光生电子-空穴对(即载流子)，从而提高第一光催化层220还原氢离子的性能，从而提高第一光催化层220阻隔氢离子渗入氧化物有源层210的性能，从而提高显示面板10的性能。
在一实施例中，第一材料和第二材料中至少一种的带隙大于1.23eV。具体的，第一材料和第二材料中至少一种的带隙可以大于1.23eV、2.4eV、2.7eV、3eV、3.2eV、3.8eV、4.5eV或9eV等。
在本申请中，将第一材料和第二材料中至少一种的带隙设置大于1.23eV，从而进一步提高第一光催化层220分解水的性能，从而进一步提高第一光催化层220阻隔水侵蚀氧化物有源层210的性能，从而进一步提高显示面板10的性能。
在一实施例中，第一材料和第二材料中至少一种的带隙大于1.8eV。具体的，第一材料和第二材料中至少一种的带隙可以大于1.8eV、2.4eV、2.7eV、3eV、3.2eV、3.8eV、5eV、8eV、9eV、12eV或20eV等。
在本申请中，第一材料和第二材料中至少一种的带隙设置为大于1.8eV，避免因超电压的存在对光催化反应的影响，从而进一步提高第一光催化层220分解水的性能，从而进一步提高第一光催化层220阻隔水侵蚀氧化物有源层210的性能，从而进一步提高显示面板10的性能。
在一实施例中，第一材料包括TiO2(金红石)、TiO2(锐钛矿)、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种，第二材料包括TiO2、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种。作为示例，第一材料可以为NiO，第二材料可以为ZnO；第一材料可以为TiO2(锐钛矿)，第二材料可以为TiO2(金红石)；第一材料可以为TiO2(锐钛矿)，第二材料可以为TiO2(金红石)；第一材料可以为β-Ga2O3，第二材料可以为α-Ga2O3；第一材料可以为GaN，第二材料可以为ZnO等。
作为示例，第一光催化层220的制备方法：
1：由TiO2(锐钛矿)/TiO2(金红石)形成层叠的第一光催化层220制备方法：
(1)TiO2(锐钛矿)层的制备：在第一钝化分层270上，以Ti-(N-(CH3)2)4(四二甲氨基钛)作为Ti的金属有机化合物源，以高纯O2为氧化剂，以高纯N2作为载气将四二甲基氨基钛带入反应器，将退火温度设置为400℃-600℃，进行退火得到TiO2(锐钛矿)层。
在一实施例中，四二甲氨基钛可以用钛酸异丙酯替换。
在一实施例中，可以用He、Ne、Ar或Kr替换N2作为载气。
在一实施例中，退火的反应温度可以为400℃、500℃、520℃、530℃或600℃。将退火的反应温度设置为400℃-600℃，保证TiO2(锐钛矿)晶型稳定的同时，去除有残留的有机物。
(2)TiO2(金红石)层的制备：
a：以Ti(OC4H9)4为Ti的金属有机化合物源，将Ti(OC4H9)4加热到120℃后，以N2为载气将Ti(OC4H9)4带入反应器，同时通入一定量O2，在反应温度为600℃下形成TiO2(金红石)层。
b：在基板上采用TiO2靶材溅射方式镀膜，然后，将基板的温度加热到600℃，让TiO2(锐钛矿)部分转变为TiO2(金红石)层。
在一实施例中，形成TiO2(金红石)层的反应温度为600-800℃，具体的，TiO2(金红石)层的反应温度可以为500℃、600℃、700℃或800℃等。当退火温度达到600℃，开始形成TiO2(金红石)，温度过低，会使得TiO2(金红石)形成速率慢，有利于通过时间控制TiO2(金红石)比例。
2：由α-Ga2O3/β-Ga2O3形成层叠的第一光催化层220制备，先制备β-Ga2O3层，再制备α-Ga2O3层。
(1)α-Ga2O3层的制备：采用涂布法，将浓度为0.075mol/L Ga(NO3)3和浓度为0.05mol/L六亚甲基四胺涂布到基板表面，在退火温度为500-600℃下退火得到α-Ga2O3。
在一实施例中，退火温度可以为500℃、556℃、580℃或600℃等。将退火温度设置为500-600℃，使得Ga2O3形成β-Ga2O3；若退火温度大于600℃，会导致膜层颗粒变大，影响透过性。若退火温度小于500℃，Ga2O3无法转变为β-Ga2O3，从而影响第一光催化层220阻隔氢离子和水的性能，从而影响显示面板的性能。
(2)β-Ga2O3层的制备：室温真空腔室中，O2流量设置为5sccm，并将真空室压强设置为1Pa，利用纯Ga2O3靶材，通过磁控溅射得到Ga2O3薄膜，在退火温度为600℃下以及退火时间为2h下，制备得β-Ga2O3层。
在一实施例中，退火温度为500-600℃。具体的，退火温度可以为500℃、556℃、580℃或600℃等。将退火温度设置为500-600℃，使得Ga2O3形成β-Ga2O3；若退火温度大于600℃，会导致膜层颗粒变大，影响透过性。若退火温度小于500℃，Ga2O3无法转变为β-Ga2O3，从而影响第一光催化层220阻隔氢离子和水的性能，从而影响显示面板的性能。
3：由GaN/ZnO形成的第一光催化层220的制备：
GaN/ZnO异质结双层薄膜制备：
(1)GaN层的制备：
a：磁控溅射法，利用Ar等离子体轰击纯GaN靶材，溅射得到GaN层。
在一实施例中，可以用He、Ne、Ar或Kr替换Ar作为载气。
b：电子回旋-等离子体辅助CVD法，在分解温度为400-600℃下分解三甲基镓和N2，沉积到室温基板上得到GaN层。
在一实施例中，分解温度为400-600℃。具体的，分解温度为400℃、500℃、550℃或600℃等。将分解温度设置为400-600℃，提高了第一光催化层220的制备效率，缩短生产周期，且提高第一光催化层220的质量。若分解温度小于400℃，会使得分解三甲基镓和N2效率低；若分解温度大于600℃，分解过快，导致膜层沉积速率快，从而使得膜层变粗糙，透过性降低。
(2)ZnO层的制备：
a：磁控溅射法，利用Ar和O2等离子体轰击纯ZnO靶材，溅射得到ZnO薄膜。
b：激光脉冲沉积技术，通过激光加热ZnO靶材使其蒸发，在1m Torr氧分压下，使其沉积在表面温度为200-400℃的基板上，形成ZnO层。
在一实施例中，基板的表面温度可以为200℃、300℃、350℃或400℃等。将基板的表面温度设置为200-400℃，可以提高第一光催化层220的膜层质量。若基板的表面温度小于200℃，会使得ZnO层出现开裂的问题。
4：GaN/ZnO混合形成第一光催化层220的制备：
将GaN和ZnO均匀混合的粉末压制成靶材，利用磁控溅射，通过Ar和O2等离子体轰击靶材形成GaN/ZnO混合单层的第一光催化层220。
本申请公开了一种显示面板10及其制备方法，显示面板10包括衬底100和晶体管层200，晶体管层200设置于衬底100上，其中，晶体管层200包括层叠设置的氧化物有源层210和第一光催化层220，第一光催化层220的材料至少包括第一材料和第二材料，第一材料的导带能级与第二材料的导带能级错位设置，或者，第一材料的价带能级与第二材料的价带能级错位设置，其中，第一材料和第二材料中的至少一种的导带能级小于0eV。在本申请中，采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，且第一材料和第二材料中的至少一种的导带能级小于0eV，使得两种或两种以上价带能级(VB)位置不同的材料相互接触构成异质结膜层，或者使得两种或两种以上导带能级(CB)位置不同的材料相互接触构成异质结膜层，从而使得第一光催化层220在单纯的光照条件下，具有更高效的电荷分离能力、高的电荷迁移率以及长寿命的光生载流子，同时实现纳米尺寸空间范围内，氧化反应和还原反应的局部不相容分离，从而使得第一光催化层220具有高的光催化性能，也即通过采用至少两种价带能级(VB)或导带能级(CB)位置不同的材料形成第一光催化层220，提高了第一光催化层220在单纯的光照条件下，产生高效的光生电子-空穴对(即载流子)，从而提高第一光催化层220还原氢离子的性能，从而提高第一光催化层220阻隔氢离子渗入氧化物有源层210的性能，从而提高显示面板10的性能。
以上对本申请实施例所提供的一种显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种显示面板，其特征在于，包括：
衬底；
晶体管层，所述晶体管层设置于所述衬底上，其中，所述晶体管层包括层叠设置的氧化物有源层和第一光催化层，所述第一光催化层的材料至少包括第一材料和第二材料，所述第一材料和所述第二材料接触形成有异质结膜，所述第一材料的导带能级与所述第二材料的导带能级错位设置，或者，所述第一材料的价带能级与所述第二材料的价带能级错位设置，其中，所述第一材料和所述第二材料中的至少一种的导带能级小于0eV，所述第一材料和所述第二材料中至少一种为半导体材料，所述第一材料和所述第二材料的化学式相同。
2.根据权利要求1所述的显示面板，其特征在于，所述第一材料和所述第二材料中至少一种的带隙大于1.23eV。
3.根据权利要求2所述的显示面板，其特征在于，所述第一材料和所述第二材料中至少一种的带隙大于1.8eV。
4.根据权利要求3所述的显示面板，其特征在于，所述第一材料包括TiO2、β-Ga2O3、α-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种，所述第二材料包括TiO2、α-Ga2O3、β-Ga2O3、GaN、ZnO、Ti3C2、CdS、BiVO4、NiO、SrTiO3、SnO2、NiGa2O4、WO3、C3N4、Mn-Fe2O3、Ta2O5、Pt、Ta3N5、g-C3N4、BiFeO3、CoOx-Mo2N、Ge3N4、ZnInS4、Cs2O、Bi2O3、InSe和Zr2CO2中的一种。
5.根据权利要求1所述的显示面板，其特征在于，所述第一光催化层和所述氧化物有源层依次层叠设置于所述衬底上。
6.根据权利要求5所述的显示面板，其特征在于，所述晶体管层还包括栅极、绝缘层、源极、漏极、第一钝化分层和第二钝化分层，所述栅极设置在衬底上，所述绝缘层设置在所述衬底以及所述栅极上，所述氧化物有源层设置于所述绝缘层上，且所述氧化物有源层与所述栅极对应设置，所述源极和所述漏极同层且间隔设置于所述氧化物有源层上，所述第一钝化分层设置于所述绝缘层、所述氧化物有源层、所述源极以及所述漏极上，所述第一光催化层以及所述第二钝化分层依次层叠设置于所述第一钝化分层上。
7.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括第二光催化层，所述第二光催化层设置于所述氧化物有源层与所述绝缘层之间。
8.根据权利要求1所述的显示面板，其特征在于，所述晶体管层还包括栅极、绝缘层、源极以及漏极，所述源极以及所述漏极同层且间隔设置于所述衬底上，所述氧化物有源层设置于所述衬底、所述源极以及所述漏极上，所述第一光催化层设置于所述氧化物有源层和衬底上，所述绝缘层设置于所述第一光催化层上，所述栅极设置于所述绝缘层上，且所述栅极与所述氧化物有源层对应设置。
9.根据权利要求1所述的显示面板，其特征在于，所述第一光催化层由所述第一材料和所述第二材料相混合构成。
10.根据权利要求1所述的显示面板，其特征在于，所述第一光催化层包括第一光催化分层和第二光催化分层，所述第一光催化分层和所述第二光催化分层依次层叠设置于所述氧化物有源层远离所述衬底的一面，所述第一光催化分层由第一材料构成，所述第二光催化分层由第二材料构成。
11.一种显示面板的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上设置第一光催化层的材料形成第一光催化层，在所述第一光催化层上形成氧化物有源层，或者，在所述衬底上形成氧化物有源层，在所述氧化物有源层上设置第一光催化层的材料形成第一光催化层；
所述第一光催化层的材料至少包括第一材料和第二材料，所述第一材料和所述第二材料接触形成有异质结膜，所述第一材料的导带能级与所述第二材料的导带能级错位设置，或者，所述第一材料的价带能级与所述第二材料的价带能级错位设置，其中，所述第一材料和所述第二材料中的至少一种的导带能级小于0eV，所述第一材料和所述第二材料中至少一种为半导体材料，所述第一材料和所述第二材料的化学式相同。
CN202210159797.4A 2022-02-22 2022-02-22 显示面板及其制备方法 Active CN114497087B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210159797.4A CN114497087B (zh) 2022-02-22 2022-02-22 显示面板及其制备方法
PCT/CN2022/078767 WO2023159662A1 (zh) 2022-02-22 2022-03-02 显示面板及其制备方法
US17/761,222 US20240113129A1 (en) 2022-02-22 2022-03-02 Display panel and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210159797.4A CN114497087B (zh) 2022-02-22 2022-02-22 显示面板及其制备方法

Publications (2)

Publication Number Publication Date
CN114497087A CN114497087A (zh) 2022-05-13
CN114497087B true CN114497087B (zh) 2023-10-03

Family

ID=81482396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210159797.4A Active CN114497087B (zh) 2022-02-22 2022-02-22 显示面板及其制备方法

Country Status (3)

Country Link
US (1) US20240113129A1 (zh)
CN (1) CN114497087B (zh)
WO (1) WO2023159662A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101778224B1 (ko) * 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN113745246B (zh) * 2021-08-16 2023-10-03 深圳市华星光电半导体显示技术有限公司 基板及显示面板
CN114089569A (zh) * 2021-11-03 2022-02-25 Tcl华星光电技术有限公司 一种显示面板
CN114171539B (zh) * 2021-12-07 2023-07-28 深圳市华星光电半导体显示技术有限公司 一种阵列基板及阵列基板制作方法
CN114171603A (zh) * 2021-12-08 2022-03-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法、显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878264A (zh) * 2018-06-29 2018-11-23 云南大学 一种金属氧化物叠层场效应材料的制备方法
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
WO2023159662A1 (zh) 2023-08-31
US20240113129A1 (en) 2024-04-04
CN114497087A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
JP7013424B2 (ja) 太陽電池及びその製造方法
Sivagurunathan et al. Strategies and implications of atomic layer deposition in photoelectrochemical water splitting: recent advances and prospects
US20100181566A1 (en) Electrode Structure, Device Comprising the Same and Method for Forming Electrode Structure
TWI684288B (zh) 包括經由原子層沉積形成的多重緩衝層的太陽能電池及其製造方法
Singh et al. Atomic layer deposition grown MOx thin films for solar water splitting: prospects and challenges
Mohammadian-Sarcheshmeh et al. Recent advancements in compact layer development for perovskite solar cells
JP2008235794A (ja) 光電変換材およびその製造方法、半導体素子、並びに太陽電池
TWI495120B (zh) 光電元件及其製造方法
WO2011108271A1 (ja) 光半導体、それを用いた光半導体電極及び光電気化学セル、並びに、エネルギーシステム
CN114497087B (zh) 显示面板及其制备方法
TW201340350A (zh) 光電變換元件及太陽電池
US10991843B2 (en) Solar cell and method for preparing same
KR101660311B1 (ko) 태양전지 및 그의 제조 방법
US20180216244A1 (en) Photoelectrode, method for producing same and photoelectrochemical cell
JP4742584B2 (ja) 電極
KR101662885B1 (ko) 태양전지 및 그 제조방법
Chen et al. A homogeneous copper bismuth sulfide photocathode prepared by spray pyrolysis deposition for efficient photoelectrochemical hydrogen generation
KR102671960B1 (ko) 광대역 밴드갭을 갖는 광전기화학 광전극 소자 및 그를 포함하는 수소 발생 장치
KR101925263B1 (ko) 태양전지 및 그 제조방법
KR102212040B1 (ko) 원자층 증착법으로 형성된 버퍼층을 포함하는 태양전지의 제조방법
KR102212042B1 (ko) 원자층 증착법으로 형성된 버퍼층을 포함하는 태양전지 및 이의 제조방법
KR101160487B1 (ko) 후막형 ｃｉｇｓ 태양전지 및 그 제조방법
Wang et al. Photoelectrochemical Hydrogen Evolution
TW201801339A (zh) 光發電元件
CN111370584A (zh) 透明导电电极的制作方法及透明导电电极、太阳能电池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant