JPH0786604A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH0786604A
JPH0786604A JP23169993A JP23169993A JPH0786604A JP H0786604 A JPH0786604 A JP H0786604A JP 23169993 A JP23169993 A JP 23169993A JP 23169993 A JP23169993 A JP 23169993A JP H0786604 A JPH0786604 A JP H0786604A
Authority
JP
Japan
Prior art keywords
region
thin film
source
drain regions
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23169993A
Other languages
English (en)
Inventor
Yuichi Masutani
雄一 升谷
Kazuhiro Kobayashi
和弘 小林
Hiroyuki Murai
博之 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23169993A priority Critical patent/JPH0786604A/ja
Publication of JPH0786604A publication Critical patent/JPH0786604A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 薄膜トランジスタのオン時のドレイン電流を
大きくできるとともに、オフ時のドレイン電流を低減す
る。 【構成】 薄膜トランジスタのゲートとして働くSi薄膜
に形成されたソース・ドレイン領域３とゲート領域４と
の境界付近のSi結晶粒径を大粒径化した構造とする。 【効果】 ソース・ドレイン領域３とゲート領域４との
境界付近の結晶粒界数を減らし、結晶粒界の未結合手の
数を減らするとともに、抵抗を減少させ、オン時のドレ
イン電流を大きくするとともに、オフ時のドレイン電流
を低減させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、アクティブマトリッ
クス液晶ディスプレイ等のスイッチとして用いる薄膜ト
ランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】図１３（ａ）〜（ｃ）は従来の薄膜トラ
ンジスタ及びその製造工程を示す断面図である。図１３
（ｃ）において、１は絶縁性基板、２はこの絶縁性基板
１上に形成されたチャネルとして働くSi薄膜、３はこの
Si薄膜２にリン、ホウ素などの不純物をドーピングして
形成したソース・ドレイン領域、４はこのソース・ドレ
イン領域３の形成と共に上記ソース・ドレイン領域３に
接してこの間に形成されたチャネル領域、５は上記Si薄
膜２上に形成されたゲート絶縁膜、６はこのゲート絶縁
膜５上に形成されたゲート電極、７は金属薄膜から成る
ソース・ドレイン領域で、上記ゲート絶縁膜５に形成さ
れたコンタクトホール８を埋め、上記ソース・ドレイン
領域３と接続する。
【０００３】次に、図１３（ｃ）に示した従来の薄膜ト
ランジスタの製造方法について説明する。
【０００４】まず、図１３（ａ）に示すように、絶縁性
基板１上にチャネル層となるSi薄膜２を形成する。次
に、上記Si薄膜上にSiO2から成るゲート絶縁膜５を、例
えば、熱酸化法あるいはスパッタ法で成膜する。次い
で、上記ゲート絶縁膜５上に、例えば、リンをドープし
たドープドSi薄膜6aを成膜し、ついで、ホトレジスト９
をマスクとして上記ドープドSi薄膜6aをパターニングす
ることによりゲート電極６を形成する。
【０００５】次に、図１３（ｂ）に示すように、ゲート
電極６とこのゲート電極６の上の上記ホトレジスト９を
マスクとして、上記Si薄膜２に、例えば、リンを３×10
15／cm2 のドーズ量でイオン注入して上記ソース・ドレ
イン領域３を形成すると共にチャネル領域４を形成す
る。ついで、上記ホトレジスト９を除去した後、イオン
注入したリンを活性化するために、例えば、800 ℃でア
ニール処理を行う。
【０００６】次にSiO2等から成る保護膜10を形成した
後、図１３（ｃ）に示すように、上記ゲート絶縁膜５及
び上記保護膜10にコンタクトホール８を形成し、さら
に、このコンタクトホール８を埋めるように金属薄膜か
ら成る上記ソース・ドレイン電極７を形成し、図１３
（ｃ）に示した薄膜トランジスタが製造される。
【０００７】上記のように構成され製造された薄膜トラ
ンジスタは、二つのソース・ドレイン領域７間に電圧を
印加した状態で、二つのソース・ドレイン電極７の一方
とゲート電極６との間に印加する電圧を制御することに
よりソース・ドレイン電極間に流れるドレイン電流を制
御することができるので、この動作原理を利用して、例
えば、アクティブマトリックス液晶ディスプレイのスイ
ッチング素子として使用することができる。
【０００８】薄膜トランジスタをアクティブマトリック
ス液晶ディスプレイのスイッチング素子として使用する
場合は、薄膜トランジスタがオフ時のドレイン電流を、
少なくとも１画素当たりの液晶によるリーク電流以下に
することが必要であり、このため、薄膜トランジスタが
オフ時のドレイン電流を低減することが重要である。
【０００９】また、一方では、オン時のドレイン電流を
大きくするのが有利で、このために、チャネルとなるSi
薄膜２を多結晶Si薄膜とする。この場合は、多結晶Si薄
膜中に存在す結晶粒界や結晶欠陥によるフィールド・エ
ンハンスド・エミッション（field enhanced emission
）電流が生じ、オフ時のドレイン電流が増加するとい
う問題がある。このオフ時のドレイン電流の増加は、多
結晶Si薄膜中に存在する未結合手の数およびドレイン領
域３のチャネル領域４近傍の電界強度に比例すると一般
にいわれている。
【００１０】オフ時のドレイン電流を低減するために、
薄膜トランジスタの構造をＬＤＤ（Lightly Doped Drai
n ）構造とするものがある。
【００１１】図１４は、例えば、特公平3-38755 号公報
に示されたＬＤＤ構造の薄膜トランジスタである。図に
おいて、１は絶縁性基板、２は絶縁性基板１上に形成さ
れたチャネルとして働くSi薄膜、３はこのSi薄膜２にリ
ン、ホウ素などの不純物を高濃度にドーピングして形成
したソース・ドレイン領域、４はこのソース・ドレイン
領域３間に形成されたチャネル領域で、さらに、上記ソ
ース・ドレイン領域３と上記チャネル領域４の間に、リ
ン、ホウ素などの不純物を低濃度にドーピングしたＬＤ
Ｄ領域12が形成されている。また、５は上記Si薄膜２上
に形成されたゲート絶縁膜、6 はこのゲート絶縁膜５上
に形成されたゲート電極、７は金属薄膜から成るソース
・ドレイン電極で、上記ゲート絶縁膜５に形成されたコ
ンタクトホール８を埋め、上記ソース・ドレイン領域４
と接続する。
【００１２】また、図１５に示したように、オフ時のド
レイン電流を低減するために、図１４のＬＤＤ構造の薄
膜トランジスタにおけるＬＤＤ領域12を不純物を添加し
ないオフセット領域11とした薄膜トランジスタもある。
【００１３】上記のように構成されたＬＤＤ構造あるい
はオフセット構造の薄膜トランジスタは、ソースおよび
ドレイン領域３とチャネル領域４との間に不純物濃度の
低いＬＤＤ領域12あるいは不純物が添加されていないオ
フセット領域11が存在するので、オフ時にドレイン領域
３のチャネル領域４側近傍に加わる電界を低減でき、オ
フ時のドレイン電流を低減することができる。
【００１４】
【発明が解決しようとする課題】前述したように、オフ
時のドレイン電流は、Si薄膜２の結晶粒界に存在する未
結合手およびドレイン領域３チャネル領域４近傍におけ
る電界強度の両方に依存する。上記のＬＤＤ構造あるい
はオフセット構造は上記電界強度の依存分を低減する
が、上記結晶粒界に存在する未結合手の依存分は低減で
きず、オフ時のドレイン電流を十分に低減することは困
難であり、また、オン時のドレイン電流の低減を伴うも
のであった。
【００１５】この発明は、上記のような課題を解決する
ためになされたものであり、オフ時にドレイン領域のチ
ャネル側近傍の結晶粒界に存在する未結合手の数を低減
することにより、オン時のドレイン電流を低下させるこ
となくオフ時のドレイン電流を低減することができる薄
膜トランジスタおよびその製造方法を得るものである。
【００１６】
【課題を解決するための手段】請求項１に記載の発明に
係る薄膜トランジスタは、二つのソース・ドレイン領域
と、この二つのソース・ドレイン領域と接してこの間に
チャネル領域とを形成したSi薄膜を有する薄膜トランジ
スタにおいて、（１）少なくとも上記二つのソース・ド
レイン領域の上記チャネル領域近傍の結晶粒径および
（２）少なくとも上記チャネル領域の上記二つのソース
・ドレイン領域近傍にある結晶粒径、のうち少なくとも
上記（１）および（２）の一方を他の領域のSi薄膜の結
晶粒径より大粒径化したものである。
【００１７】請求項２に記載の発明に係る薄膜トランジ
スタは、上記請求項第１項において、大粒径化した結晶
粒径がSi薄膜の膜面に平行な方向に長径を有するもので
ある。
【００１８】請求項３に記載の発明に係る薄膜トランジ
スタの製造方法は、絶縁性基板上に多結晶Si薄膜を形成
した後に上記多結晶Si薄膜上にゲート絶縁膜を形成する
工程と、上記ゲート絶縁膜上にゲート電極を形成する工
程と、上記Si薄膜にリン、ホウ素等の不純物をイオン注
入して、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の間に上記ゲート電極と同じ幅を持
つチャネル領域とを形成すると共に上記二つのソース・
ドレイン領域を非晶質化する工程と、500 ℃〜650 ℃の
熱処理により、上記二つのソース・ドレイン領域の上記
チャネル領域近傍を、上記チャネル領域の多結晶Siを核
として横方向に再結晶成長する工程とを有するものであ
る。
【００１９】請求項４に記載の発明に係る薄膜トランジ
スタの製造方法は、絶縁性基板上に多結晶Si薄膜を形成
した後に、上記多結晶Si薄膜上にゲート絶縁膜を形成す
る工程と、上記ゲート絶縁膜上にゲート電極を形成する
工程と、上記多結晶Si薄膜にリン、ホウ素等の不純物を
イオン注入して、二つのソース・ドレイン領域と、この
二つのソース・ドレイン領域の間に上記ゲート電極と同
じ幅を持つチャネル領域とを形成すると共に上記二つの
ソース・ドレイン領域を非晶質化する工程と、上記ゲー
ト電極またはこのゲート電極と同じ幅を有するホトレジ
ストをマスクとしてSiなどの中性元素を斜め方向よりイ
オン注入し、上記チャネル領域の上記二つのソース・ド
レイン領域近傍を非晶質化する工程と、500 ℃〜650 ℃
の熱処理により、上記チャネル領域内の非晶質化されず
に残った領域のSi結晶を核として、少なくとも上記チャ
ネル領域内の非晶質化した領域を横方向に再結晶成長す
る工程とを有するものである。
【００２０】請求項５に記載の発明に係る薄膜トランジ
スタは、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の内側にオフセット領域またはＬＤ
Ｄ領域と、さらにこのオフセット領域またはＬＤＤ領域
の内側にチャネル領域とを形成したSi薄膜を有する薄膜
トランジスタにおいて、（１）上記オフセット領域また
はＬＤＤ領域の少なくとも上記チャネル領域近傍の結晶
粒径、（２）上記オフセット領域またはＬＤＤ領域の少
なくとも上記二つのソース・ドレイン領域近傍の結晶粒
径および（３）上記二つのソース・ドレイン領域の上記
オフセット領域またはＬＤＤ領域近傍の結晶粒径、のう
ち少なくとも上記（１）〜（３）のいずれか一つを他の
領域のSi薄膜の結晶粒径より大粒径化したものである。
【００２１】請求項６に記載の発明に係る薄膜トランジ
スタは、上記請求項第５項において、大粒径化した結晶
粒径がSi薄膜の膜面に平行な方向に長径を有するもので
ある。
【００２２】請求項７に記載の発明に係る薄膜トランジ
スタの製造方法は、絶縁性基板上に多結晶Si薄膜を形成
した後、上記多結晶Si薄膜上にゲート絶縁膜を形成する
工程と、上記ゲート絶縁膜上にゲート電極を形成する工
程と、上記Si薄膜にリン、ホウ素等の不純物をイオン注
入して、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の内側にオフセット領域またはＬＤ
Ｄ領域と、このオフセット領域またはＬＤＤ領域の内側
に上記ゲート電極と同じ幅を有するチャネル領域とを形
成する工程と、上記ゲート電極またはこのゲート電極と
同じ幅を有するホトレジストをマスクとしてSiなどの中
性元素をイオン注入して、上記二つのソース・ドレイン
領域および上記オフセット領域またはＬＤＤ領域を非晶
質化する工程と、500 ℃〜650 ℃の熱処理により、少な
くとも非晶質化した上記オフセット領域またはＬＤＤ領
域の上記チャネル領域近傍を、上記チャネル領域の多結
晶Siを核として横方向に再結晶成長させる工程とを有す
るものである。
【００２３】請求項８に記載の発明に係る薄膜トランジ
スタの製造方法は、絶縁性基板上に多結晶Si薄膜を形成
した後、上記多結晶Si薄膜上にゲート絶縁膜を形成する
工程と、上記ゲート絶縁膜上にゲート電極を形成する工
程と、上記Si薄膜にリン、ホウ素等の不純物をイオン注
入して、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の内側にオフセット領域またはＬＤ
Ｄ領域と、このオフセット領域またはＬＤＤ領域端の内
側に上記ゲート電極と同じ幅を有するチャネル領域とを
形成する工程と、上記ゲート電極またはこのゲート電極
と同じ幅を有するホトレジストをマスクとしてSiなどの
中性元素をイオン注入して、上記二つのソース・ドレイ
ン領域および上記オフセット領域またはＬＤＤ領域を非
晶質化する工程と、上記二つのソース・ドレイン領域が
結晶化し上記オフセット領域またはＬＤＤ領域が結晶化
しない条件で熱処理する工程と、500 ℃〜650 ℃の熱処
理により、非晶質化した上記オフセット領域またはＬＤ
Ｄ領域の少なくとも上記二つのソース・ドレイン領域お
よび上記チャネル領域近傍を、結晶化した上記二つのソ
ース・ドレイン領域の多結晶Si結晶および上記チャネル
領域の多結晶Siを核として、横方向に再結晶成長させる
工程とを有するものである。
【００２４】請求項９に記載の発明に係る薄膜トランジ
スタの製造方法は、絶縁性基板上に多結晶Si薄膜を形成
した後、上記多結晶Si薄膜上にゲート絶縁膜を形成する
工程と、上記ゲート絶縁膜上にゲート電極を形成する工
程と、上記Si薄膜にリン、ホウ素等の不純物をイオン注
入して、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の内側にオフセット領域またはＬＤ
Ｄ領域と、このオフセット領域またはＬＤＤ領域の内側
に上記ゲート電極と同じ幅を有するチャネル領域とを形
成する工程と、上記ゲート電極またはこのゲート電極と
同じ幅を有するホトレジストをマスクとして斜め方向か
らSiなどの中性元素をイオン注入して、上記チャネル領
域の上記オフセット領域またはＬＤＤ領域近傍、上記オ
フセット領域またはＬＤＤ領域および上記二つのソース
・ドレイン領域を非晶質化する工程と、500 ℃〜650 ℃
の熱処理により、（１）上記チャネル領域の上記オフセ
ット領域またはＬＤＤ領域近傍、（２）上記オフセット
領域またはＬＤＤ領域の上記チャネル領域近傍、（３）
上記オフセット領域またはＬＤＤ領域の上記二つのソー
ス・ドレイン領域近傍および（４）上記二つのソース・
ドレイン領域の上記オフセット領域またはＬＤＤ領域近
傍、のうち上記（１）、（１）〜（２）、（１）〜
（３）もしくは（１）〜（４）を、上記チャネル領域内
の非晶質化されずに残った領域の多結晶Siを核として横
方向に再結晶成長させる工程とを有するものである。
【００２５】
【作用】本願発明に係る請求項１の薄膜トランジスタ
は、ソース・ドレイン領域とチャネル領域との境界近傍
の結晶粒径を大粒径化して結晶粒界の数を減らしたの
で、上記境界近傍の領域中の未結合手の数を低減すると
ともに上記境界近傍の抵抗を小さくすることができ、オ
フ時のドレイン電流を減少するとともにオン時のドレイ
ン電流を大きくすることができる。
【００２６】請求項２の薄膜トランジスタは、上記請求
項１において、境界近傍の大粒径化した結晶粒径をSi薄
膜の膜面と平行な方向に長径を有するものであるので、
ドレイン電流の流れと結晶粒界が平行となり、ドレイン
電流が横切る結晶粒界の数が低減されるとともに上記境
界近傍の抵抗が小さくなるので、オフ時のドレイン電流
が減少するとともにオン時のドレイン電流を大きくする
ことができる。
【００２７】請求項３の薄膜トランジスタの製造方法
は、イオン注入により非晶質のソース・ドレイン領域を
形成した後、非質晶化されなかったチャネル領域の多結
晶Siを核として横方向に再結晶および結晶成長させるこ
とにより、ソース・ドレイン領域のチャネル領域近傍の
結晶粒径を横方向に長い大粒径とすることができ、結晶
粒界の数が低減されて未結合手の数が減少するとともに
ドレイン電流が横切る結晶粒界の数が低減され、さら
に、抵抗が小さくなるので、オフ時のドレイン電流が減
少するとともにオン時のドレイン電流を大きくすること
ができる。
【００２８】請求項４の薄膜トランジスタの製造方法
は、イオン注入により非晶質のソース・ドレイン領域を
形成した後、Siなどの中性元素を斜め方向から注入して
チャネル領域のソース・ドレイン領域近傍を非晶質化さ
せ、非質晶化されなかったチャネル領域の多結晶Siを核
として横方向に再結晶成長させることにより、少なくと
もチャネル領域のソース・ドレイン領域近傍の結晶粒径
を横に長く大粒径とすることができ、結晶粒界の数が低
減されて未結合手の数が減少するとともにドレイン電流
が横切る結晶粒界の数が低減され、さらに、抵抗が小さ
くなるので、オフ時のドレイン電流が減少するとともに
オン時のドレイン電流を大きくすることができる。
【００２９】請求項５の薄膜トランジスタは、少なくと
も（１）オフセット領域またはＬＤＤ領域の少なくとも
上記チャネル領域近傍の結晶粒径、（２）オフセット領
域またはＬＤＤ領域の少なくとも二つのソース・ドレイ
ン領域近傍の結晶粒径および（３）二つのソース・ドレ
イン領域の上記オフセット領域またはＬＤＤ領域近傍の
結晶粒径、のうち少なくとも上記（１）〜（３）のいず
れか一つを他の領域のSi薄膜の結晶粒径より大粒径化し
て結晶粒界の数を減らしたので、上記境界近傍の領域中
の未結合手の数が低減するとともにＬＤＤ領域またはオ
フセット領域を有しソースおよびドレイン領域のチャネ
ル領域近傍の電界強度が低減され、さらに、抵抗が小さ
くなるので、オフ時のドレイン電流を減少するとともに
オン時のドレイン電流減少を抑制・改善することができ
る。
【００３０】請求項６に記載の発明に係る薄膜トランジ
スタは、上記請求項５において、大粒径化した結晶粒径
がSi薄膜の膜面の方向と平行な方向に長径を有するもの
であるので、ドレイン電流の流れと結晶粒界が平行にな
り、ドレイン電流が横切る結晶粒界の数が減少するの
で、オフ時のドレイン電流を減少するとともにオン時の
ドレイン電流減少を抑制・改善することができる。
【００３１】請求項７の薄膜トランジスタの製造方法
は、オフセット領域またはＬＤＤ領域を、Siなどの中性
元素を注入して非晶質化させた後、チャネル領域の多結
晶Siを核として横方向に再結晶成長させることにより、
少なくともオフセット領域またはＬＤＤ領域のチャネル
領域近傍の結晶粒径を横に長く大粒径とすることがで
き、結晶粒界の数が低減されるとともにドレイン電流の
流れと結晶粒界が平行になり、ドレイン電流が横切る結
晶粒界の数が減少し、さらに、抵抗が小さくなるので、
オフ時のドレイン電流を減少させるとともにオン時のド
レイン電流減少を抑制・改善することができる。
【００３２】請求項８の薄膜トランジスタの製造方法
は、イオン注入によりソース・ドレイン領域、オフセッ
ト領域またはＬＤＤ領域およびチャネル領域を形成し、
Siなどの中性元素を注入してソース・ドレイン領域およ
びオフセット領域またはＬＤＤ領域を非晶質化させた
後、ソース・ドレイン領域を結晶化し、このソース・ド
レイン領域の多結晶Siおよびチャネル領域の多結晶Siを
核として両側から再結晶成長させるので、短時間で再結
晶成長することができる。
【００３３】請求項９の薄膜トランジスタの製造方法
は、イオン注入によりソース・ドレイン領域、オフセッ
ト領域またはＬＤＤ領域およびチャネル領域を形成し、
Siなどの中性元素を斜め方向から注入してソース・ドレ
イン領域、オフセット領域またはＬＤＤ領域およびチャ
ネル領域のオフセット領域またはＬＤＤ領域近傍を非晶
質化させた後、非質晶化されていないチャネル領域の多
結晶Siを核として横方向に再結晶および結晶成長させる
ことにより、少なくともチャネル領域のオフセット領域
またはＬＤＤ領域近傍の結晶粒径を横に長く大粒径とす
ることができ、結晶粒界の数が低減されて未結合手の数
が減少するとともにドレイン電流の流れと結晶粒界が平
行になり、ドレイン電流が横切る結晶粒界の数が減少
し、さらに、抵抗が小さくなるので、オフ時のドレイン
電流が減少するとともにオン時のドレイン電流減少を抑
制・改善することができる。
【００３４】
【実施例】実施例１．図１はこの実施例の薄膜トランジ
スタの断面図である。図１において、１は絶縁性基板、
２はこの絶縁性基板１上に形成されたチャネルとして働
く結晶性Si薄膜、３はこのSi薄膜２にリン、ホウ素など
の不純物をドーピングして形成したソース・ドレイン領
域、４は上記ソース・ドレイン領域とともに形成された
チャネル領域、５は上記結晶性Si薄膜２上に形成したゲ
ート絶縁膜、このゲート絶縁膜５上にゲート電極６が形
成されている。
【００３５】また、ゲート絶縁膜５およびこのゲート絶
縁膜５上に形成された保護膜12にはコンタクトホール８
が形成されており、このコンタクトホール８にはソース
・ドレイン電極７が形成され、それぞれソース・ドレイ
ン領域３とコンタクトをとるようにしている。
【００３６】また、結晶性Si薄膜２中には横方向成長に
より再結晶化した成長させて大粒径化した領域13を形成
する。図２は図１に示した右の再結晶により大粒径化し
た領域13の近傍の領域を上からみたものである。横方向
成長による大粒径化した領域13は他の領域よりも結晶粒
径が大きくなっている。
【００３７】次に、製造方法について説明する。まず、
図３（ａ）に示すように、絶縁性基板１上にチャネル層
として結晶性Si薄膜２を形成し、次にSiO2からなるゲー
ト絶縁膜５を例えば熱酸化法あるいはスパッタ法により
1400Å程度の膜厚で成膜する。このゲート絶縁膜５上に
は例えばリンをトーピングしたSi薄膜を1500Å程度の膜
厚で成膜し、ホトレジスト９をマスクとしてパターニン
グすることによりゲート電極６を形成する。次に図３
（ｂ）に示すようにホトレジスト９をマスクとして、例
えばリンを加速エネルギー150keV、ドーズ量３×1015／
cm2 の条件でイオン注入し、ソース・ドレイン領域３を
形成する。このイオン注入によりソース・ドレイン領域
３は完全に非晶質化される。
【００３８】次に、ホトレジスト９を取り除いた後、図
３（ｃ）に示すように、例えば580℃で５時間の熱処理
を行い、ソース・ドレイン領域３形成時にイオン注入さ
れず非晶質化されなかったチャネル領域４の多結晶Siを
核として非晶質化されたソース・ドレイン領域３を横方
向に再結晶成長することにより横方向に長く大粒径化し
た領域13を形成する。この熱処理により横方向に再結晶
する距離は約0.7 μｍである。
【００３９】次に、例えば800 ℃の熱処理によりリンの
活性化を行った後、図３（ｄ）に示すように、保護膜10
を形成した後、コンタクトホール８を形成し、次にソー
ス・ドレイン電極７を形成する。この結果、ソース・ド
レイン領域３のチャネル領域４近傍のSi薄膜を大粒径化
した薄膜トランジスタが形成される。
【００４０】上記の製造方法によれば、薄膜トランジス
タは、ソース・ドレイン領域３のチャネル領域４近傍の
Siの結晶粒径を横方向に長く大きい結晶粒径とし、結晶
粒界を少なくするため、未結合手の数を低減するととも
にドレイン電流が横切る結晶粒界の数を減少し、さらに
抵抗を減少することができ、薄膜トランジスタのオフ時
のドレイン電流を低減するとともにオン時のドレイン電
流を大きくすることができる。
【００４１】実施例３．図４（ａ）〜（ｄ）は薄膜トラ
ンジスタの製造方法の他の実施例を示す製造工程断面図
である。まず、図４（ａ）に示すように、絶縁性基板１
上に多結晶Si薄膜２を形成し、次に、例えば、熱酸化法
あるいはスパッタ法により1400Å程度の膜厚のSiO2から
なるゲート絶縁膜５を成膜する。このゲート絶縁膜５上
に、例えば、1500Å程度の膜厚のリンをドーピングした
Si薄膜を成膜し、ホトレジスト９をマスクとしてパター
ニングすることによりゲート電極６を形成する。次に、
前記ホトレジスト９をマスクとして、例えば、リンを加
速エネルギー150keV、ドーズ量３×1015／cm2 の条件で
イオン注入し、ソース・ドレイン領域３とともにチャネ
ル領域４を形成する。このイオン注入によりソース・ド
レイン領域３は非晶質化される。
【００４２】次に、ホトレジスト９を残したまま、これ
をマスクとして図４（ｂ）に示すように、Siを斜め方向
から、臨界注入量以上の注入量でイオン注入することに
より、ゲート電極６下のチャネル領域４のうちソース・
ドレイン領域３近傍に非晶質化領域14を形成する。次に
ホトレジスト９を取り除いた後、例えば580 ℃で５時間
の熱処理を行い、チャネル領域４のうちSiのイオン注入
がされず、非晶質化されなかった領域の多結晶Siから非
晶質化領域14を横方向に再結晶成長することにより、図
４（ｃ）に示すように横方向に長く大粒径化した領域13
を形成する。この横方向再結晶成長により大粒径化した
領域13のSiの結晶粒径は元の多結晶Siの結晶粒径よりも
大きくなっており、結晶粒界が少なくなるため未結合手
の数が少なくなっている。
【００４３】次に、例えば800 ℃の熱処理によりリンの
活性化を行った後、図４（ｄ）に示すように、保護膜10
を形成した後、コンタクトホール８を形成し、次にソー
ス・ドレイン電極７を形成する。
【００４４】この結果、チャネル領域４のソース・ドレ
イン領域３近傍の部分の結晶径を横方向に長く大粒径化
した薄膜トランジスタが形成される。この薄膜トランジ
スタは、実施例２に示したものと同じ作用・効果が得ら
れる。
【００４５】実施例４．図５（ａ）〜（ｄ）はこの発明
における薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。ゲート電極６の両側に側壁ス
ペーサを設け、例えば加速エネルギー150keV、ドーズ量
３×1015／cm2 の条件でリンをイオン注入し、先ず図５
（ａ）に示すように例えば0.5 μｍ程度の幅のオフセッ
ト領域11を持つようにソース・ドレイン領域３を形成す
る。次に図５（ｂ）に示すように、ゲート電極６をマス
クとして例えばSiを臨界注入量以上の注入量でイオン注
入し、ソース・ドレイン領域３およびオフセット領域11
のSi薄膜２を非晶質化する。次に、例えば580 ℃で８時
間の熱処理を行うことにより、非晶質化されたオフセッ
ト領域11およびソース・ドレイン領域３のオフセット領
域11近傍を非晶質化されなかったチャネル領域４の多結
晶Siから横方向に再結晶成長することにより、図５
（ｃ）に示すようにSi結晶を大粒径化した領域13を形成
する。
【００４６】次に、図５（ｄ）に示すように、保護膜10
を形成後、コンタクトホール８を形成し、次にソース・
ドレイン電極７を形成する。この結果、オフセット領域
11およびソース・ドレイン領域３のオフセット領域11近
傍を横方向に大粒径化した薄膜トランジスタが形成され
る。
【００４７】図５（ｄ）の薄膜トランジスタは、オフセ
ット領域11およびソース・ドレイン領域３のオフセット
領域11近傍の結晶粒径が横方向に長く大粒径化した構造
となっており、結晶粒界が少なくなるため、実施例２と
同じ作用効果が得られるとともに、オフセット構造によ
りドレイン近傍の電界強度が低減でき、オフ時のドレイ
ン電流を低減するとともにオン時のドレイン電流の低下
を抑制・改善することができる。
【００４８】実施例５．図６（ａ）〜（ｄ）はこの発明
における薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。実施例４と同様にして、ま
ず、図６（ａ）に示すように例えば0.7 μｍ程度の幅の
オフセット領域11とソースおよびドレイン領域３を形成
する。次に図６（ｂ）に示すように、ゲート電極６をマ
スクとして、例えば、Siなどの中性元素を臨界注入量以
上イオン注入し、ソース・ドレイン領域３およびオフセ
ット領域11のSi薄膜２を非晶質化する。次に、不純物と
してリンを含むソース・ドレイン領域３は結晶化する
が、不純物を含まないオフセット領域11は結晶化しない
条件で熱処理を行った後、図６（ｃ）に示すように、例
えば580 ℃３時間の熱処理を行うことにより、非晶質化
されたオフセット領域11を、先に結晶化したソース・ド
レイン領域３の多結晶Siと、非晶質化されなかったチャ
ネル領域４の多結晶Siの両側から横方向に再結晶成長す
ることにより、オフセット領域11中にSi結晶を大粒径化
した領域13を形成する。
【００４９】次に、図６（ｄ）に示すように、保護膜10
を形成した後、コンタクトホール８を形成し、次にソー
スドレイン電極７を形成する。この結果、オフセット領
域11およびソース・ドレイン領域３のオフセット領域11
近傍を大粒径化した薄膜トランジスタが形成される。
【００５０】図６（ｄ）の薄膜トランジスタは、オフセ
ット領域11およびソース・ドレイン領域３のオフセット
領域11近傍の結晶粒径が横方向に長く大粒径化した構造
となっており、実施例４と同じ作用効果が得られると共
に、この実施例では横方向の再結晶成長を両側から行な
うことにより、再結晶を短時間で行うことができる。
【００５１】実施例６．図７（ａ）〜（ｄ）は、この発
明における薄膜トランジスタの製造方法の他の実施例の
製造工程断面図である。実施例４と同様にして、まず、
図７（ａ）に示すように例えば0.5 μｍ程度の幅のオフ
セット領域11とソース・ドレイン領域３を形成する。次
に図７（ｂ）に示すように、ゲート電極６をマスクとし
て、例えば、Siなどの中性元素を斜め２方向より臨界注
入量以上イオン注入し、ソース・ドレイン領域３、オフ
セット領域11およびゲート電極６下にあるチャネル領域
４のオフセット領域11近傍14を非晶質化する。次に図７
（ｃ）に示すように、例えば、580 ℃で８時間の熱処理
を行うことにより、Si薄膜のうち非晶質化された領域
を、チャネル領域４のうち非晶質化されなかった領域の
多結晶Siから横方向に再結晶成長させることによりSi結
晶を大粒径化した領域13を形成する。
【００５２】次に、ソース・ドレイン領域３の活性化ア
ニールを行った後、図７（ｄ）に示すように、保護膜10
を形成した後、コンタクトホール８を形成し、次にソー
ス・ドレイン電極７を形成する。この結果、チャネル領
域４のオフセット領域近傍、オフセット領域11およびソ
ース・ドレイン領域３のオフセット領域11近傍を大粒径
化した薄膜トランジスタが形成される。
【００５３】図７（ｄ）の薄膜トランジスタは、オフセ
ット領域11およびこの近傍のSi薄膜２の結晶粒径が横方
向に長く大粒径化した構造となっており、実施例４と同
じ作用効果が得られる。
【００５４】実施例７．図８（ａ）〜（ｄ）は、この発
明に係る薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。実施例４と同様にして、ま
ず、図８（ａ）に示すように例えば0.74μｍ程度の幅の
オフセット領域11とソース・ドレイン領域３を形成す
る。次に図８（ｂ）に示すように、ゲート電極６をマス
クとして、例えば、Siなどの中性元素を斜め２方向より
臨界注入量以上イオン注入し、ソース・ドレイン領域
３、オフセット領域11およびチャネル領域４のオフセッ
ト領域11近傍を非晶質化する。次に、不純物としてリン
を含むソース・ドレイン領域３は結晶化するが、不純物
を含まないオフセット領域11は結晶化しない条件で熱処
理を行った後、図８（ｃ）に示すように、例えば580 ℃
３時間の熱処理を行うことにより、非晶質化されたオフ
セット領域11およびチャネル領域４のオフセット領域11
近傍14を先の熱処理により結晶化したソース・ドレイン
領域３の多結晶Siと、チャネル領域４のうち、非晶質化
されずに残った多結晶Siとの両方から横方向に再結晶成
長することにより、大粒径化した領域13を形成する。
【００５５】次に、図８（ｄ）に示すように、保護膜10
を形成した後、コンタクトホール８を形成し、次にソー
ス・ドレイン電極７を形成する。この結果、オフセット
領域11およびチャネル領域４のオフセット領域11近傍を
大粒径化した薄膜トランジスタが形成される。
【００５６】図８（ｄ）の薄膜トランジスタは、実施例
４と同じ作用効果が得られるとともにこの実施例では横
方向の再結晶成長を両側から行なうことにより、再結晶
を短時間で行なうことができる。
【００５７】実施例８、９．実施例４、６では、オフセ
ット構造の薄膜トランジスタについてオフセット領域11
近傍の結晶粒径を増大させた。図９および図１０は、こ
の発明に係る薄膜トランジスタの他の実施例を示す断面
図である。実施例４で示した図５（ａ）の前の工程で低
濃度の不純物を注入してＬＤＤ領域12（オフセット領域
11と同一領域）を形成し、実施例３、５と同様の工程を
行うことにより、それぞれ図１１、図１２に示すように
ＬＤＤ領域12近傍の結晶粒径を増大させ、薄膜トランジ
スタのオフ時のドレイン電流を低減するとともにオン時
のドレイン電流低下を抑制・改善することができる。
【００５８】実施例１０、１１．実施例５、７では、オ
フセット構造の薄膜トランジスタについてオフセット領
域11近傍の結晶粒径を増大させたが、上記実施例８、９
と同様にしてＬＤＤ領域12を形成した後、実施例５、７
と同様の工程を行うことにより、それぞれ図１１、図１
２に示すようにＬＤＤ領域12近傍の結晶粒径を増大さ
せ、薄膜トランジスタのオフ時のドレイン電流を低減す
るとともにオン時のドレイン電流低下を抑制・改善する
ことができる。
【００５９】
【発明の効果】以上のように、請求項１の発明によれ
ば、ソース・ドレイン領域とチャネル領域との境界近傍
の結晶粒径を大粒径化して結晶粒界の数を減らしたの
で、上記境界近傍の領域中の未結合手の数を低減すると
ともに上記境界近傍の抵抗を小さくすることができ、オ
フ時のドレイン電流を減少するとともにオン時のドレイ
ン電流を大きくすることができる。
【００６０】また、請求項２によれば、大粒径化した領
域の結晶粒径をSi薄膜の膜面と平行な方向に長径を有す
るものであるので、ドレイン電流の流れと結晶粒界が平
行となり、ドレイン電流が横切る結晶粒界の数が低減さ
れるとともに上記境界近傍の抵抗が小さくなるので、オ
フ時のドレイン電流が減少するとともにオン時のドレイ
ン電流を大きくすることができる。
【００６１】また、請求項３によれば、イオン注入によ
り非晶質のソース・ドレイン領域を形成した後、非質晶
化されなかったチャネル領域の多結晶Siを核として横方
向に再結晶および結晶成長させることにより、ソース・
ドレイン領域のチャネル領域近傍の結晶粒径を横方向に
長い大粒径とすることができ、結晶粒界の数が低減され
て未結合手の数が減少するとともにドレイン電流が横切
る結晶粒界の数が低減され、さらに、抵抗が小さくなる
ので、オフ時のドレイン電流が減少するとともにオン時
のドレイン電流を大きくすることができる。
【００６２】また、請求項４によれば、イオン注入によ
り非晶質のソース・ドレイン領域を形成した後、Siなど
の中性元素を斜め方向から注入してチャネル領域のソー
ス・ドレイン領域近傍を非晶質化させ、非質晶化されな
かったチャネル領域の多結晶Siを核として横方向に再結
晶成長させることにより、少なくともチャネル領域のソ
ース・ドレイン領域近傍の結晶粒径を横に長く大粒径と
することができ、結晶粒界の数が低減されて未結合手の
数が減少するとともにドレイン電流が横切る結晶粒界の
数が低減され、さらに、抵抗が小さくなるので、オフ時
のドレイン電流が減少するとともにオン時のドレイン電
流を大きくすることができる。
【００６３】また、請求項５によれば、少なくとも、
（１）オフセット領域またはＬＤＤ領域の少なくともチ
ャネル領域近傍の結晶粒径、（２）オフセット領域また
はＬＤＤ領域の少なくとも二つのソース・ドレイン領域
近傍の結晶粒径および（３）二つのソース・ドレイン領
域のオフセット領域またはＬＤＤ領域近傍の結晶粒径、
のうち少なくとも上記（１）〜（３）のいずれか一つを
他の領域のSi薄膜の結晶粒径より大粒径化して結晶粒界
の数を減らしたので、未結合手の数が低減するとともに
ＬＤＤ領域またはオフセット領域を有しソースおよびド
レイン領域のチャネル領域近傍の電界強度が低減され、
さらに、抵抗が小さくなるので、オフ時のドレイン電流
を減少するとともにオン時のドレイン電流減少を抑制・
改善することができる。
【００６４】また、請求項６によれば、大粒径化した結
晶粒径がSi薄膜の膜面と平行な方向に長径を有するもの
であるので、ドレイン電流の流れと結晶粒界が平行にな
り、ドレイン電流が横切る結晶粒界の数が減少するの
で、オフ時のドレイン電流を減少するとともにオン時の
ドレイン電流減少を抑制・改善することができる。
【００６５】また、請求項７によれば、オフセット領域
またはＬＤＤ領域を、Siなどの中性元素を注入して非晶
質化させた後、チャネル領域の多結晶Siを核として横方
向に再結晶成長させることにより、少なくともオフセッ
ト領域またはＬＤＤ領域のチャネル領域近傍の結晶粒径
を横に長く大粒径とすることができ、結晶粒界の数が低
減されるとともにドレイン電流の流れと結晶粒界が平行
になり、ドレイン電流が横切る結晶粒界の数が減少し、
さらに、抵抗が小さくなるので、オフ時のドレイン電流
を減少させるとともにオン時のドレイン電流減少を抑制
・改善することができる。
【００６６】また、請求項８によれば、イオン注入によ
りソース・ドレイン領域、オフセット領域またはＬＤＤ
領域およびチャネル領域を形成し、Siなどの中性元素を
注入してソース・ドレイン領域およびオフセット領域ま
たはＬＤＤ領域を非晶質化させた後、ソース・ドレイン
領域を結晶化し、このソース・ドレイン領域の多結晶Si
およびチャネル領域の多結晶Siを核として両側から再結
晶成長させるので、短時間で再結晶成長することができ
る。
【００６７】また、請求項９によれば、イオン注入によ
りソース・ドレイン領域、オフセット領域またはＬＤＤ
領域およびチャネル領域を形成し、Siなどの中性元素を
斜め方向から注入してソース・ドレイン領域、オフセッ
ト領域またはＬＤＤ領域およびチャネル領域のオフセッ
ト領域またはＬＤＤ領域近傍を非晶質化させた後、非質
晶化されていないチャネル領域の多結晶Siを核として横
方向に再結晶および結晶成長させることにより、少なく
ともチャネル領域のオフセット領域またはＬＤＤ領域近
傍の結晶粒径を横に長く大粒径とすることができ、結晶
粒界の数が低減されて未結合手の数が減少するとともに
ドレイン電流の流れと結晶粒界が平行になり、ドレイン
電流が横切る結晶粒界の数が減少し、さらに、抵抗が小
さくなるので、オフ時のドレイン電流が減少するととも
にオン時のドレイン電流減少を抑制・改善することがで
きる。
【図面の簡単な説明】
【図１】この発明の実施例１による薄膜トランジスタを
示す断面図である。
【図２】この発明の実施例１による薄膜トランジスタの
大粒径化した領域近傍を模式的に示した平面図である。
【図３】この発明の実施例２による薄膜トランジスタの
製造方法を示す製造工程断面図である。
【図４】この発明の実施例３による薄膜トランジスタの
断面図である。
【図５】この発明の実施例４による薄膜トランジスタの
製造方法を示す製造工程断面図である。
【図６】この発明の実施例５による薄膜トランジスタの
製造方法を示す製造工程断面図である。
【図７】この発明の実施例６による薄膜トランジスタの
製造方法を示す製造工程断面図である。
【図８】この発明の実施例７による薄膜トランジスタの
製造方法を示す製造工程断面図である。
【図９】この発明の実施例８による薄膜トランジスタの
断面図である。
【図１０】この発明の実施例９による薄膜トランジスタ
の断面図である。
【図１１】この発明の実施例１０による薄膜トランジス
タの断面図である。
【図１２】この発明の実施例１１による薄膜トランジス
タの断面図である。
【図１３】従来の薄膜トランジスタ及びその製造方法を
示す断面図である。
【図１４】従来のＬＤＤ構造を持つ薄膜トランジスタの
断面図である。
【図１５】従来のオフセット構造を持つ薄膜トランジス
タの断面図である。
【符号の説明】
１ 絶縁性基板 ２ 多結晶Si薄膜 ３ ソース・ドレイン領域 ４ チャネル領域 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース・ドレイン電極 ８ コンタクトホール ９ ホトレジスト 10 保護膜 11 オフセット領域 12 ＬＤＤ領域 13 大粒径化した領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図１３（ａ）〜（ｃ）は従来の薄膜トラ
ンジスタ及びその製造工程を示す断面図である。図１３
（ａ）〜（ｃ）において、１は絶縁性基板、２はこの絶
縁性基板１上に形成されたチャネルとして働くＳｉ薄
膜、３はこのＳｉ薄膜２にリン、ホウ素などの不純物を
ドーピングして形成したソース・ドレイン領域、４はこ
のソース・ドレイン領域３の形成と共に上記ソース・ド
レイン領域３に接してこの間に形成されたチャネル領
域、５は上記Ｓｉ薄膜２上に形成されたゲート絶縁膜、
６はこのゲート絶縁膜５上に形成されたゲート電極、７
は金属薄膜から成るソース・ドレイン領域で、上記ゲー
ト絶縁膜５に形成されたコンタクトホール８を埋め、上
記ソース・ドレイン領域３と接続する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【発明が解決しようとする課題】前述したように、オフ
時のドレイン電流は、Ｓｉ薄膜２の結晶粒界に存在する
未結合手およびドレイン領域３チャネル領域４近傍にお
ける電界強度の両方に依存する。上記のＬＤＤ構造ある
いはオフセット構造は上記電界強度の依存分を低減する
が、上記結晶粒界に存在する未結合手数の依存分は低減
できず、オフ時のドレイン電流を十分に低減することは
困難であり、また、オン時のドレイン電流の低減を伴う
ものであった。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】請求項５に記載の発明に係る薄膜トランジ
スタは、二つのソース・ドレイン領域と、この二つのソ
ース・ドレイン領域の内側にオフセット領域またはＬＤ
Ｄ領域と、さらにこのオフセット領域またはＬＤＤ領域
の内側にチャネル領域とを形成したＳｉ薄膜を有する薄
膜トランジスタにおいて、（１）上記オフセット領域ま
たはＬＤＤ領域の少なくとも上記チャネル領域近傍の結
晶粒径、（２）上記オフセット領域またはＬＤＤ領域の
少なくとも上記二つのソース・ドレイン領域近傍の結晶
粒径および（３）上記チャネル領域の少なくとも上記オ
フセット領域またはＬＤＤ領域近傍の結晶粒径、のうち
少なくとも上記（１）〜（３）のいずれか一つを他の領
域のＳｉ薄膜の結晶粒径より大粒径化したものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】また、ゲート絶縁膜５およびこのゲート絶
縁膜５上に形成された保護膜１０にはコンタクトホール
８が形成されており、このコンタクトホール８にはソー
ス・ドレイン電極７が形成され、それぞれソース・ドレ
イン領域３とコンタクトをとるようにしている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】実施例２．図４（ａ）〜（ｄ）は薄膜トラ
ンジスタの製造方法の他の実施例を示す製造工程断面図
である。まず、図４（ａ）に示すように、絶縁性基板１
上に多結晶Ｓｉ薄膜２を形成し、次に、例えば、熱酸化
法あるいはスパッタ法により１４００Å程度の膜厚のＳ
ｉＯ2 からなるゲート絶縁膜５を成膜する。このゲート
絶縁膜５上に、例えば、１５００Å程度の膜厚のリンを
ドーピングしたＳｉ薄膜を成膜し、ホトレジスト９をマ
スクとしてパターニングすることによりゲート電極６を
形成する。次に、前記ホトレジスト９をマスクとして、
例えば、リンを加速エネルギー１５０ｋｅＶ、ドーズ量
３×１０15／cm2 の条件でイオン注入し、ソース・ドレ
イン領域３とともにチャネル領域４を形成する。このイ
オン注入によりソース・ドレイン領域３は非晶質化され
る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】この結果、チャネル領域４のソース・ドレ
イン領域３近傍の部分の結晶径を横方向に長く大粒径化
した薄膜トランジスタが形成される。この薄膜トランジ
スタは、実施例１に示したものと同じ作用・効果が得ら
れる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】実施例３．図５（ａ）〜（ｄ）はこの発明
における薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。ゲート電極６のパターニング
時にサイドエッチングによるオーバエッチングを行なう
か、またはゲート電極６の両側に側壁スペーサを設け、
例えば加速エネルギー１５０ｋｅＶ、ドーズ量３×１０
15／cm2の条件でリンをイオン注入し、ホトレジストま
たは側壁スペーサを除去することにより、先ず図５
（ａ）に示すように例えば０．５μｍ程度の幅のオフセ
ット領域１１を持つようにソース・ドレイン領域３を形
成する。次に図５（ｂ）に示すように、ゲート電極６を
マスクとして例えばＳｉを臨界注入量以上の注入量でイ
オン注入し、ソース・ドレイン領域３およびオフセット
領域１１のＳｉ薄膜２を非晶質化する。次に、例えば５
８０℃で８時間の熱処理を行うことにより、非晶質化さ
れたオフセット領域１１およびソース・ドレイン領域３
のオフセット領域１１近傍を非晶質化されなかったチャ
ネル領域４の多結晶Ｓｉから横方向に再結晶成長するこ
とにより、図５（ｃ）に示すようにＳｉ結晶を大粒径化
した領域１３を形成する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】図５（ｄ）の薄膜トランジスタは、オフセ
ット領域１１およびソース・ドレイン領域３のオフセッ
ト領域１１近傍の結晶粒径が横方向に長く大粒径化した
構造となっており、結晶粒界が少なくなるため、実施例
１と同じ作用効果が得られるとともに、オフセット構造
によりドレイン近傍の電界強度が低減でき、オフ時のド
レイン電流を低減するとともにオン時のドレイン電流の
低下を抑制・改善することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】実施例４．図６（ａ）〜（ｄ）はこの発明
における薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。実施例３と同様にして、ま
ず、図６（ａ）に示すように例えば０．７μｍ程度の幅
のオフセット領域１１とソースおよびドレイン領域３を
形成する。次に図６（ｂ）に示すように、ゲート電極６
をマスクとして、例えば、Ｓｉなどの中性元素を臨界注
入量以上イオン注入し、ソース・ドレイン領域３および
オフセット領域１１のＳｉ薄膜２を非晶質化する。次
に、不純物としてリンを含むソース・ドレイン領域３は
結晶化するが、不純物を含まないオフセット領域１１は
結晶化しない条件で熱処理を行った後、図６（ｃ）に示
すように、例えば５８０℃３時間の熱処理を行うことに
より、非晶質化されたオフセット領域１１を、先に結晶
化したソース・ドレイン領域３の多結晶Ｓｉと、非晶質
化されなかったチャネル領域４の多結晶Ｓｉの両側から
横方向に再結晶成長することにより、オフセット領域１
１中にＳｉ結晶を大粒径化した領域１３を形成する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正内容】
【００４９】次に、図６（ｄ）に示すように、保護膜１
０を形成した後、コンタクトホール８を形成し、次にソ
ースドレイン電極７を形成する。この結果、オフセット
領域１１を大粒径化した薄膜トランジスタが形成され
る。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】図６（ｄ）の薄膜トランジスタは、オフセ
ット領域１１の結晶粒径が横方向に長く大粒径化した構
造となっており、実施例３と同じ作用効果が得られると
共に、この実施例では横方向の再結晶成長を両側から行
なうことにより、再結晶を短時間で行うことができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】実施例５．図７（ａ）〜（ｄ）は、この発
明における薄膜トランジスタの製造方法の他の実施例の
製造工程断面図である。実施例３と同様にして、まず、
図７（ａ）に示すように例えば０．５μｍ程度の幅のオ
フセット領域１１とソース・ドレイン領域３を形成す
る。次に図７（ｂ）に示すように、ゲート電極６をマス
クとして、例えば、Ｓｉなどの中性元素を斜め２方向よ
り臨界注入量以上イオン注入し、ソース・ドレイン領域
３、オフセット領域１１およびゲート電極６下にあるチ
ャネル領域４のオフセット領域１１近傍１４を非晶質化
する。次に図７（ｃ）に示すように、例えば、５８０℃
で８時間の熱処理を行うことにより、Ｓｉ薄膜のうち非
晶質化された領域を、チャネル領域４のうち非晶質化さ
れなかった領域の多結晶Ｓｉから横方向に再結晶成長さ
せることによりＳｉ結晶を大粒径化した領域１３を形成
する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正内容】
【００５３】図７（ｄ）の薄膜トランジスタは、オフセ
ット領域１１およびこの近傍のＳｉ薄膜２の結晶粒径が
横方向に長く大粒径化した構造となっており、実施例３
と同じ作用効果が得られる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正内容】
【００５４】実施例６．図８（ａ）〜（ｄ）は、この発
明に係る薄膜トランジスタの製造方法の他の実施例を示
す製造工程断面図である。実施例３と同様にして、ま
ず、図８（ａ）に示すように例えば０．７４μｍ程度の
幅のとオフセット領域１１とソース・ドレイン領域３を
形成する。次に図８（ｂ）に示すように、ゲート電極６
をマスクとして、例えば、Ｓｉなどの中性元素を斜め２
方向より臨界注入量以上イオン注入し、ソース・ドレイ
ン領域３、オフセット領域１１およびチャネル領域４の
オフセット領域１１近傍を非晶質化する。次に、不純物
としてリンを含むソース・ドレイン領域３は結晶化する
が、不純物を含まないオフセット領域１１は結晶化しな
い条件で熱処理を行った後、図８（ｃ）に示すように、
例えば５８０℃３時間の熱処理を行うことにより、非晶
質化されたオフセット領域１１およびチャネル領域４の
オフセット領域１１近傍１４を先の熱処理により結晶化
したソース・ドレイン領域３の多結晶Ｓｉと、チャネル
領域４のうち、非晶質化されずに残った多結晶Ｓｉとの
両方から横方向に再結晶成長することにより、大粒径化
した領域１３を形成する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】図８（ｄ）の薄膜トランジスタは、実施例
３と同じ作用効果が得られるとともにこの実施例では横
方向の再結晶成長を両側から行なうことにより、再結晶
を短時間で行なうことができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正内容】
【００５７】実施例７，８．実施例３、５では、オフセ
ット構造の薄膜トランジスタについてオフセット領域１
１近傍の結晶粒径を増大させた。図９および図１０は、
この発明に係る薄膜トランジスタの他の実施例を示す断
面図である。実施例３で示した図５（ａ）の前の工程で
低濃度の不純物を注入してＬＤＤ領域１２（オフセット
領域１１と同一領域）を形成し、実施例３、５と同様の
工程を行うことにより、それぞれ図１１、図１２に示す
ようにＬＤＤ領域１２近傍の結晶粒径を増大させ、薄膜
トランジスタのオフ時のドレイン電流を低減するととも
にオン時のドレイン電流低下を抑制・改善することがで
きる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正内容】
【００５８】実施例９，１０．実施例４、６では、オフ
セット構造の薄膜トランジスタについてオフセット領域
１１近傍の結晶粒径を増大させたが、上記実施例７、８
と同様にしてＬＤＤ領域１２を形成した後、実施例４、
６と同様の工程を行うことにより、それぞれ図１１、図
１２に示すようにＬＤＤ領域１２近傍の結晶粒径を増大
させ、薄膜トランジスタのオフ時のドレイン電流を低減
するとともにオン時のドレイン電流低下を抑制・改善す
ることができる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正内容】
【００６３】また、請求項５によれば、少なくとも、
（１）オフセット領域またはＬＤＤ領域の少なくともチ
ャネル領域近傍の結晶粒径、（２）オフセット領域また
はＬＤＤ領域の少なくとも二つのソース・ドレイン領域
近傍の結晶粒径および（３）チャネル領域の少なくとも
オフセット領域またはＬＤＤ領域近傍の結晶粒径、のう
ち少なくとも上記（１）〜（３）のいずれか一つを他の
領域のＳｉ薄膜の結晶粒径より大粒径化して結晶粒界の
数を減らしたので、未結合手の数が低減するとともにＬ
ＤＤ領域またはオフセット領域を有しソースおよびドレ
イン領域のチャネル領域近傍の電界強度が低減され、さ
らに、抵抗が小さくなるので、オフ時のドレイン電流を
減少するとともにオン時のドレイン電流減少を抑制・改
善することができる。
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 二つのソース・ドレイン領域、この二つ
    のソース・ドレイン領域と接してこの間にチャネル領域
    が形成されたSi薄膜を有する薄膜トランジスタにおい
    て、（１）上記二つのソース・ドレイン領域の少なくと
    も上記チャネル領域近傍の結晶粒径および（２）上記チ
    ャネル領域の少なくとも上記二つのソース・ドレイン領
    域近傍の結晶粒径、のうち少なくとも上記（１）および
    （２）の一方を他の領域のSi薄膜の結晶粒径より大粒径
    化したことを特徴とする薄膜トランジスタ。
  2. 【請求項２】 大粒径化した結晶粒径がSi薄膜の膜面に
    平行な方向に長径を有することを特徴とする請求項第１
    項に記載の薄膜トランジスタ。
  3. 【請求項３】 絶縁性基板上に多結晶Si薄膜を形成した
    後に上記多結晶Si薄膜上にゲート絶縁膜を形成する工程
    と、上記ゲート絶縁膜上にゲート電極を形成する工程
    と、上記Si薄膜にリン、ホウ素等の不純物をイオン注入
    して、二つのソース・ドレイン領域と、この二つのソー
    ス・ドレイン領域の間に上記ゲート電極と同じ幅を持つ
    チャネル領域とを形成すると共に上記二つのソース・ド
    レイン領域を非晶質化する工程と、500 ℃〜650 ℃の熱
    処理により、上記二つのソース・ドレイン領域の上記チ
    ャネル領域近傍を、上記チャネル領域の多結晶Siを核と
    して横方向に再結晶成長する工程とを有することを特徴
    とする薄膜トランジスタの製造方法。
  4. 【請求項４】 絶縁性基板上に多結晶Si薄膜を形成した
    後に、上記多結晶Si薄膜上にゲート絶縁膜を形成する工
    程と、上記ゲート絶縁膜上にゲート電極を形成する工程
    と、上記多結晶Si薄膜にリン、ホウ素等の不純物をイオ
    ン注入して、二つのソース・ドレイン領域と、この二つ
    のソース・ドレイン領域の間に上記ゲート電極と同じ幅
    を持つチャネル領域とを形成すると共に上記二つのソー
    ス・ドレイン領域を非晶質化する工程と、上記ゲート電
    極またはこのゲート電極と同じ幅を有するホトレジスト
    をマスクとしてSiなどの中性元素を斜め方向よりイオン
    注入し、上記チャネル領域の上記二つのソース・ドレイ
    ン領域近傍を非晶質化する工程と、500 ℃〜650 ℃の熱
    処理により、上記チャネル領域内の非晶質化されずに残
    った領域のSi結晶を核として、少なくとも上記チャネル
    領域内の非晶質化した領域を横方向に再結晶成長する工
    程とを有することを特徴とする薄膜トランジスタの製造
    方法。
  5. 【請求項５】 二つのソース・ドレイン領域と、この二
    つのソース・ドレイン領域の内側にオフセット領域また
    はＬＤＤ領域と、さらにこのオフセット領域またはＬＤ
    Ｄ領域の内側にチャネル領域とを形成したSi薄膜を有す
    る薄膜トランジスタにおいて、（１）上記オフセット領
    域またはＬＤＤ領域の少なくとも上記チャネル領域近傍
    の結晶粒径、（２）上記オフセット領域またはＬＤＤ領
    域の少なくとも上記二つのソース・ドレイン領域近傍の
    結晶粒径および（3)上記二つのソース・ドレイン領域の
    上記オフセット領域またはＬＤＤ領域近傍の結晶粒径、
    のうち少なくとも上記（１）〜（３）のいずれか一つを
    他の領域のSi薄膜の結晶粒径より大粒径化したことを特
    徴とする薄膜トランジスタ。
  6. 【請求項６】 大粒径化した結晶粒径がSi薄膜の膜面に
    平行な方向に長径を有することを特徴とする請求項第５
    項に記載の薄膜トランジスタ。
  7. 【請求項７】 絶縁性基板上に多結晶Si薄膜を形成した
    後、上記多結晶Si薄膜上にゲート絶縁膜を形成する工程
    と、上記ゲート絶縁膜上にゲート電極を形成する工程
    と、上記Si薄膜にリン、ホウ素等の不純物をイオン注入
    して、二つのソース・ドレイン領域と、この二つのソー
    ス・ドレイン領域の内側にオフセット領域またはＬＤＤ
    領域と、このオフセット領域またはＬＤＤ領域の内側に
    上記ゲート電極と同じ幅を有するチャネル領域とを形成
    する工程と、上記ゲート電極またはこのゲート電極と同
    じ幅を有するホトレジストをマスクとしてSiなどの中性
    元素をイオン注入して、上記二つのソース・ドレイン領
    域および上記オフセット領域またはＬＤＤ領域を非晶質
    化する工程と、500 ℃〜650 ℃の熱処理により、少なく
    とも非晶質化した上記オフセット領域またはＬＤＤ領域
    の上記チャネル領域近傍を、上記チャネル領域の多結晶
    Siを核として横方向に再結晶成長させる工程とを有する
    ことを特徴とする薄膜トランジスタの製造方法。
  8. 【請求項８】 絶縁性基板上に多結晶Si薄膜を形成した
    後、上記多結晶Si薄膜上にゲート絶縁膜を形成する工程
    と、上記ゲート絶縁膜上にゲート電極を形成する工程
    と、上記Si薄膜にリン、ホウ素等の不純物をイオン注入
    して、二つのソース・ドレイン領域と、この二つのソー
    ス・ドレイン領域の内側にオフセット領域またはＬＤＤ
    領域と、このオフセット領域またはＬＤＤ領域端の内側
    に上記ゲート電極と同じ幅を有するチャネル領域とを形
    成する工程と、上記ゲート電極またはこのゲート電極と
    同じ幅を有するホトレジストをマスクとしてSiなどの中
    性元素をイオン注入して、上記二つのソース・ドレイン
    領域および上記オフセット領域またはＬＤＤ領域を非晶
    質化する工程と、上記二つのソース・ドレイン領域が結
    晶化し上記オフセット領域またはＬＤＤ領域が結晶化し
    ない条件で熱処理する工程と、500 ℃〜650 ℃の熱処理
    により、非晶質化した上記オフセット領域またはＬＤＤ
    領域の少なくとも上記二つのソース・ドレイン領域およ
    び上記チャネル領域近傍を、結晶化した上記二つのソー
    ス・ドレイン領域の多結晶Si結晶および上記チャネル領
    域の多結晶Siを核として、横方向に再結晶成長させる工
    程とを有することを特徴とする薄膜トランジスタの製造
    方法。
  9. 【請求項９】 絶縁性基板上に多結晶Si薄膜を形成した
    後、上記多結晶Si薄膜上にゲート絶縁膜を形成する工程
    と、上記ゲート絶縁膜上にゲート電極を形成する工程
    と、上記Si薄膜にリン、ホウ素等の不純物をイオン注入
    して、二つのソース・ドレイン領域と、この二つのソー
    ス・ドレイン領域の内側にオフセット領域またはＬＤＤ
    領域と、このオフセット領域またはＬＤＤ領域の内側に
    上記ゲート電極と同じ幅を有するチャネル領域とを形成
    する工程と、上記ゲート電極またはこのゲート電極と同
    じ幅を有するホトレジストをマスクとして斜め方向から
    Siなどの中性元素をイオン注入して、上記チャネル領域
    の上記オフセット領域またはＬＤＤ領域近傍、上記オフ
    セット領域またはＬＤＤ領域および上記二つのソース・
    ドレイン領域を非晶質化する工程と、500 ℃〜650 ℃の
    熱処理により、（１）上記チャネル領域の上記オフセッ
    ト領域またはＬＤＤ領域近傍、（２）上記オフセット領
    域またはＬＤＤ領域の上記チャネル領域近傍、（３）上
    記オフセット領域またはＬＤＤ領域の上記二つのソース
    ・ドレイン領域近傍および（４）上記二つのソース・ド
    レイン領域の上記オフセット領域またはＬＤＤ領域近
    傍、のうち上記（１）、（１）〜（２）、（１）〜
    （３）もしくは（１）〜（４）を、上記チャネル領域内
    の非晶質化されずに残った領域の多結晶Siを核として横
    方向に再結晶成長させる工程とを有することを特徴とす
    る薄膜トランジスタの製造方法。
JP23169993A 1993-09-17 1993-09-17 薄膜トランジスタ及びその製造方法 Pending JPH0786604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23169993A JPH0786604A (ja) 1993-09-17 1993-09-17 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23169993A JPH0786604A (ja) 1993-09-17 1993-09-17 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0786604A true JPH0786604A (ja) 1995-03-31

Family

ID=16927620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23169993A Pending JPH0786604A (ja) 1993-09-17 1993-09-17 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0786604A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
JP2005049832A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2005197719A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 調節された移動度を有する半導体素子およびそれを適用した薄膜トランジスタ
WO2019171590A1 (ja) * 2018-03-09 2019-09-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
US6906346B2 (en) 2000-07-24 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device
JP2005049832A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2005197719A (ja) * 2003-12-30 2005-07-21 Samsung Electronics Co Ltd 調節された移動度を有する半導体素子およびそれを適用した薄膜トランジスタ
WO2019171590A1 (ja) * 2018-03-09 2019-09-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
KR100317622B1 (ko) 박막트랜지스터 및 그의 제조방법
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
US7390705B2 (en) Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same
JP2006093715A (ja) 薄膜トランジスタの製造方法
US20030030108A1 (en) Thin film transistor and method for manufacturing the same
US20070243670A1 (en) Thin Film Transistor (TFT) and Method for Fabricating the Same
JP2008252108A (ja) 半導体装置
JPWO2005119788A1 (ja) 電界効果トランジスタおよびその製造方法
KR101377990B1 (ko) Ｌｄｄ 구조를 갖는 박막 트랜지스터의 제조방법
KR100652216B1 (ko) 폴리실리콘 액정표시소자 제조 방법
JPH0786604A (ja) 薄膜トランジスタ及びその製造方法
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
JP4377706B2 (ja) 薄膜半導体装置の製造方法
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법
US6211535B1 (en) Method of manufacturing a semiconductor device
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JP3533477B2 (ja) ポリシリコン膜の形成方法
JPH04370937A (ja) 半導体装置の製造方法
JP2002026332A (ja) 薄膜トランジスタの製造方法
JP2000150896A (ja) 薄膜トランジスタおよびその製造方法
JPS6346776A (ja) 薄膜トランジスタの製造方法
KR100439347B1 (ko) 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JPH0982639A (ja) 半導体装置およびその製造方法
JPH05251465A (ja) 薄膜トランジスタ及びその製造方法