CN1497685A - 制造使用双重或多重栅极的薄膜晶体管的方法 - Google Patents

制造使用双重或多重栅极的薄膜晶体管的方法 Download PDF

Info

Publication number
CN1497685A
CN1497685A CNA2003101024062A CN200310102406A CN1497685A CN 1497685 A CN1497685 A CN 1497685A CN A2003101024062 A CNA2003101024062 A CN A2003101024062A CN 200310102406 A CN200310102406 A CN 200310102406A CN 1497685 A CN1497685 A CN 1497685A
Authority
CN
China
Prior art keywords
active channel
tft
crystal grain
grain boundary
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101024062A
Other languages
English (en)
Other versions
CN100361283C (zh
Inventor
李基龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1497685A publication Critical patent/CN1497685A/zh
Application granted granted Critical
Publication of CN100361283C publication Critical patent/CN100361283C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

本发明公开了一种制造使用双重或多重栅极的薄膜晶体管(TFT)的方法，其通过计算包括Nmax，即根据有源沟道的长度，在有源沟道区中的晶粒界面的最大数量的概率，并调整有源沟道之间的间隙，该间隙能够在确定了形成TFT衬底的多晶硅的晶粒的尺寸Gs、“主”晶粒界面相对垂直于栅极的有源沟道方向的方向倾斜的角度θ、有源沟道的宽度和有源沟道的长度的情况下，使采用双重或多重栅极的TFT的每个有源沟道区中的晶粒界面的数量一致。

Description

制造使用双重或多重栅极的薄膜晶体管的方法
技术领域
本发明涉及一种制造使用双重或多重栅极的薄膜晶体管的方法，并且特别涉及一种制造使用双重或多重栅极的薄膜晶体管的方法，通过使用双重或多重栅极，其能够改善使用多晶硅薄膜的薄膜晶体管的均匀性。
背景技术
本领域公知，诸如原子虚悬键(atom dangling bond)的成键缺陷(bondingdefect)存在于包括在有源沟道区中的多晶硅晶粒界面(crystal grain boundary)上，在使用多晶硅制造薄膜晶体管(以下称作TFT)时，其对电荷载流子起陷阱作用。
因此，晶粒的尺寸、尺寸的均匀性、数量和位置、以及方向不仅直接或间接地对诸如阈值电压(Vth)、阈下斜率(subthreshold slope)、电荷载流子迁移率、漏电流和器件稳定性的TFT特性产生明显的影响，还在使用TFT制造有源矩阵显示衬底(active matrix display substrate)时，对TFT依赖晶粒位置的稳定性产生明显的影响。
依据衬底上每个TFT的晶粒大小、倾角θ、有源沟道的尺寸(长度(L)、宽度(W))以及位置，在显示器的整个衬底上，包括于TFT的有源沟道区中的致命晶粒界面(fatal crystal grain boundary)(以下称作“主”晶粒界面)的数量可以彼此相等或不等，如图1A和1B所示。
如图1A和1B所示，对于晶粒尺寸为Gs、有源沟道尺寸为L×W且倾角为θ，当最大晶粒界面数为Nmax时，可以包括在有源沟道区中的“主”晶粒界面数为Nmax(在图1A中为2)或(Nmax-1)(在图1B中为3)，并且当对于所有TFT的有源沟道区中都包括Nmax个“主”晶粒界面时，可以获得最优的TFT特性的均匀性。因此，其中的每一个都具有相同的晶粒界面数的TFT越多，器件所具有的均匀性就越优。
另一方面，易发现，若包括Nmax个“主”晶粒界面的TFT数量等于包括(Nmax-1)个“主”晶粒界面的TFT数量，TFT衬底或显示器上的TFT的特性的均匀性最差。
利用顺续横向凝固(SLS；sequential lateral solidification)的结晶技术，多晶或单晶颗粒可在衬底上形成很大的硅晶粒，如图2A和2B所示。已报道了使用大尺寸硅晶粒制造的TFT可获得与使用单晶硅制造的TFT类似的特性。
然而，为了制造有源矩阵显示器，应该制造大量用于驱动器和像素阵列的TFT。
例如，在制造具有超级视频图形阵列(SVGA：super video graphics array)分辨率的有源矩阵显示器中，需要约百万个像素，对于液晶显示器(LCD)，每个像素需要一个TFT，而在使用有机发光物质的显示器(如，有机电致发光器件)中，每个像素需要两个或更多的TFT。
因此，可以通过沿特定方向仅在一至两百万或更多个每个TFT的有源沟道区中生长一定数量的晶粒，来制造该些TFT。
为解决这些问题，在PCT国际专利第WO 97/45827号中公开了将整个衬底上的非晶硅转变为多晶硅，或者在通过等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)或溅射沉积了非晶硅后，仅对衬底上的选定区域使用SLS技术结晶(图2A和2B)。
与具有几个μm×几个μm尺寸的有源沟道区相比，该些选定的区域还是相当宽的区域。另外，在SLS技术中使用的激光束的尺寸约为几个μm×几个μm，因此不可避免地需要激光束或平台的步进(steping)和跃变(shifting)，从而结晶衬底上整个区域或选定区域的非晶硅，其中在其上照射有激光束的区域之间存在着误对准。因此，包括在大量TFT有源沟道区中的“主”晶粒界面数发生变化，并且整个衬底上、驱动区域中或像素单元区域中的TFT具有不可预知的不均匀性。该不均匀性可对实现有源矩阵显示器产生破坏性的影响。
另外，在美国专利第6177391号中公开了晶粒界面对电荷载流子方向的阻挡效应被最小化(图3A)，并且因此，在通过使用SLS结晶技术形成大尺寸硅晶粒来制造用于包括驱动器和像素阵列的LCD的TFT并且同时存在大量的其中TFT特性对电荷载流子起陷阱作用的晶粒界面时，在有源沟道的方向平行于通过SLS结晶法生长得到的晶粒的方向的情况下，获得了次于单晶硅的TFT特性，并且在有源沟道区垂直于晶粒生长方向的情况下，TFT特性严重劣化。
在实际制造有源矩阵显示器时，存在驱动电路内的TFT和像素单元区域内的TFT一般具有90°的角度的情况，其中可通过按如下方式制造有源矩阵显示器来改善器件的均匀性，即有源沟道区的方向相对于晶粒生长角度倾斜30至60°，从而改善TFT之间特性的均匀性，而不明显劣化每个TFT的特性，如图3C所示。
然而，由于该方法也使用通过SLS结晶技术形成的有限尺寸的晶粒，因此存在致命晶粒界面包括在有源沟道区中的可能性。因此，该方法具有由TFT之间特性差异的存在导致的不可预知的不均匀性的问题。
发明内容
为了克服上述的问题，本发明的一个方面在于提供一种制造使用双重或多重栅极的TFT的方法，其中计算在有源沟道区中包括的致命晶粒界面数的概率，并且可在沿固定地规则化的晶体生长方向使用硅晶粒制造TFT时，改善整个衬底上局部TFT的均匀性。
本发明的其它方面和优点将部分地在下面展现，部分地由说明书或通过实践本发明而变得明显易懂。
本发明的前述和/或其它方面通过提供一种制造使用双重或多重栅极的TFT的方法来实现，包括：计算包括Nmax，即根据有源沟道的长度，在有源沟道区中的晶粒界面的最大数量的概率，并调整有源沟道之间的间隙，该间隙能够在确定了形成TFT衬底的多晶硅的晶粒的尺寸Gs、“主”晶粒界面相对垂直于栅极的有源沟道方向的方向倾斜的角度θ、有源沟道的宽度和有源沟道的长度的情况下，使采用双重或多重栅极的TFT的每个有源沟道区中的晶粒界面的数量一致。
该角度为-45°≤θ≤45°，且调整有源沟道之间的间隙，使得概率不为0.5。
附图说明
本发明的这些和其它的方面及优点将通过下面结合附图对优选实施例的描述而变得明显易懂，附图中：
图1A为截面图，示意地示出了其中对于相等的晶粒大小Gs和有源沟道尺寸L×W，致命晶粒界面数为2的TFT；道尺寸L×W，致命晶粒界面数为2的TFT；
图1B为截面图，示意地示出了其中致命晶粒界面数为3的TFT；
图2A和2B为截面图，示意地示出了包括具有大颗粒尺寸的硅晶粒的TFT的有源沟道，该大颗粒尺寸通过根据现有技术的顺续横向凝固(SLS)结晶形成；
图3A至3C为另一截面图，示意地示出了根据现有技术制造的TFT的有源沟道；
图4为示意图，示出了能够对在驱动电路衬底或显示器上制造的TFT的特性产生致命影响的致命晶粒界面数可根据TFT的位置变化；
图5A和5C为截面图，示意地示出了使用多晶硅的TFT结构，该多晶硅具有不垂直于TFT有源沟道区中源极/漏极方向的晶粒界面；
图5B为与TFT等价的示意图；
图6A和6B为辅助计算概率的视图，该概率对应于其中最大数量或最大数量减1个“主”晶粒界面包括于TFT结构的有源沟道区中，该TFT使用多晶硅，该多晶硅具有不垂直于有源沟道区中的源极/漏极方向的普通晶粒界面；
图7A和7B为辅助计算概率的视图，该概率对应于其中最大数量或最大数量减1个“主”晶粒界面包括于TFT结构的有源沟道区中，该TFT使用多晶硅，该多晶硅具有垂直于有源沟道区中的源极/漏极方向的晶粒界面；
图8A为说明具有相等的有源沟道长度2L和晶粒大小Gs的单个有源沟道TFT的视图；
图8B为说明具有相等的有源沟道长度2L和晶粒大小Gs的双重有源沟道TFT的视图；以及
图9和10为说明在根据本发明实施例的TFT制造工艺中，致命晶粒界面数根据TFT设计的变化。
具体实施方式
下面将详细描述本发明的优选实施例，其中的示例在附图中示出，附图中相同的附图标记始终表示相同的元件。
由于晶粒有限的尺寸，在制造用于有源矩阵显示器的TFT时，为改善TFT特性，在直接或间接对TFT特性产生重要影响的多晶硅晶粒被放大并
在本发明中，“晶粒大小”指可确定的晶粒界面之间的距离，并且通常以属于误差范围内的晶粒界面之间的距离定义。
特别地，在晶粒界面存在于有源沟道区中时，对TFT特性产生致命影响的晶粒界面，即其中晶粒界面相对垂直于有源沟道的方向的倾角为-45°≤θ≤45°的“主”晶粒界面，由于在形成多晶硅薄膜期间工艺精度的限制，导致了不可避免的缺陷。
包括在制造于驱动电路衬底或显示区上的TFT有源沟道区中的“主”晶粒界面数可根据晶粒的大小和方向、以及有源沟道的尺寸而变化，如图4所示。因此，对于制造得不均匀或者更差的TFT和显示区的特性，TFT和显示区可能根本未被驱动。
通过计算概率“P”(其中，在显示器整个衬底上的有源沟道区中包括能够在使用大尺寸硅晶粒制造TFT衬底期间决定TFT特性的均匀性的Nmax个，即最大数量的“主”晶粒界面)和概率“Q”(其中，在显示器整个衬底上的有源沟道区中包括(Nmax-1)个“主”晶粒界面)，并通过利用该些概率来使用双重或多重栅极，由此确定对于硅晶粒的大小和方向的最优工艺条件和有源沟道的最优尺寸，从而确保在制造TFT衬底和有源显示器时所需的TFT特性的均匀性，本发明提供了最优选的工艺条件和TFT尺寸。
若在显示器衬底或驱动电路衬底上TFT的有源沟道区中包括Nmax个，即最大数量的“主”晶粒界面的概率为“P”，则在TFT的有源沟道区中包括(Nmax-1)个“主”晶粒界面的概率“Q”将为(1-P)。
由此，限定了P+Q＝1，且P＝(a+b)/Gs。
如图6A所示，a+b为从中减去了沿主轴方向占据(Nmax-1)个晶粒的距离后的剩余距离，而Gs为沿主轴方向晶粒的大小。
另一方面，如图5C所示，若源极/漏极方向的法线为NN’，沿晶粒的主轴方向相邻晶粒之间的界面为“主”晶粒界面，并且法线NN’与“主”晶粒界面之间的角度θ为-45°≤θ≤45°。
具有L的长度和W的宽度的有源沟道区的垂直于“主”晶粒界面的距离，即有源沟道区中的最大距离D可用简单的三角函数表示如下(图5A)。
D＝(L+x)×cosθ
其中，x＝W×tanθ。
由于D＝(L+W×tanθ)×cosθ＝L×cosθ+W×tanθ×cosθ，且tanθ×cosθ为sinθ，D可以写为D＝L×cosθ+W×sinθ。因此，最大距离D可表示为有源沟道区的长度L和宽度W，以及“主”晶粒界面对法线NN’的倾角θ的函数。
若晶粒主轴方向上的大小为Gs，且包括在有源沟道区中的最大“主”晶粒界面数为Nmax，则Nmax可通过下面的数学表达式获得。
Nmax＝ξ(D/Gs)
其中，函数ξ可通过下面的表达式定义。
ξ(x)＝最小的整数≥x，
其中，x为任意数字。
即，可见ξ为这样一个函数，其中当x＝2时，Nmax＝2；当x＝2.3时，Nmax＝3。
另一方面，参照图6A和6B，a+b＝D-(Nmax-1)×Gs，且概率“P”可表示为下面的表达式1。
表达式1
P＝(D-(Nmax-1)×Gs)/Gs
且概率“Q”可表示为下面的表达式2。
表达式2
Q＝1-P＝1-(D-(Nmax-1)×Gs)/Gs＝(-D+Nmax×Gs)/Gs。
如上所述，仅Nmax或Nmax-1个“主”晶粒界面存在于有源沟道区中，且通过上述表达式表示的概率P的物理含义可通过下面的内容了解。
a)对于P＝0
(Nmax-1)个“主”晶粒界面中的最大数量(Nmax)个存在于有源沟道区的概率为0。因此，仅(Nmax-1)数量的“主”晶粒界面可存在于有源沟道区中。
b)对于0＜P＜0.5
Nmax数量的“主”晶粒界面可存在于有源沟道区的概率低于(Nmax-1)数量的“主”晶粒界面可存在于有源沟道区中的概率。
c)对于P＝0.5
Nmax数量的“主”晶粒界面包括于有源沟道区的概率等于(Nmax-1)数量的“主”晶粒界面包括于有源沟道区中的概率。
d)对于0.5＜P＜1
Nmax数量的“主”晶粒界面包括于有源沟道区的概率高于(Nmax-1)
Nmax数量的“主”晶粒界面包括于有源沟道区的概率高于(Nmax-1)数量的“主”晶粒界面包括于有源沟道区中的概率。
e)对于P＝1
Nmax个“主”晶粒界面中的最大数量个包括于有源沟道区的概率为1。因此，仅Nmax数量的“主”晶粒界面可存在于有源沟道区中。
由概率P的含义可见，在使用其中晶粒在主轴方向上的尺寸为Gs的多晶硅制造TFT时，驱动电路衬底或有源矩阵TFT显示器中TFT的均匀性由于包括在有源沟道区中的“主”晶粒界面数的不同，在P＝0.5时最差，而在P＝0或P＝1时最优。
然而，在湿法或干法蚀刻栅极金属以形成有源沟道期间，由于工艺裕度(process margin)的原因，使得不易获得P＝0或P＝1的概率，在使用多晶硅制造TFT衬底时，可执行硅结晶工艺来设计TFT，以给出晶粒的尺寸和方向，或根据基于概率P的范围的所需TFT设计来制造多晶硅薄膜，该概率P的范围(0＜P＜0.25或0.75＜P＜1)能够确保实现有源矩阵显示器所需的TFT特性的均匀性。
θ＝0情况下的数学表达式
在图7A和7B中，对于示出概率P的表达式，D＝L，概率P不再是W和θ的函数，其中概率P可表示为：
P＝(L-(Nmax-1)×Gs)/Gs
其中，由于(Nmax-1)数量的“主”晶粒界面包括在有源沟道区中的概率Q为P+Q＝1，
Q＝1-P＝{1-(L-(Nmax-1)×Gs)}/Gs＝(-L+Nmax×Gs)/Gs。
如上所述，所制造的TFT衬底的均匀性可通过使用表达式1计算其中对于任何的有源沟道尺寸以及晶粒大小和方向的组合都能对TFT特性产生致命影响的“主”晶粒界面的概率来预测，从而建立了硅结晶工艺，或设计TFT结构从而获得最优的均匀性。
所定义的表达式是有效的，并且即使在衬底上形成了两个大尺寸的硅晶粒时，也可以制造能够计算其中晶粒界面包括在有源沟道区中的概率并改善均匀性的优化TFT。
另一方面，TFT特性和TFT均匀性可通过调整使用双重或多重栅极而非单个栅极的栅极之间的间隙从而进一步改善局域范围内的TFT特性和TFT均匀性而得到改善。
即，为同步使用双重或多重栅极的TFT处每个沟道内包括的“主”晶粒界面数的栅极之间的间隔“S”可表示为下面的表达式3。
表达式3
S＝m×Gs×secθ-L
其中，Gs为晶粒的大小，m为大于0的整数，θ为致命晶粒界面(“主”晶粒界面)相对垂直于有源沟道的方向倾斜的角度，而L为双重或多重栅极中每一个的有源沟道的长度。
在θ＝0时，secθ＝1。因此，S可表示为S＝m×Gs-L。
在使用栅极之间由表达式3计算的间隙的设计和制造TFT时，对于由表达式3给出晶粒的大小和方向以及有源沟道的尺寸，由于包括在每个有源沟道区中的“主”晶粒界面的数量减少，与制造使用具有2L有源沟道长度的单个栅极的TFT相比，在制造使用具有相同的有源沟道长度的双重栅极的TFT时，TFT特性得到了改善。另外，在使用通过表达式3计算得到的“S”作为栅极之间的间隙(如图8A和8B)设计并制造TFT时，可通过相等地同步包括在每个有源沟道区中的“主”晶粒界面数，使均匀性得到确保。
在本发明中，可通过在计算了最大数量Nmax的“主”晶粒界面包括在显示器的整个衬底的有源沟道区中的概率“P”以及最大数量(Nmax-1)的“主”晶粒界面包括在显示器的整个衬底的有源沟道区中的概率“Q”之后，调整使用双重或多重栅极的栅极之间的间隙，可以改善TFT的特性和均匀性。
因此，可通过在依据本发明中定义的P值以及源极/漏极区(即TFT的有源沟道区)的宽度、长度或角θ，确定了实际工艺中的晶粒界面的数量之后，调整双重或多重栅极之间的间隙，来执行最优选的工艺。
另外，在使用本发明中制造的TFT的器件的情况下，均匀性得到了改善，使得器件特性得到改善。半导体器件或显示器可用作该器件，并且优选LCDI或EL被用作该显示器。
下面建议了一个优选示例，其用于帮助理解本发明。然而，下面的示例仅出于帮助理解本发明的目的而建议，并且本发明不限于下面的示例。
示例1概率P，其对应于沟道长度为L以及沟道之间的间隙S能够同步包括在使用双重或多重栅极的TFT的每个有源沟道区中的晶粒界面数，其中Gs为晶粒大小，θ为“主”晶粒界面相对垂直于有源沟道方向的方向的倾角，而沟道宽度W为10μm。
下表1示出了根据示例1的计算结果。
表1
    θ   Gs(μm)   L(μm)   Nmax    P     m     S
0° 0.4 1 3 0.500     34     0.20.6
2 5 1.000     67     0.40.8
3 8 0.500     89     0.20.6
4 10 1.000     1112     0.40.8
5 13 0.500     1314     0.20.6
2° 0.4 1 4 0.371     45     0.2530.653
2 6 0.869     67     0.0540.454
3 9 0.368     910     0.2550.655
4 11 0.866     1112     0.0560.456
5 14 0.365     1415     0.2570.658
5° 0.4 1 5 0.669     56     0.1400.541
2 8 0.160     89     0.3480.750
3 10 0.650     1011     0.1550.557
4 13 0.141     1314     0.3640.765
5 15 0.631     1516     0.1700.572
0° 2.5 1 1 0.400     12     1.54.0
2 1 0.800     12     0.53.0
3 2 0.200     23     2.04.5
4 2 0.600     23     1.03.5
5 2 1.000     34     2.55.0
2° 2.5 1 1 0.539     12     1.1533.655
2 1 0.939     12     0.1542.655
3 2 0.339     23     1.6564.157
4 2 0.739     23     0.6563.158
5 3 0.138     34     2.1594.660
5° 2.5 1 1 0.747     12     0.6423.151
2 2 0.146     23     2.1554.665
3 2 0.544     23     1.1593.669
4 2 0.943     23     0.1632.672
5 3 0.341     34     1.6764.186
对于其中主轴方向上的晶粒大小为4μm且有源沟道长度为10μm的、使用单个栅极的TFT，由表达式1可得，最大数量的致命晶粒界面包括在有源沟道区中的概率P为0.5。因此，由于从表达式2可得，数量为2的致命晶粒界面包括在有源沟道区中的概率Q为0.5，所以TFT特性依据位置极不均匀。由于致命晶粒界面包括于有源沟道区中，TFT的迁移率和TFT特性的改善限于有源矩阵显示器。
在此情况下，每个TFT由两个有源沟道构成，并且每个有源沟道的长度为5μm，使得在使用具有4μm晶粒大小的相等多晶硅制造具有10μm的
在此情况下，每个TFT由两个有源沟道构成，并且每个有源沟道的长度为5μm，使得在使用具有4μm晶粒大小的相等多晶硅制造具有10μm的相同沟道长度的双重栅极TFT时，致命晶粒界面的数量将为1或2(图9)。这意味着，与单个栅极TFT相比，对TFT特性产生致命影响的晶粒界面的数量降低。因此，整体TFT特性，例如导通电流特性，得到改善，使得可以预料场效应迁移率等大大降低。
然而，在TFT包括双重或多重栅极的情况下，一个致命晶粒界面包括在第一有源沟道区中，且两个致命晶粒界面包括在第二有源沟道区中，如图9，或者第一和第二有源沟道区中分别可包括1个和1个、2个和1个以及2个和2个致命晶粒界面的不同组合。这可导致TFT特性的不均匀。
在通过进行使相邻有源沟道之间的间隙满足表达式1的TFT设计和工艺时，区域范围内的TFT的均匀性可通过于栅极电极形成工艺期间，在相等地对准的区域中，使用相同晶粒大小的多晶硅区且同步包括在各个双重或多重栅极TFT的每个有源沟道区中的致命晶粒界面的数量而得到保证。然而，依据晶粒界面、致命晶粒界面的方向和用于源极/漏极的有源沟道的尺寸，不同数量的致命晶粒界面包括在每个沟道区中的概率仍存在，并且在整个衬底上或在衬底的选定区域内，对TFT的均匀性产生致命的影响，其中TFT的均匀性可通过应用有源沟道长度(对于2×4μm)来建立，其中整个衬底上或衬底的选定区域中的致命晶粒界面的数量通过表达式3获得为1(图10)。即，TFT特性可以改善，可以设计用于对于给定的晶粒尺寸确保完整的TFT均匀性的TFT，并且即使在工艺期间也可以通过使用表达式1和3预测并监测对应工艺裕度的均匀性。
根据本发明的TFT制造工艺可在使用具有均匀方向和固定尺寸的晶粒制造用于有源矩阵显示器的TFT时，确保优良的TFT特性和均匀性。
尽管已经示出并介绍了本发明的几个优选实施例，本领域技术人员应理解，可在不脱离本发明的原则和精神的情况下对这些实施例作出改动，本发明的范围在权利要求及其等效物中限定。

Claims (15)

1.一种制造使用双重或多重栅极的薄膜晶体管(TFT)的方法，包括：
计算包括Nmax的概率，即根据有源沟道的长度，在有源沟道区中的晶粒界面的最大数量的概率；以及
调整有源沟道之间的间隙，该间隙能够在确定了形成TFT衬底的多晶硅的晶粒的尺寸Gs、“主”晶粒界面相对垂直于栅极的有源沟道方向的方向倾斜的角度θ、有源沟道的宽度和有源沟道的长度的情况下，使采用双重或多重栅极的TFT的每个有源沟道区中的晶粒界面的数量一致。
2.如权利要求1所述的方法，其中该概率如下地计算：
P＝(D-(Nmax-1)×Gs)/Gs
其中，D＝L×cosθ+W×sinθ，L为TFT有源沟道的长度，W为TFT有源沟道的宽度，Nmax为可包括在具有L的长度和W的宽度的TFT有源沟道区中的“主”晶粒界面的最大数量，Gs为晶粒大小，θ为“主”晶粒界面相对垂直于TFT的有源沟道方向的方向倾斜的角度，m为大于0的整数，而W为具有双重或多重栅极的TFT的每个有源沟道的宽度。
3.如权利要求1所述的方法，其中有源沟道之间的间隙如下地计算：
S＝mGs·secθ-L
其中，Gs为晶粒大小，θ为致命晶粒界面，即“主”晶粒界面，相对垂直于有源沟道方向的方向倾斜的角度，而L为双重或多重栅极中每一个的每个有源沟道的长度。
4.如权利要求3所述的方法，其中该角度为-45°≤θ≤45°。
5.如权利要求3所述的方法，其中调整有源沟道之间的间隙，使得概率不为0.5。
6.如权利要求2所述的方法，其中有源沟道之间的间隙如下地计算：
S＝mGs·secθ-L
其中，Gs为晶粒大小，θ为致命晶粒界面，即“主”晶粒界面，相对垂直于有源沟道方向的方向倾斜的角度，而L为双重或多重栅极中每一个的每个有源沟道的长度。
7.如权利要求6所述的方法，其中该角度为-45°≤θ≤45°。
8.一种制造使用双重或多重栅极的TFT的方法，包括：
计算第一概率，其中Nmax，即最大数量的、能够在使用大尺寸的硅晶粒制造TFT衬底期间决定TFT特性均匀性的“主”晶粒界面包括在显示器的整个衬底上的有源沟道区中；以及
使用第一概率确定对于硅晶粒大小和方向的最优工艺条件以及有源沟道的最优尺寸来使用双重或多重栅极，从而确保TFT特性的均匀性。
9.如权利要求8所述的方法，其中概率如下地计算：
P＝(D-(Nmax-1)×Gs)/Gs
其中，D＝L×cosθ+W×sinθ，L为TFT有源沟道的长度，W为TFT有源沟道的宽度，Nmax为可包括在具有L的长度和W的宽度的TFT有源沟道区中的“主”晶粒界面的最大数量，Gs为晶粒大小，θ为“主”晶粒界面相对垂直于TFT的有源沟道方向的方向倾斜的角度，m为大于0的整数，而W为具有双重或多重栅极的TFT的每个有源沟道的宽度。
10.如权利要求8所述的方法，其中有源沟道之间的间隙如下地计算：
S＝mGs·secθ-L
其中，Gs为晶粒大小，θ为致命晶粒界面，即“主”晶粒界面，相对垂直于有源沟道方向的方向倾斜的角度，而L为双重或多重栅极中每一个的每个有源沟道的长度。
11.如权利要求10所述的方法，其中该角度为-45°≤θ≤45°。
12.如权利要求10所述的方法，其中调整有源沟道之间的间隙，使得概率不为0.5。
13.如权利要求9所述的方法，其中有源沟道之间的间隙如下地计算：
S＝mGs·secθ-L
其中，Gs为晶粒大小，θ为致命晶粒界面，即“主”晶粒界面，相对垂直于有源沟道方向的方向倾斜的角度，而L为双重或多重栅极中每一个的每个有源沟道的长度。
14.如权利要求13所述的方法，其中该角度为-45°≤θ≤45°。
15.一种制造使用双重或多重栅极的TFT的方法，包括：
提供TFT，使得每个TFT由两个有源沟道构成，并且每个有源沟道的长度为5μm，使得在使用具有4μm晶粒大小的相等多晶硅制造具有10μm的相同沟道长度的双重栅极TFT时，致命晶粒界面的数量将为一或二。
CNB2003101024062A 2002-10-21 2003-10-17 制造使用双重或多重栅极的薄膜晶体管的方法 Expired - Lifetime CN100361283C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR64366/2002 2002-10-21
KR10-2002-0064366A KR100454751B1 (ko) 2002-10-21 2002-10-21 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR64366/02 2002-10-21

Publications (2)

Publication Number Publication Date
CN1497685A true CN1497685A (zh) 2004-05-19
CN100361283C CN100361283C (zh) 2008-01-09

Family

ID=36461428

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101024062A Expired - Lifetime CN100361283C (zh) 2002-10-21 2003-10-17 制造使用双重或多重栅极的薄膜晶体管的方法

Country Status (5)

Country Link
US (2) US7011992B2 (zh)
EP (1) EP1414062A3 (zh)
JP (1) JP4338488B2 (zh)
KR (1) KR100454751B1 (zh)
CN (1) CN100361283C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007757A1 (en) * 2004-07-16 2006-01-26 Quanta Display Inc. A low temperature poly-silicon thin film transistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100731752B1 (ko) * 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
CN101681930B (zh) * 2007-06-22 2012-11-14 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2038669U (zh) * 1988-12-15 1989-05-31 中国科学院半导体研究所 双栅mos器件
GB9606083D0 (en) 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US6590230B1 (en) * 1996-10-15 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100244967B1 (ko) * 1996-12-26 2000-02-15 김영환 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
JP3274081B2 (ja) * 1997-04-08 2002-04-15 松下電器産業株式会社 薄膜トランジスタの製造方法および液晶表示装置の製造方法
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
FR2801396B1 (fr) * 1999-11-22 2002-11-08 Canon Kk Convertion en mode point de donnees numeriques
KR100660814B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 박막트랜지스터의 반도체층 형성방법
JP2001345454A (ja) 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001345451A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
JP2002246608A (ja) 2000-11-09 2002-08-30 Semiconductor Energy Lab Co Ltd 半導体装置
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
KR100483987B1 (ko) * 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007757A1 (en) * 2004-07-16 2006-01-26 Quanta Display Inc. A low temperature poly-silicon thin film transistor

Also Published As

Publication number Publication date
US20060110864A1 (en) 2006-05-25
US7482179B2 (en) 2009-01-27
CN100361283C (zh) 2008-01-09
JP4338488B2 (ja) 2009-10-07
EP1414062A2 (en) 2004-04-28
KR100454751B1 (ko) 2004-11-03
EP1414062A3 (en) 2008-04-23
JP2004146809A (ja) 2004-05-20
KR20040034270A (ko) 2004-04-28
US20040077132A1 (en) 2004-04-22
US7011992B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
CN1521858A (zh) 薄膜晶体管及其制造方法
CN1627873A (zh) 电致发光元件像素矩阵
CN1310338C (zh) 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
CN100335956C (zh) 图像显示装置
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1738061A (zh) 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN1324540C (zh) 具有多晶硅薄膜晶体管的平板显示装置
CN1716634A (zh) 半导体器件
CN101038867A (zh) 结晶半导体薄膜的方法
CN1241269C (zh) 薄膜晶体管及具有该薄膜晶体管之显示装置
CN100350553C (zh) 多晶硅膜的形成方法
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
CN101038868A (zh) 结晶半导体薄膜的方法
CN1527405A (zh) 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管
CN1573436A (zh) 图像显示装置
CN1324696C (zh) 包括多晶硅薄膜晶体管的平板显示装置及其制造方法
CN1495913A (zh) 用于薄膜晶体管的多晶硅薄膜和使用该多晶硅薄膜的器件
CN1892420A (zh) 用于连续横向固化技术的掩膜及用其形成多晶硅层的方法
CN1921124A (zh) 平板显示装置和互补金属氧化物半导体
US7750348B2 (en) Display device having crystal grain boundaries providing superior driving and luminance characteristics
US20040124480A1 (en) Thin film transistor with LDD/offset structure
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板
CN1503376A (zh) 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备
CN1794889A (zh) 低温多晶硅薄膜晶体管显示面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080109

CX01 Expiry of patent term