CN1527405A - 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管 - Google Patents

多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管 Download PDF

Info

Publication number
CN1527405A
CN1527405A CNA2004100036565A CN200410003656A CN1527405A CN 1527405 A CN1527405 A CN 1527405A CN A2004100036565 A CNA2004100036565 A CN A2004100036565A CN 200410003656 A CN200410003656 A CN 200410003656A CN 1527405 A CN1527405 A CN 1527405A
Authority
CN
China
Prior art keywords
polysilicon membrane
pattern
laser
mask
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100036565A
Other languages
English (en)
Other versions
CN100394617C (zh
Inventor
־
朴志容
朴惠香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1527405A publication Critical patent/CN1527405A/zh
Application granted granted Critical
Publication of CN100394617C publication Critical patent/CN100394617C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种用于显示器设备的多晶硅薄膜，该薄膜具有彼此不平行的相邻主晶粒间界，其中被主晶粒间界包围的面积大于1μm2，还公开了一种多晶硅薄膜的制造方法，以及用该方法制造的薄膜晶体管。

Description

多晶硅薄膜、其制法以及用 该膜制造的薄膜晶体管
用于参照的相关申请
本申请要求2003年3月5日公开的第2003-13829号韩国专利申请的优先权，其公开的内容全部作为参考文献在这里引用。
背景技术
1、发明领域
本发明涉及一种用于显示器设备的多晶硅薄膜、其制造方法，以及使用该膜制造的薄膜晶体管。本发明尤其涉及一种通过控制硅晶粒形状而制备的多晶硅薄膜及其该膜的制造方法，以及使用该多晶硅薄膜制造的薄膜晶体管。
2、相关领域的描述
一般来说，相继横向固化(SLS)法是用于结晶硅晶粒，该方法是通过在无定形硅层上重叠辐射激光束两次或更多次以使硅晶粒横向生长。用SLS方法制造的多晶硅晶粒的特点是它们从头到尾以长的柱状形成，并且由于有限的晶粒尺寸，在相邻的晶粒之间形成晶粒间界。
据报道多晶或单晶晶粒能通过SLS结晶技术在基板上形成大的硅晶粒，并且用这种大硅晶粒制造的薄膜晶体管(TFT)能获得与用单晶硅制造的TFT特性相似的性能。
图1A，图1B，图1C，图1D代表普通的SLS结晶方法。
在SLS结晶方法中，如图1A所示，如果激光束通过一个具有激光束传导区和激光束非传导区的掩膜对无定形硅进行辐射，则无定形硅在激光束传导区融化。
在激光束辐射完成后开始冷却时，在无定形硅/熔融硅的界面发生晶化，其中硅的温度逐渐从无定形硅/熔融硅界面降低到熔融硅层的控制部分，并以这样的方式形成温度梯度，随着热量的散失，熔融硅固化并结晶。
因此，参考图1B，形成了具有长的柱状晶粒的多晶硅薄膜层。随着热流从掩膜界面流向熔融硅层的中心部分，多晶硅晶粒横向地生长直到熔融硅层完全固化。
如图1C和1D所示，通过移动掩膜的激光束传导区域，使更多的无定形硅和结晶硅的一部分暴露出来，并用激光束辐射这些暴露区域，这样随着硅原子粘附于已经形成的并因掩膜覆盖而未融化的多晶硅晶粒上，晶粒的长度增加，其后部分熔融的无定形硅薄膜和结晶硅层随之冷却。
由于在制造TFT时，占线通道方向与通过SLS方法生长的晶粒方向平行的情况下晶粒间界对电荷载体方向的阻挡作用降至最小，因此，能获得与单晶硅相似的TFT特性。在占线通道方向与晶粒生长方向垂直的情况下，由于大量晶粒间界成为电荷载体的捕集器，因此TFT特性被大大削弱。
在用现有的SLS方法制备TFT的情况下，由于TFT特性随占线通道方向而发生大幅度改变，因此电路的装配性受到限制。
另一方面，WO97/45827的PCT国际专利和6322625美国专利公开了在整个基板上的无定形硅转化为多晶硅，或在基板上沉积无定形硅后，用SLS技术仅在基板上的选择性区域进行结晶。
另外，当通过用SLS结晶技术形成大的硅晶粒而制造用于包括驱动器和像素阵列的液晶显示器(LCD)设备的TFTs时，能获得与用单晶硅制造的TFTs特性相似的TFTs性能，这是因为占线通道方向与通过SLS结晶方法生长的晶粒方向平行的情况下，电荷载体方向的晶粒间界的阻挡作用降至最小，正如第6177391号美国专利中所述。但是在这个方法中存在大量能发挥电荷载体捕集器作用的晶粒间界，并且在该专利中在占线通道方向与晶粒生长方向相垂直的情况下，TFT特性也被大大削弱。
事实上，在制造活性基质显示器时，激励电路内部的TFTs通常与像素单元区域的TFT垂直的情况很多，其中通过以下方法制造活性基质显示器能提高设备的一致性，该方法是使占线通道区域的方向与晶体生长方向以30°-60°角度倾斜以提高TFTs间的性质一致性，与此同时每个TFT的性质都不被大幅度削弱。
但是，由于这个方法也使用了由SLS结晶技术形成的具有有限尺寸的晶粒，因此在占线通道区域内可能包括了致命的晶粒间界。因此，这个方法中存在由不可预知的非一致性导致的TFTs间的特性差异的问题。
发明概述
因此，为解决上述和/或相关技术的其他问题，本发明一个方面提供了一个控制多晶硅形状的方法，该多晶硅是使用SLS结晶方法制造多晶硅薄膜的情况下进行，并提供了通过该方法制造的多晶硅薄膜。
另外，本发明的另一个方面是通过使用上述制造的多晶硅薄膜，提供具有优越性能的TFT，该TFT不具有依赖于占线通道方向的TFT特性。
本发明的其他方面和优点将在下面的说明书中的部分阐述，并且这些方面和优点将部分地从说明书中更明显地体现，或可从本发明的实践中得到认识。
为了获得上述方面和/或其他方面的目的，本发明提供了一种用于显示器设备的多晶硅薄膜，该薄膜包括彼此不平行的相邻主晶粒间界，其中被主晶粒间界包围的面积大于1μm2。
另外，本发明提供了使用该多晶硅薄膜制造的薄膜晶体管。
另外，本发明提供了一种用于显示器设备的多晶硅薄膜的制造方法，该方法包括通过使用掩膜的激光使无定形硅进行结晶，该掩膜包括一个其中线形成的激光传导图案和激光非传导图案相混合的激光传导区域。
另外，本发明提供了一种用于显示器设备的多晶硅薄膜的制造方法，该方法包括通过使用掩膜的激光使无定形硅进行结晶，该掩膜中激光传导图案与激光非传导图案相混合，其中激光非传导图案是圆或点形成的不透明掩膜图案。
另外，本发明提供了一种用上述方法制造的用于电致发光显示器设备的多晶硅薄膜。
附图简述
本发明的这些和/或其他的方面和优点，将在结合附图的优选实施方案的下列描述中变得更加明显，并更容易理解。
图1A，1B，1C和1D是传统SLS结晶方法的简图；
图2是本发明一个实施方案中的多晶硅薄膜制造方法中使用的掩膜结构平面示意简图；
图3是使用图2中的掩膜制造的多晶硅薄膜的平面示意图；
图4是本发明另一个实施方案中的多晶硅薄膜制造方法中使用的掩膜结构平面示意简图；
图5是本发明的又一个实施方案中的掩膜图案，其中激光传导区域以线图案组的方式形成，该线图案组是在一个方向上以长矩形形成，并且这些线图案组以彼此间隔一定距离的方式，平行交替排列，并且激光非传导点形成的掩膜图案是以矩形排列。
图6是使用图5中的掩膜制造的多晶硅薄膜的晶粒；
图7是本发明的又一个实施方案中的掩膜图案，其中线图案组是在激光传导方向以长矩形形成，这样这些线图案组以彼此间隔一定距离的方式，相互平行排列，并且激光非传导点形成的图案以三角形图案排列。
图8是用图7中的掩膜制造的多晶硅薄膜的晶粒；
图9是本发明的再一个实施方案中的掩膜图案，其中线图案组在激光传导方向以长矩形形成，这样线图案组彼此相互垂直，并且激光非传导点形成的图案以不规则矩形形式排列。
图10是用图9中的掩膜制造的多晶硅薄膜的晶粒；
图11是通过使用本发明的实施方案制造的多晶硅薄膜制造的TFTs的电场移动性与通道方向的关系图；
图12是通过使用本发明的实施方案制造的多晶硅薄膜制造的TFTs的阈值电压与通道方向的关系图。
优选实施方案的详细描述
本发明的优选实施方案将详细描述，其中的实施例将对照附图加以说明，其中同样的参考数字代表同样的基元，并贯穿全文。下面对实施方案以参阅附图解释本发明。
图2是说明本发明一个实施方案中的多晶硅薄膜制造方法中使用的掩膜结构的平面示意简图；图3是使用该掩膜制造的多晶硅薄膜的平面示意图；
如图2所示，由于激光束是以穿越一个具有在一个方向形成的长矩形形状的线形图案的掩膜的方式进行辐射，在这种情况下，热流从激光束传导图案的边缘向中间部分形成，因此，多晶硅晶粒是以一个方向形成长的矩形形状。
在使用图2所示的掩膜图案的情况下，从激光传导部分的界面彼此相对地生长的硅晶粒，如图3所示，在图案的中心部分彼此相遇，这样形成了具有高突出部分的晶粒间界，这导致主晶粒间界以条纹状排布的柱状晶粒的形成。
图4是本发明另一个实施方案中的多晶硅薄膜制造方法中使用的掩膜结构平面示意简图。
在图4中，在使用其中激光束非传导部分具有圆或点形成的图案的掩膜的情况下，由于热流是从激光束不能通过的点图案的中央部分向外部角方向产生，因此多晶硅晶粒在每个方向上生长。
点图案以矩形排列的情况下，如果图案间的间隙小于晶粒横向生长距离，在各个点图案边缘生长的多晶硅晶粒就彼此碰撞以致形成的主晶粒间界相应地具有矩形形状。因此，具有不同形状的显微结构的多晶硅薄膜能通过控制掩膜图案的形状和排列而进行制造。
优选的是，多晶硅晶粒的相邻主晶粒间界彼此不平行，由主晶粒间界包围的面积大于1μm2。
图5表示本发明的又一个实施方案中的掩膜图案，其中激光传导区域以线图案组的方式形成，该线图案组在一个方向上以长矩形形式形成，并且这些线图案组以彼此间隔一定距离，相互平行排列，并且激光非传导点形成的掩膜图案以矩形排列。
图6所示为使用图5的掩膜制造的多晶硅薄膜的晶粒，其中在使用图5的掩膜图案使无定形硅结晶的情况下，多晶硅薄膜的主晶粒间界以矩形排列。在本发明的这个实施方案中也优选的是，多晶硅晶粒的相邻主晶粒间界彼此不平行，而由主晶粒间界包围的面积大于1μm2。
图7表示本发明的又一个实施方式中的掩膜图案，其中线图案组是在一个激光传导方向以长的矩形形成，这样线图案组是以彼此间隔一定距离的方式，相互交替地平行排列，并且激光非传导点形图案以三角形排列。
图8表示用图7的掩膜制造的多晶硅薄膜的晶粒，其中在使用图7的掩膜图案的无定形硅结晶的情况下，使多晶硅薄膜的主晶粒间界以六角形排列。在本发明的这个实施方式中也优选地多晶硅晶粒的相邻主晶粒间界彼此不平行，而由主晶粒间界包围的面积大于1μm2。
图9是本发明的再一个实施方式中的掩膜图案，其中线图案组在一个激光传导方向上以长的矩形形成，这样线图案组彼此相互垂直排列，并且激光非传导点形成的图案以不规则矩形排列。
图10表示用图9的掩膜制造的多晶硅薄膜的晶粒，其中在使用图9的掩膜图案的无定形硅结晶的情况下，使多晶硅薄膜的主晶粒间界以不规则的闭合多边形排列。在本发明的这个实施方式中也优选地多晶硅晶粒的相邻主晶粒间界彼此不平行，而主晶粒间界包围的面积大于1μm2。
本发明的这些实施方案中制造的多晶硅晶粒的主晶粒间界是围绕某个穿越主晶粒间界的轴为中心而彼此对称，并且主晶粒间界优选是以放射形或某个轴为中心而形成双曲线。
优选是使用用本发明的多晶硅薄膜制造的薄膜晶体管是用于有机电致发光显示器。
图11是通过使用图3和图9所示的本发明实施方式中的掩膜图案制造的多晶硅薄膜制造的TFTs的电场移动性与通道方向的关系图。
图12是通过使用图3和图9所示的本发明实施方式中掩膜图案制造的多晶硅薄膜制造的TFTs的阈值电压与通道方向的关系图。
如果图3所示的多晶硅薄膜的主晶粒间界垂直于TFT的占线通道方向，则由于晶粒间界的数目少，就会获得较高的电场移动性和较低的阈值电压特性。如果TFT的占线通道方向与主晶粒间界平行，由于晶粒间界的数目大，TFT特性就会大大削弱，这样电场移动性会降低60％或更多，阈值电压会增加60％或更多。
另一方面，TFT特性与通道方向的关系会被大大破坏，这样在使用图9所示掩膜制造的多晶硅薄膜晶体管的情况下，根据通道方向使TFT的特性差异控制在25％的范围内。
因此，本发明能通过使用其中线形图案与点形图案相混合的掩膜使无定形硅结晶而制造具有不同形状晶粒结构的多晶硅薄膜，并能通过设计掩膜来控制多晶硅薄膜微结构而制造不依赖于通道方向的性能优越的薄膜晶体管，因此通过制造薄膜晶体管提高了在嵌板上电路部分的集成度。
虽然对本发明的几个实施方式做了展示和描述，但可以理解，对本领域的熟练技术人员，在不脱离本发明原则和实质，限定在权利要求中的范围及其等同物下可对这些实施方案进行改变。

Claims (23)

1.一种用于显示器设备的多晶硅薄膜，该薄膜包括彼此不平行的相邻主晶粒间界，其中被主晶粒间界包围的面积大于1μm2。
2.如权利要求1所述的多晶硅薄膜，其中主晶粒间界以闭合曲线形或闭合多边形形成。
3.如权利要求1所述的多晶硅薄膜，其中主晶粒间界以矩形或六角形形成。
4.如权利要求1所述的多晶硅薄膜，其中主晶粒间界以穿越主晶粒间界的某个轴为中心而彼此对称。
5.如权利要求4所述的多晶硅薄膜，其中主晶粒间界以放射形或某个轴为中心而形成双曲线。
6.一种薄膜晶体管，它是用权利要求1的多晶硅薄膜制造的。
7.如权利要求6所述的薄膜晶体管，其中该薄膜晶体管是用于有机电致发光显示器设备。
8.一种制造用于显示器设备的多晶硅薄膜的方法，该方法包括使用一种包括线性激光传导图案和激光非传导图案相混合的激光传导区域的掩膜的激光使无定形硅结晶。
9.如权利要求8所述的方法，其中激光传导区域包括多个线形成的图案组，每组中的线形成图案都以长的矩形并平行而形成，并且相邻的线图案组以一定距离彼此间隔并交错排列，以使相互之间水平错位。
10.如权利要求8所述的方法，其中激光非传导区域包括大量彼此垂直排列的线形成的图案组。
11.如权利要求8所述的方法，其中激光非传导区域进一步包括圆或点形成的掩膜图案。
12.如权利要求11所述的方法，其中圆或点形成的掩膜图案以圆形、三角形、矩形或六角形排列。
13.如权利要求8所述的方法，其中线形成的激光传导图案比激光非传导图案宽。
14.如权利要求11所述的方法，其中圆或点形成的掩膜图案是不规则排列的。
15.一种制造用于显示器设备的多晶硅薄膜的方法，该方法包括通过使用掩膜的激光使无定形硅结晶，该掩膜中激光传导图案和激光非传导图案相混合，其中激光非传导图案为圆形或点形的不透明掩膜图案。
16.如权利要求15所述的制造方法，其中圆或点形成的不透明掩膜图案以圆形、三角形、矩形或六角形排列。
17.如权利要求15所述的制造方法，其中圆或点形成的不透明掩膜图案是不规则排列的。
18.一种用于显示器设备的多晶硅薄膜，其中多晶硅薄膜是通过权利要求15所述的方法制造。
19.如权利要求18所述的多晶硅薄膜，其中多晶硅薄膜用于有机电致发光显示器设备。
20.一种用于显示器设备的多晶硅薄膜，其中多晶硅薄膜通过权利要求8的方法制造。
21.如权利要求20所述的多晶硅薄膜，其中多晶硅薄膜是用于有机电致发光显示器设备。
22.一种制造多晶硅薄膜的方法，该方法包括使用其中线形成图案与圆或点形成图案相混合的掩膜而使无定形硅结晶，其中多晶硅薄膜具有不同形状的晶粒结构。
23.一种薄膜晶体管，该薄膜晶体管包括具有不同形状晶粒结构的多晶硅薄膜，其中多晶硅薄膜是通过使用其中线形成图案与圆或点形成图案相混合的掩膜使无定形硅结晶而制造的，并且其中薄膜晶体管的性能特征不依赖于晶粒间界相关的通道方向。
CNB2004100036565A 2003-03-05 2004-02-05 多晶硅薄膜及采用它制造的薄膜晶体管 Expired - Lifetime CN100394617C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR13829/03 2003-03-05
KR10-2003-0013829A KR100534579B1 (ko) 2003-03-05 2003-03-05 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
KR13829/2003 2003-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101218979A Division CN100521091C (zh) 2003-03-05 2004-02-05 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN1527405A true CN1527405A (zh) 2004-09-08
CN100394617C CN100394617C (zh) 2008-06-11

Family

ID=32923801

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100036565A Expired - Lifetime CN100394617C (zh) 2003-03-05 2004-02-05 多晶硅薄膜及采用它制造的薄膜晶体管
CNB2006101218979A Expired - Lifetime CN100521091C (zh) 2003-03-05 2004-02-05 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101218979A Expired - Lifetime CN100521091C (zh) 2003-03-05 2004-02-05 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管

Country Status (4)

Country Link
US (3) US7183571B2 (zh)
JP (1) JP4454333B2 (zh)
KR (1) KR100534579B1 (zh)
CN (2) CN100394617C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
CN103781587A (zh) * 2011-07-29 2014-05-07 Ats自动化加工系统公司 用于生产硅细棒的系统和方法
CN105097453A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534579B1 (ko) 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
TWI298111B (en) * 2005-06-03 2008-06-21 Au Optronics Corp A mask used in a sequential lateral solidification process
KR100796590B1 (ko) 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR100769124B1 (ko) * 2005-12-28 2007-10-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100786293B1 (ko) * 2006-05-24 2007-12-18 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100953657B1 (ko) * 2007-11-13 2010-04-20 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
JP2012234057A (ja) * 2011-05-02 2012-11-29 Elpida Memory Inc フォトマスクおよび半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP4278013B2 (ja) * 1999-03-19 2009-06-10 シャープ株式会社 薄膜素子の製造方法
US6177391B1 (en) * 1999-05-27 2001-01-23 Alam Zafar One time use disposable soap and method of making
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
CN1200320C (zh) * 2000-11-27 2005-05-04 纽约市哥伦比亚大学托管会 用激光结晶化法加工衬底上半导体薄膜区域的方法和掩模投影系统
EP1354341A1 (en) 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
KR100379361B1 (ko) 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP2003178978A (ja) 2001-12-12 2003-06-27 Sharp Corp 結晶性半導体薄膜と結晶性半導体薄膜の形成方法、結晶性半導体薄膜の形成装置および結晶性半導体薄膜の形成用マスク、並びに半導体装置
JP2003308042A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 画像表示装置
KR100534579B1 (ko) 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
US7815734B2 (en) 2004-10-05 2010-10-19 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
CN103781587A (zh) * 2011-07-29 2014-05-07 Ats自动化加工系统公司 用于生产硅细棒的系统和方法
CN103781587B (zh) * 2011-07-29 2016-09-07 Ats自动化加工系统公司 用于生产硅细棒的系统和方法
CN105097453A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
WO2017028499A1 (zh) * 2015-08-14 2017-02-23 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
CN105097453B (zh) * 2015-08-14 2018-10-19 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置

Also Published As

Publication number Publication date
US20070114534A1 (en) 2007-05-24
US7767507B2 (en) 2010-08-03
US7777226B2 (en) 2010-08-17
KR20040078979A (ko) 2004-09-14
CN1967779A (zh) 2007-05-23
US20050285120A1 (en) 2005-12-29
US7183571B2 (en) 2007-02-27
CN100394617C (zh) 2008-06-11
KR100534579B1 (ko) 2005-12-07
JP2004274037A (ja) 2004-09-30
US20040173800A1 (en) 2004-09-09
JP4454333B2 (ja) 2010-04-21
CN100521091C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
KR100704331B1 (ko) 박막 트랜지스터 장치
US7767507B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
CN1514304A (zh) 用于连续横向固化的掩模和采用它的结晶方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
GB2338597A (en) Method of forming a thin film transistor by laser induced crystallisation in a predetermined direction
CN1638038A (zh) 激光束图案掩模及采用它的结晶方法
CN1291452C (zh) 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法
CN1574225A (zh) 多晶硅的制作方法和使用多晶硅的开关器件
CN1501336A (zh) 平板显示器及其制造方法
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
CN1310338C (zh) 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
CN1577022A (zh) 液晶显示装置及其制造方法
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
CN100350553C (zh) 多晶硅膜的形成方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
CN1617300A (zh) 多晶硅薄膜的制造方法和用多晶硅薄膜制造的显示器件
CN100342495C (zh) 多晶硅薄膜制造方法以及使用该多晶硅薄膜的设备
CN1636162A (zh) 薄膜晶体管和液晶显示器
CN1622280A (zh) 非晶质硅膜的结晶方法
CN1892420A (zh) 用于连续横向固化技术的掩膜及用其形成多晶硅层的方法
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
CN1503376A (zh) 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备
CN1577011A (zh) 具有多晶硅薄膜晶体管的液晶显示器及其制造方法
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co.,Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080611

CX01 Expiry of patent term