CN1503376A - 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备 - Google Patents

薄膜晶体管和使用该薄膜晶体管的有机电致发光设备 Download PDF

Info

Publication number
CN1503376A
CN1503376A CNA031411223A CN03141122A CN1503376A CN 1503376 A CN1503376 A CN 1503376A CN A031411223 A CNA031411223 A CN A031411223A CN 03141122 A CN03141122 A CN 03141122A CN 1503376 A CN1503376 A CN 1503376A
Authority
CN
China
Prior art keywords
film transistor
thin
tft
active channel
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031411223A
Other languages
English (en)
Inventor
־
朴志容
朴惠香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1503376A publication Critical patent/CN1503376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种具有很好的均匀性的薄膜晶体管，以及使用该薄膜晶体管的有机电致发光设备。该薄膜晶体管的特征在于多晶硅的主晶界不与漏极区和有源通道区间的边界相交，从而由于很好的电流特性，可提供具有很好的均匀性的薄膜晶体管，这样该薄膜晶体管能够在具有很好性能的有机电致发光设备中使用。

Description

薄膜晶体管和使用该薄膜晶体管 的有机电致发光设备
技术领域
本发明涉及具有很好的均匀性和电荷特性的薄膜晶体管，以及使用该薄膜晶体管的有机电致发光设备，且尤其是，涉及具有很好的均匀性的薄膜晶体管，其中多晶硅通过采用SLS结晶技术制造并被使用，以及使用该薄膜晶体管的有机电致发光设备。
背景技术
当使用多晶硅制造TFT(薄膜晶体管)时，键合缺陷，如存在于包括在有源通道区的多晶硅晶粒边界上的原子悬挂键，已被知道用作载流子的陷阱。
因此，当使用TFT制造有源矩阵显示基底时，晶粒的尺寸均匀性、数量和位置以及取向不仅直接或间接地对TFT特性如阈值电压(Vth)、亚阈值斜率、载流子迁移率、漏电流和设备稳定性产生重大影响，而且对取决于晶粒位置的TFT的均匀性也产生了重大影响。
包括在显示设备整个衬底上的多个TFT有源通道区内的重要晶界(此后称为“主”晶界)的数量，取决于有源通道的尺寸(长度(L)，宽度(W))和每个TFT在衬底上的位置，可彼此相等或不同(图1A和图1B)。
“主”晶界具有相对于电流流动方向从45°至135°的倾斜角度，且能够在形成于衬底上的多晶硅的位置上受到控制。
如图1A和1B所示，对于晶粒尺寸为Gs，有源通道尺寸为L×W，且晶界倾斜角度为θ的情况，包括在有源通道区中的“主”晶界的数量是Nmax(在图1A的情况下为3)或Nmax-1(在图1A的情况下为2)，其取决于TFT衬底或显示设备的位置。在这些情况下，当对于所有TFT在有源通道区中都包括Nmax数量的“主”晶界时，最大晶界数为Nmax，且能够获得具有很好均匀性的TFT特性。
另一方面，易于期望的是，如果包括Nmax条“主”晶界的TFT的数量等于包括Nmax-1条“主”晶界的TFT的数量，在TFT衬底或显示设备上的TFT特性的均匀性是最差的状态。
已经知道，使用SLS(连续侧向凝固)结晶技术，多晶或单晶颗粒能够形成大的硅颗粒，如图2A或图2B所示，且当使用大的硅颗粒制造TFT时，能够获得与使用单晶硅制造的TFT的特性相类似的特性。
然而，为制造有源阵列显示器，对于激励器和像素阵列应制造大量TFT。
例如，在制造具有SVGA级分辨率的有源矩阵显示器的过程中，要制得约一百万个像素，在液晶显示器的情况下，每个像素中需要一个TFT，且在使用有机发光衬底(例如，有机电致发光设备)的显示器中需要至少两个或多个TFT。
因此，不可能通过仅在每个TFT的一百万个或二百万个或更多有源通道区在特定的方向上生长恒定数目的晶粒来制造晶粒。
为解决这个问题，在PCT申请WO97/45827中公开了一种技术，即通过PECVD、LPCVD或溅射方法沉积非晶硅，可将整个衬底上的非晶硅转变成多晶硅或可通过SLS仅在衬底的选定区域结晶，如图2A和2B所示。
选定的区域与有源通道区相比是一个相当宽的区域，其具有几μm×几μm的尺寸。在SLS结晶中使用的激光束的尺寸是大约几mm×几十mm，且在衬底上使整个衬底或选定区域的非晶硅结晶必然需要激光束或级(stage)的阶跃(stepping)和移动，其中在激光束辐射到的区域间存在偏移，这样包括在多个TFT有源通道区中的“主”晶界的数量发生变化，而在整个衬底或在激励区和像素单元区上的TFT将具有不可预测的不均匀性。该不均匀性能够对有源矩阵显示设备的应用产生致命地恶劣影响。
此外，在美国专利6,177,301中公开：当为LCD设备制造TFT时，有源通道的方向与通过SLS结晶方法生长的晶粒方向平行，在这种情况下，载流子方向上的晶界的势垒效应被最小化，如图3A中所示，所述LCD设备包括激励器和通过使用SLS结晶技术形成大的硅颗粒的像素阵列。因此，在有源通道的方向与晶粒生长的方向垂直的情况下，因为存在许多晶界，其中TFT特性充当另外载流子的陷阱，所以，多晶硅的TFT特性变得与单晶硅的TFT特性一样好，但是，TFT特性被大大地损害，如图3B所示。
有这样一些情况：当真正制造一有源矩阵显示器时，在激励器电路中的TFT和在像素单元区中的TFT通常具有90°的角度，其中通过以这样一种方式倾斜地制造有源矩阵显示器，能够提高该设备的均匀性，所述方式是：使有源通道区的方向倾斜晶粒的生长角度30至60°以提高多个TFT间的均匀性特性，同时不严重损害每个TFT的特性，如图3C所示。
然而，因为上述方法也使用通过SLS结晶技术形成的具有有限尺寸的晶粒，主要的晶界有可能被包括在有源通道区中。因此，上述方法的问题在于存在引起TFT间特性差异的不可预测的不均匀性。
发明内容
因此，本发明的一个方面在于通过使用由SLS技术形成的多晶硅提供具有很好的均匀性和电荷特性的TFT。
本发明的其他方面和优点将部分地在下面的描述中列出，且部分在描述中是显而易见的，或可从发明的实践中获知。
本发明前述的和/或其他方面可通过提供薄膜晶体管来实现，其特征在于多晶硅的主晶界不与漏极区和有源通道区之间的边界相交。
本发明前述的和/或其他方面可通过提供包括一制成的薄膜晶体管的有机电致发光设备来实现，其特征在于多晶硅的主晶界不与漏极区和有源通道区之间的边界相交。
本发明前述的和/或其他方面可通过提供薄膜晶体管来实现，其特征在于存在于多晶硅中的主晶界不与薄膜晶体管的漏极区和有源通道区之间的边界相交，且该主晶界相对于电流流动方向具有从45°至135°的倾斜角。
本发明前述的和/或其他方面可通过提供使用薄膜晶体管的有机电致发光设备来实现，所述薄膜晶体管的特征在于存在于多晶硅中的主晶界不与薄膜晶体管的漏极区和有源通道区之间的边界相交，且该主晶界相对于电流流动方向具有从45°至135°的倾斜角。
本发明前述的和/或其他方面可通过提供薄膜晶体管来实现，其特征在于存在于多晶硅中的主晶界不在薄膜晶体管的有源通道区之内，且该主晶界相对于电流流动方向具有从45°至135°的倾斜角。
在本发明的另一方面，上述TFT的多晶硅由SLS方法制造。
本发明前述的和/或其他方面可通过提供使用薄膜晶体管的有机电致发光设备来实现，所述薄膜晶体管的特征在于存在于多晶硅中的主晶界不在薄膜晶体管的有源通道区之内，该主晶界相对于电流流动方向具有从45°至135°的倾斜角。
本发明前述的和/或其他方面可通过提供薄膜晶体管来实现，该薄膜晶体管包括：存在于多晶硅中的主晶界和有源通道区，其中主晶界在有源通道区的宽度之外。
附图说明
本发明的这些和/或其他方面和优点，通过优选实施例的下列描述，并结合附图，将变得显而易见和更易于理解，附图中：
图1A是示意性地示出了TFT的截面图，其中对于同等的晶粒尺寸Gs和有源通道尺寸L×W，主晶界的数量是2；
图1B是示意性地示出了TFT的截面图，其中主晶界的数量是3；
图2A和2B是示意性地示出了包括硅晶粒的TFT的有源通道的截面图，所述硅晶粒具有通过传统连续侧向凝固(SLS)方法形成的大颗粒尺寸；
图3A至3C是示意性地示出了传统制得的TFT的有源通道的其他截面图；
图4是一示意图，其表明：能够对在驱动电路衬底或显示器上制得的TFT的特性有重要影响的主晶界的数量，能够依据TFT的位置而变化；
图5示出了一截面的照片，其中切割多晶硅衬底以使得能够示出主晶界的宽度；
图6A示意性地示出了根据本发明的一个实施例制得的TFT的截面图；
图6B是一曲线图，其示出了图6A中的TFT的源漏电流和栅极电压间的关系；
图7是一照片，其表明：当主晶界远离漏极区和有源通道区间的边界时，产生隆起；
图8A示意性地示出了作为比较例制得的TFT的截面图；
图8B是一曲线图，其示出了图8A中的TFT的源漏电流和栅极电压间的关系；
图9是一照片，其表明：当主晶界远离漏极区和有源通道区间的边界时，产生隆起。
具体实施方式
下面详细地描述本发明的优选实施例，各例子在附图中示出，其中同样的附图标记始终代表同样的元件。为解释本发明，参考附图，将在下面描述这些实施例。
当扩展和调整多晶硅的晶粒以改善TFT的特性时，由于有限的晶粒尺寸，在相邻的晶粒间形成晶界。制造用于有源矩阵显示的TFT时，多晶硅的晶粒直接或间接地对TFT的特性产生重要影响。
本发明中的“晶粒尺寸”代表晶界间可确定的距离，且通常定义为已落入误差范围内的晶界的距离。
特别地，当晶界存在于有源通道区时，或当主晶界在有源通道区内相对于电流流动方向形成从45°至135°的角度时，对TFT特性有重要影响的晶界，当形成多晶硅薄膜时，由于工艺精度的限制，造成了不可避免的缺陷。
此外，包括在驱动电路衬底或显示器上制得的TFT的有源通道区内的“主”晶界的数量可依据晶粒的尺寸和取向以及有源通道的尺寸而变化，如图4所示。因此，制得的TFT和显示器的特性将变得不均匀或更糟，该TFT和/或包含这些TFT的显示器可能甚至根本不能被驱动。
通过考虑到“主”晶界的位置严重影响TFT特性，且因此调节“主”晶界的位置以避免这些影响，本发明改善了TFT的特性。
图5示出了一截面的照片，其中切割多晶硅衬底以使得能够示出“主”晶界的宽度，其中“主”晶界通常具有约1μm的长度，作为两端之间的部分(如图5所示)，在两端点上开始出现多晶硅表面的弯曲。
图6A示意性地示出了根据本发明的一个实施例制得的TFT的截面图，图6B是一曲线图，示出了图6A中的TFT的源漏电流和栅极电压间的关系。
通过图6B可以看出，曲线恒定而没有随栅极电压改变的源漏电流的变化，即当“主”晶界与接触点(切线)分隔开一定距离时，所谓的“隆起”不会产生，在所述的接触点上，栅极的有源通道区在一定距离上与漏极区相交，如图6A所示。
“主”晶界应该与栅极的有源通道区和漏极区相交的接触点(切线)相隔的距离是这样一个距离，其中主晶界的宽度不重叠在有源通道区的边界上，如图5中所示。
图7示出了不产生隆起的情况，其中可以看出主晶界与有源通道区的边界相隔相当大的距离。
图8A示意性地示出了作为比较例制得的TFT的截面图，图8B是一曲线图，其示出了图8A中的TFT的源漏电流和栅极电压间的关系。
正如图8B中能够看出，在栅极的有源通道区和漏极区相交的接触点(切线)被图8A中的“主”晶界的宽度叠盖的情况下，产生“隆起”，其中出现依据栅极电压而产生的源漏电流的变化。因此，优选“主”晶界不与栅极的有源通道区和漏极区相交的接触点(切线)重叠。
可以看出，产生“隆起”时例子是有源通道区的边界被主晶界的宽度叠盖时的情况，如图9的照片所示
因此，当不产生“隆起”，能够提供具有很好的均匀性和电荷特性的TFT，这时，电流特性保持恒定，如图6A所示；而当产生“隆起”，TFT的均匀性被损害，电流特性不能保持恒定，如图8A所示。
在本发明中，“主”晶界与源-漏极间的电流流动的方向垂直，或何时主晶界相对于电流流动方向形成从45°至135°的角度，是无关紧要的。
此外，在本发明的另一实施例中，在栅极的有源通道中不存在“主”晶界，因此在这种情况下，对于可能存在于有源通道区中的“主”晶界的数量的关心是无关紧要的。
因此，即使在“主”晶粒的尺寸大于有源通道的宽度的情况下，因为不产生上述的“隆起”这样的现象，所以，能够获得TFT的好的均匀性和电荷特性。
另一方面，多晶硅通过SLS(连续侧向凝固)技术形成。
制得的薄膜晶体管能够被使用在需要上述条件的显示设备中，而且因为对于电流特性来说，薄膜晶体管具有很好的均匀性和电荷特性，所以优选地，该薄膜晶体管能够在有机电致发光设备中使用。
本发明通过在距漏极和有源通道区接触的区域尽可能远的位置形成“主”晶界，提供了具有很好特性的TFT，从而最大程度地限制了隆起的产生。
尽管已经示出和描述了本发明的几个优选实施例，但对于本领域的技术人员应可以理解，在不脱离本发明的主旨和精神的前提下，在该实施例中所作的改动，本发明的范围在权利要求书和其等同物中限定。

Claims (16)

1.一种薄膜晶体管，其中，存在于多晶硅中的主晶界不与该薄膜晶体管的漏极区和有源通道区间的边界相交。
2.根据权利要求1所述的薄膜晶体管，其中，主晶界的宽度是小于等于1μm。
3.根据权利要求1所述的薄膜晶体管，其中，主晶界的中心与漏极区和有源通道区间的边界至少相隔0.5μm。
4.根据权利要求1所述的薄膜晶体管，其中，主晶粒的尺寸大于有源通道区的宽度。
5.根据权利要求1所述的薄膜晶体管，其中，主晶界和电流流动方向彼此垂直。
6.根据权利要求1所述的薄膜晶体管，其中，主晶界相对于电流流动方向的角度是从45°至135°。
7.根据权利要求1所述的薄膜晶体管，其中，多晶硅通过连续侧向凝固方法制造。
8.根据权利要求1所述的薄膜晶体管，其中，在有源通道区内不存在主晶界。
9.一种有机电致发光设备，其使用了根据权利要求1所述的薄膜晶体管。
10.一种薄膜晶体管，其中，存在于多晶硅中的主晶界不与该薄膜晶体管的漏极区和有源通道区间的边界相交，且现有的主晶界具有相对于电流流动方向从45°至135°的角。
11.如权利要求10所述的薄膜晶体管，其中，多晶硅通过连续侧向凝固方法制造。
12.一种有机电致发光设备，其使用了根据权利要求10所述的薄膜晶体管。
13.一种薄膜晶体管，其中，存在于多晶硅中的主晶界不在该薄膜晶体管的有源通道区内。
14.如权利要求13所述的薄膜晶体管，其中，多晶硅通过连续侧向凝固方法制造。
15.一种有机电致发光设备，其使用了根据权利要求13所述的薄膜晶体管。
16.如权利要求13所述的薄膜晶体管，其中，存在的主晶界相对于电流流动方向具有从45°至135°的倾斜角度。
CNA031411223A 2002-11-19 2003-06-09 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备 Pending CN1503376A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0071998A KR100514179B1 (ko) 2002-11-19 2002-11-19 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR71998/2002 2002-11-19

Publications (1)

Publication Number Publication Date
CN1503376A true CN1503376A (zh) 2004-06-09

Family

ID=32226320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031411223A Pending CN1503376A (zh) 2002-11-19 2003-06-09 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备

Country Status (5)

Country Link
US (1) US20030193069A1 (zh)
EP (1) EP1422760A3 (zh)
JP (1) JP2004172569A (zh)
KR (1) KR100514179B1 (zh)
CN (1) CN1503376A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
CN104538402A (zh) * 2014-12-30 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW279275B (zh) * 1993-12-27 1996-06-21 Sharp Kk
US5498904A (en) * 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP3859978B2 (ja) * 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
CN104538402A (zh) * 2014-12-30 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置
CN104538402B (zh) * 2014-12-30 2018-01-23 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Also Published As

Publication number Publication date
US20030193069A1 (en) 2003-10-16
KR20040043729A (ko) 2004-05-27
JP2004172569A (ja) 2004-06-17
KR100514179B1 (ko) 2005-09-13
EP1422760A3 (en) 2004-06-30
EP1422760A2 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
CN1310338C (zh) 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件
CN1855393A (zh) 薄膜晶体管及其制造方法
CN1458698A (zh) 薄膜半导体器件
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
CN1794069A (zh) 薄膜晶体管阵列面板
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
CN102194886B (zh) 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
CN1527405A (zh) 多晶硅薄膜、其制法以及用该膜制造的薄膜晶体管
CN1503376A (zh) 薄膜晶体管和使用该薄膜晶体管的有机电致发光设备
CN100350553C (zh) 多晶硅膜的形成方法
CN1467859A (zh) 薄膜半导体器件及其制造方法和图像显示装置
CN1591146A (zh) 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器
CN1495913A (zh) 用于薄膜晶体管的多晶硅薄膜和使用该多晶硅薄膜的器件
CN1577457A (zh) 平板显示器
CN1636162A (zh) 薄膜晶体管和液晶显示器
CN100474627C (zh) 具有轻掺杂漏区/偏移区（ldd/offset）结构的薄膜晶体管
CN1249650C (zh) 具有优良特性的显示器件
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
CN1851926A (zh) 具有平坦表面的多晶硅薄膜及其制造方法
CN1783501A (zh) 平板显示器
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板
KR100507345B1 (ko) 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자
CN1544977A (zh) 防止电极线断线的平面显示器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20040609