CN1645612A - 具复合多晶硅层的半导体结构及其应用的显示面板 - Google Patents
具复合多晶硅层的半导体结构及其应用的显示面板 Download PDFInfo
- Publication number
- CN1645612A CN1645612A CN 200510051959 CN200510051959A CN1645612A CN 1645612 A CN1645612 A CN 1645612A CN 200510051959 CN200510051959 CN 200510051959 CN 200510051959 A CN200510051959 A CN 200510051959A CN 1645612 A CN1645612 A CN 1645612A
- Authority
- CN
- China
- Prior art keywords
- region
- polysilicon region
- polysilicon
- amorphous silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 230
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 228
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000002131 composite material Substances 0.000 title claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 238000002425 crystallisation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract 2
- 238000005224 laser annealing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000003746 surface roughness Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005499 laser crystallization Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构，包括一基板；一第一多晶硅区域，形成于基板上；一第二多晶硅区域，形成于基板上，且与第一多晶硅区域之间分隔一间距；一绝缘层，形成于基板上，并覆盖第一多晶硅区域和第二多晶硅区域；及一第三多晶硅区域，形成于绝缘层上，且位于间距的上方。应用在显示面板时，位于有源式显示区域的第三多晶硅区域其晶界方向与有源层通道方向成一角度，而位于驱动电路区域的第三多晶硅区域其晶界方向大致平行于有源层通道方向。
Description
技术领域
本发明涉及一种具复合多晶硅层的半导体结构及其应用的显示面板，特别是涉及一种具有特定晶界方向、且表面粗糙度低的复合多晶硅的半导体结构及其应用的显示面板。
背景技术
有机发光(Organic Electroluminescence)平面显示器为电流驱动元件，依据驱动方式可分为无源式矩阵方法(Passive Matrix Method)与有源式矩阵方法(Active Matrix Method)。而有源式有机发光显示器(AMOLED)利用薄膜晶体管(Thin Film Transistor，TFT)搭配电容储存装置，来控制有机发光元件(OLED)的亮度灰阶表现。
大致来说，无源式有机发光显示器(PMOLED)的制作成本及技术门坎较低，但受限于驱动电流效能不彰，分辨率无法提高，且在无源驱动下，扫描线选择到的像素会被点亮，但无法保持亮度，因此应用产品尺寸局限于约5″以内。而有源式有机发光显示器则因为有电容储存信号之故，当扫描线扫过像素后，该像素仍然能保持原有的亮度，是故OLED并不需要被驱动到非常高的亮度，因此可达到优选的寿命表现，也可以达成高分辨率的需求。再者，有源式有机发光显示器的驱动电流效能优于无源式有机发光显示器，且像素和电性元件TFT可整合于玻璃基板上。
在玻璃基板上成长TFT的技术，可为非晶硅(Amorphous Silicon，a-Si)制造工艺与低温多晶硅(Low Temperature Poly-Silicon，LTPS)制造工艺，LTPSTFT与a-Si TFT的最大分别，在于其电性与制造工艺繁简的差异。LTPS TFT拥有较高的载流子迁移率，较高载流子迁移率意味着TFT能提供更充份的电流，然而其制造工艺上却较繁复；而a-Si TFT则反之，虽然a-Si的载流子迁移率不如LTPS，但其制造工艺较简单。
在转换非晶硅成为多晶硅的技术方面，目前已经发展出多种结晶方法，例如准分子激光退火(Excimer Laser Annealing，ELA)技术，连续结晶(Continuous Grain Silicon，CGS)技术，激光横向结晶(Sequential LateralSolidification，SLS)技术和金属诱发横向结晶(Metal Induced LateralCrystallization，MILC)技术等。而所运用的激光也有多种，如准分子激光(Excimer Laser)，连续波激光(Continuous Wave(CW)Laser)和激光束脉冲(Laser Beam Pulse)等。其中，与准分子激光退火方法相比，使用连续波激光退火方式可以获得较大晶粒尺寸的多晶硅薄膜。一般而言，晶粒愈大载流子迁移率愈佳，以n型元件的载流子迁移率能高达约566cm2/s-V，因此目前在转换非晶硅成为多晶硅的技术方面又以连续波激光最受到瞩目。
然而，利用连续波激光(CW Laser)退火方式所产生的多晶硅晶粒，其晶界(Grain Boundary)难以控制，而且多晶硅层表面非常的粗糙，请参考图8(a)、图9(a)，对于应用元件的电性有很大的影响。以薄膜晶体管(Thin FilmTransistor，TFT)元件中的有源层为例，若有源层中的多晶硅层表面十分粗糙(i.e.表面凹凸不平)，在多晶硅层上方形成一栅极氧化层(Gate Oxide Layer)时，靠近多晶硅层凸起处的氧化层结构会产生变化，使得后续进行蚀刻制造工艺时容易将氧化层蚀穿而裸露出多晶硅层。另外，当施加一电压于TFT时，在粗糙的多晶硅层表面的突起处容易产生尖端放电的现象，造成同一基板上元件的电性表现十分不稳定。为了获得较平滑的多晶硅层表面，传统上还是以准分子激光退火方式来转换非晶硅成为多晶硅。
图1绘示一种传统的具复合多晶硅层的半导体结构的示意图。如图1所示，在基板2上具有一图案化绝缘层4，例如是一氧化层，然后在图案化绝缘层4上方沉积一非晶硅层，再利用准分子激光退火方式将非晶硅层转换成一多晶硅层6。虽然使用准分子激光退火方式可形成粗糙度较低的多晶硅表面，然而，所产生的晶粒较小，请参考图8(b)、附图9(b)，载流子迁移率低，作为有源层的元件时其电性表现不佳。
因此，如何研发出一种可以产生特定晶界方向且表面粗糙度低的多晶硅层，使应用的元件不但载流子迁移率高，电性的表现亦稳定且良好，实为研发者一重要努力目标。
发明内容
有鉴于此，本发明的目的就是在提供一种具复合多晶硅层的半导体结构及其应用的显示面板，其较规则的晶界与低表面粗糙度，可使应用的显示面板其载流子迁移率高，且具有良好的电性。
根据本发明的目的，提出一种半导体结构，包括：一基板；一第一多晶硅区域，形成于基板上；一第二多晶硅区域，形成于基板上，且与第一多晶硅区域之间分隔一间距；一绝缘层，形成于基板上，并覆盖第一多晶硅区域和第二多晶硅区域；及一第三多晶硅区域，形成于绝缘层上，且位于间距的上方。
根据本发明的目的，还提出一种显示面板，包括一基板和一复合多晶硅层形成于基板上。基板上包括一有源式显示区域及一驱动电路区域。复合多晶硅层包括：一第一复合多晶硅层，位于有源式显示区域；第二复合多晶硅层，位于驱动电路区域。
其中，第一复合多晶硅层包括一第一多晶硅区域、一第二多晶硅区域和一第三多晶硅区域，且第一多晶硅区域与第二多晶硅区域之间分隔一第一间距，第三多晶硅区域位于第一间距的上方，且第一多晶硅区域、第二多晶硅区域和第三多晶硅区域以一第一绝缘层电性隔离，且第三多晶硅区域的晶界方向与有源式显示区域的一有源层通道方向成一角度。
其中，第二复合多晶硅层包括一第四多晶硅区域、一第五多晶硅区域和一第六多晶硅区域，且第四多晶硅区域与第五多晶硅区域之间分隔一第二间距，第六多晶硅区域位于第二间距的上方，且第四多晶硅区域、第五多晶硅区域和第六多晶硅区域以一第二绝缘层电性隔离，且第六多晶硅区域的晶界方向大致平行于驱动电路区域的一有源层通道方向。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1绘示一种传统的具复合多晶硅层的半导体结构的示意图。
图2，其绘示依照本发明一优选实施例的具复合多晶硅层的半导体结构的示意图。
图3A～3E，其绘示依照本发明第一实施例的半导体结构的制造方法。
图4A～4F，其绘示依照本发明第二实施例的半导体结构的制造方法。
图5绘示一种有源式显示元件的示意图。
图6A、6B分别绘示应用本发明一实施例的半导体结构其晶界与有源层通道方向的排列示意图。
图7A、7B分别绘示应用本发明一实施例的半导体结构于有源式显示区域和驱动电路区域的剖面示意图。
图8(a)为连续波激光制作出的多晶硅薄膜的扫瞄电子显微镜(SEM)图。
图8(b)为准分子激光制作出的多晶硅薄膜的扫瞄电子显微镜(SEM)图。
图9(a)为连续波激光制作出的多晶硅薄膜的原子力显微镜(AFM)图。
图9(b)为准分子激光制作出的多晶硅薄膜的原子力显微镜(AFM)图。
图10(a)为传统以连续波激光结晶化所制作出之多晶硅薄膜的原子力显微镜(AFM)图(观察高度＝460nm)。
图10(b)为依照本发明实施例之以连续波激光结晶化所制作出之多晶硅薄膜的原子力显微镜(AFM)图(观察高度＝397nm)。
图11(a)为依照本发明实施例的以连续波激光结晶化所制作出的多晶硅薄膜的扫瞄电子显微镜(SEM)图。
图11(b)为图11(a)的局部放大图，其晶界方向都会沿特定方向成长。
图12为中心线平均粗度Ra的计算示意图。
图13为粗度最大值Rt的计算示意图。
图14为根号平均平方根粗度Rms的计算示意图。
简单符号说明
2、11、31、41、601：基板
4：图案化绝缘层
6：多晶硅层
14、34、44、74、84：第一多晶硅区域
16、36、46、76、86：第二多晶硅区域
18、38、48、78、88：绝缘层
20、40、50、80、90：第三多晶硅区域
d、d1、d2：间距
32、42：第一非晶硅层
33、43：第一非晶硅区域
35、43：第二非晶硅区域
39、49：第二非晶硅层
60：有源式显示元件
603：有源式显示区域
605：驱动电路区域
GB1、GB2：晶界
CH1、CH2：有源层通道
703：第一复合多晶硅层
705：第二复合多晶硅层
具体实施方式
请参照图2，其绘示依照本发明一优选实施例的具复合多晶硅层的半导体结构的示意图。半导体结构包括一基板11，一第一多晶硅区域14、一第二多晶硅区域16、一绝缘层18和一第三多晶硅区域20。其中，第一多晶硅区域14和第二多晶硅区域16形成于基板11上，且两者之间分隔一间距d。绝缘层18形成于基板11上，覆盖并电性隔离第一多晶硅区域14和第二多晶硅区域16。第三多晶硅区域20形成于绝缘层18上，且位于间距d的上方。
此种半导体结构的第一多晶硅区域14、第二多晶硅区域16和第三多晶硅区域20由激光退火方式转换非晶硅区域而形成。此种结构主要是能够控住激光退火时的温度梯度差，当多晶硅被激光加热至熔融状态时，会先由中央向两侧凝固，藉此可以控制住晶界沿特定方向成长，并且可以降低凝固时造成突起(protrusion)的高度。因此，所形成的多晶硅，不但晶界可延一特定方向成长，且表面粗糙度较使用传统的半导体结构(如图1)来得低。
以下以两实施例说明形成本发明的半导体结构的制造方法。
第一实施例
请参照图3A～3E，其绘示依照本发明第一实施例的半导体结构的制造方法。首先，提供一基板31，并形成一第一非晶硅层32于基板31上，如图3A所示。接着，图案化第一非晶硅层32，以形成一第一非晶硅区域33和一第二非晶硅区域35于基板31上，如图3B所示。此时，第一非晶硅区域33和第二非晶硅区域35分隔一间距d。
然后，形成一绝缘层38于基板31上，并覆盖第一非晶硅区域33和第二非晶硅区域35，如图3C所示。其中，绝缘层38例如是一氧化层，其厚度范围约在10nm与500nm之间。之后，再形成一第二非晶硅层39于绝缘层38上，如图3D所示。最后，施以一退火处理，以将第一非晶硅区域33、第二非晶硅区域35和第二非晶硅层39分别转换成第一多晶硅区域34、第二多晶硅区域36和第三多晶硅区域40，如图3E所示。
在第一实施例中，优选地以一连续波激光(CW Laser)退火方式扫描基板31，以作为退火处理的步骤。以连续波激光进行加热时，会将第一非晶硅区域33、第二非晶硅区域35(下层)和第二非晶硅层39(上层)融化，因此第二非晶硅层39液态的硅会因表面张力由高处集中流向低处，之后凝固时，液态的硅会由低处中央向两侧凝固，这样方式可以因避免凝固时挤压造成的突起而得到一个平坦的表面，亦即依实施例结晶化的表面粗糙程度，如图10(b)所示，比依传统结晶化的表面粗糙程度要来得低，如图10(a)所示，并且由于此结构给予一个特定的热流方向，使得晶粒会沿着特定方向成长而产生一个规则的晶界，如图11(a)、图11(b)所示。
第二实施例
请参照图4A～4F，其绘示依照本发明第二实施例的半导体结构的制造方法。首先，提供一基板41，并形成一第一非晶硅层42于基板41上，如图4A所示。接着，图案化第一非晶硅层42，以形成一第一非晶硅区域43和一第二非晶硅区域45于基板41上，如图4B所示。此时，第一非晶硅区域43和第二非晶硅区域45分隔一间距d。
然后，结晶第一非晶硅区域43和第二非晶硅区域45，以分别形成第一多晶硅区域44和第二多晶硅区域46，如图4C所示。结晶方式可以是连续波激光退火、准分子激光退火、或脉冲式激光退火其中任一种，在此并没有特别限制。
然后，形成一绝缘层48于基板41上，并覆盖第一多晶硅区域44和第二多晶硅区域46，如图4D所示。其中，绝缘层48例如是一氧化层，其厚度范围约在10nm与500nm之间。之后，再形成一第二非晶硅层49于绝缘层48上，如图4E所示。最后，施以一退火处理，以将第二非晶硅层49转换成第三多晶硅区域50，如图4F所示。在第二实施例中，优选地以一脉冲式激光退火方式扫描基板41，以形成第三多晶硅区域50。
粗度实验
本发明激光结晶后的半导体结构(如图2所示)与传统激光结晶后的结构(如图1所示)，量测其表面粗糙的程度，部分量测结果列于表一。
表一
| 中心线平均粗度Ra(nm) | 均方根粗度Rms(nm) | 粗度最大值Rmax(nm) | |
| 传统结构 | 22.1 | 15.1 | 460.1 |
| 本发明的结构 | 2.8 | 3.5 | 19.9 |
如表一结果所示：本发明的半导体结构的确能够有效地降低高低差(Rt、Rmax)及单位面积的平均粗糙程度(Ra、Rms)。
从多次的实验结果发现：本发明的半导体结构，不论是由第一实施例或第二实施例的制造方法所制成，其具有特定方向性结晶的第三多晶硅区域20的粗度最大值约小于25nm，均方根(Rms)粗度约小于5nm。粗糙度计算方法如下：
中心线平均粗度Ra-请参考图12。从粗度曲线在中心线的方向中，取其量测长度L，而这部分的中心线与粗度曲线的偏差绝对值加以平均计算所得到的值为中心线平均粗度Ra。至于量测长度在JIS规范中是以截断值的3倍以上为原则，ISO规范中是以截断值的5倍为原则。以Ra为表面的判定值时，其值是以量测长度全长的凹凸做平均计算，所以在部分有较大刮痕的情况下时，对于Ra也不会有太大的影响。
粗度最大值Rt(Rmax)-请参考图13。从粗度曲线中取其基准长度L，在其中心线部位以平行的两直线上下靠合时，其两直线间(波峰至波谷)的差值为粗度最大值Rt(Rmax)。
均方根粗度Rms(Rq)-请参考图14。从粗度曲线在中心线的方向中，取其量测长度L，而这部分的中心线与粗度曲线的偏差值的平方在量测长度L的区间做积分，而在其区间平均所得的值再开根号为均方根粗度Rms(Rq)。
另外，在实际应用时，显示元件内不同区域有不同的性能要求，因此本发明的具有方向性结晶的多晶硅层可依照应用元件的需要而作适当的安排。请同时参照图5、6A～6B、7A～7B。图5绘示一种有源式显示元件的示意图。图6A、6B分别绘示应用本发明一实施例其半导体结构的晶界与有源层通道方向的排列示意图。
如图5所示，以一有源式显示元件60为例，基板601上一般包括一有源式显示区域(Displaying Region)(或称像素区域)603及一驱动电路区域(Current Driving Region)605。
在有源式显示区域603中较重视电性的均匀度是否良好，因此，在应用本发明一实施例的半导体结构于有源式显示区域603时，优选地使具有方向性结晶的多晶硅层其晶界(GB1)与有源式显示区域的一有源层通道(CH1)方向成一角度(非平行设置)θ，如图6A所示。角度θ的范围例如约为5度至85度之间。当然，当角度θ的范围大于90度时，则可将此角度视为180-θ度，而此180-θ度的范围例如约为5度至85度之间。于优选情况下，此角度θ或180-θ的角度为45度。
在驱动电路区域605中则较重视载流子迁移率(Mobility)的电性表现。而驱动电路区域605中多晶硅的晶粒大小和晶界规则性均会对载流子迁移率造成影响。因此，在应用本发明一实施例的半导体结构于驱动电路区域605时，优选地使具有方向性结晶的多晶硅层其晶界(GB2)大致平行于驱动电路区域605的一有源层通道(CH2)方向，如图6B所示。
图7A、7B分别绘示应用本发明一实施例的半导体结构于有源式显示区域和驱动电路区域的剖面示意图。应用于有源式显示区域603时，如图7A所示，半导体结构具有一第一复合多晶硅层703形成于基板601上。第一复合多晶硅层703包括第一多晶硅区域74、一第二多晶硅区域76和一第三多晶硅区域80，且第一多晶硅区域74与第二多晶硅区域76之间分隔一第一间距d1。第三多晶硅区域80位于第一间距d1的上方，且第一多晶硅区域74、第二多晶硅区域76和第三多晶硅区域80以第一绝缘层78电性隔离，且第三多晶硅区域80的晶界方向与有源式显示区域603的一有源层通道方向成一角度。
应用于驱动电路区域605时，如图7B所示，半导体结构具有一第二复合多晶硅层705形成于基板601上。第二复合多晶硅层705包括一第四多晶硅区域84、一第五多晶硅区域86和一第六多晶硅区域90，且第四多晶硅区域84与第五多晶硅区域86之间分隔一第二间距d2。第六多晶硅区域90位于第二间距d2的上方，且第四多晶硅区域84、第五多晶硅区域86和第六多晶硅区域90以一第二绝缘层88电性隔离，且第六多晶硅区域90的晶界方向大致平行于驱动电路区域605的一有源层通道方向。
如上所述，依照本发明一实施例的半导体结构，其多晶硅层不但具有一特定方向的结晶(晶界规则)，使载流子迁移率增加，且其表面粗糙度低，可增加应用元件的电性。
综上所述，虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1.一种半导体结构，包括：
一基板；
一第一多晶硅区域，形成于该基板上；
一第二多晶硅区域，形成于该基板上，且与该第一多晶硅区域之间分隔一间距；
一绝缘层，形成于该基板上，并覆盖该第一多晶硅区域和该第二多晶硅区域；及
一第三多晶硅区域，形成于该绝缘层上，且位于该间距的上方。
2.如权利要求1所述的半导体结构，其中该第三多晶硅区域为一方向性结晶的多晶硅。
3.如权利要求2所述的半导体结构，应用于一显示元件的一驱动电路区域时，该第三多晶硅区域的晶界方向大致平行于该驱动电路区域的一有源层通道方向。
4.如权利要求2所述的半导体结构，应用于一显示元件的一有源式显示区域时，该第三多晶硅区域的晶界方向与该有源式显示区域的一有源层通道方向成一角度。
5.如权利要求1所述的半导体结构，其中该第三多晶硅区域的粗度最大值约小于25nm。
6.如权利要求1所述的半导体结构，其中该第三多晶硅区域的均方根粗度约小于5nm。
7.一种半导体结构，其包含：
一具有方向性结晶的多晶硅，其粗度最大值小于25nm。
8.如权利要求7所述的半导体结构，其中该多晶硅的均方根粗度约小于5nm。
9.一种半导体结构的制造方法，包括：
提供一基板；
提供一第一多晶硅区域、一第二多晶硅区域和一第三多晶硅区域于该基板上方，且该第一多晶硅区域与该第二多晶硅区域之间分隔一间距，该第三多晶硅区域位于该间距的上方，且该第一多晶硅区域、该第二多晶硅区域和该第三多晶硅区域以一绝缘层电性隔离。
10.如权利要求9所述的制造方法，其包括下列步骤：
形成一第一非晶硅层于该基板上；
图案化该第一非晶硅层，以形成一第一非晶硅区域和一第二非晶硅区域于该基板上；
形成一绝缘层于该基板上，并覆盖该第一非晶硅区域和该第二非晶硅区域；
形成一第二非晶硅层于该绝缘层上；
施以一退火处理，以形成该第一多晶硅区域、该第二多晶硅区域和该第三多晶硅区域。
11.如权利要求9所述的制造方法，其包括下列步骤：
形成第一非晶硅层于该基板上；
图案化该第一非晶硅层，以形成一第一非晶硅区域和一第二非晶硅区域于该基板上；
结晶该第一非晶硅区域和该第二非晶硅区域，以分别形成该第一多晶硅区域和该第二多晶硅区域；
形成一绝缘层于该基板上，并覆盖该第一多晶硅区域和该第二多晶硅区域；
形成一第二非晶硅层于该绝缘层上；
施以一退火处理，以形成该第三多晶硅区域。
12.一种显示面板，包括：
一基板，其包括一有源式显示区域及一驱动电路区域；及
一复合多晶硅层，形成于该基板上，包括：
一第一复合多晶硅层，位于该有源式显示区域，包括：
一第一多晶硅区域、一第二多晶硅区域和一第三多晶硅区域，且该第一多晶硅区域与该第二多晶硅区域之间分隔一第一间距，该第三多晶硅区域位于该第一间距的上方，且该第一多晶硅区域、该第二多晶硅区域和该第三多晶硅区域以一第一绝缘层电性隔离，且该第三多晶硅区域的晶界方向与该有源式显示区域的一有源层通道方向成一角度；
一第二复合多晶硅层，位于该驱动电路区域，包括：
一第四多晶硅区域、一第五多晶硅区域和一第六多晶硅区域，且该第四多晶硅区域与该第五多晶硅区域之间分隔一第二间距，该第六多晶硅区域位于该第二间距的上方，且该第四多晶硅区域、该第五多晶硅区域和该第六多晶硅区域以一第二绝缘层电性隔离，且该第六多晶硅区域的晶界方向大致平行于该驱动电路区域的一有源层通道方向。
13.如权利要求12所述的显示面板，其中该第三多晶硅区域和该第六多晶硅区域的粗度最大值约小于25nm。
14.如权利要求12所述的显示面板，其中该第三多晶硅区域和该第六多晶硅区域的均方根粗度约小于5nm。
15.如权利要求12所述的显示面板，其中该第三多晶硅区域的晶界方向与该有源式显示区域的该有源层通道方向所形成的角度约为5度至85度。
16.一种显示面板的制造方法，至少包括步骤：
提供一基板，该基板包括一有源式显示区域及一驱动电路区域；
形成一第一复合多晶硅层于该基板的该有源式显示区域，其中，该第一复合多晶硅层包括一第一多晶硅区域、一第二多晶硅区域和一第三多晶硅区域，且该第一多晶硅区域与该第二多晶硅区域之间分隔一第一间距，该第三多晶硅区域位于该第一间距的上方，且该第一多晶硅区域、该第二多晶硅区域和该第三多晶硅区域以一第一绝缘层电性隔离，且该第三多晶硅区域的晶界方向与该有源式显示区域的一有源层通道方向成一角度；
形成一第二复合多晶硅层于该基板的该驱动电路区域，其中，该第二复合多晶硅层包括一第四多晶硅区域、一第五多晶硅区域和一第六多晶硅区域，且该第四多晶硅区域与该第五多晶硅区域之间分隔一第二间距，该第六多晶硅区域位于该第二间距的上方，且该第四多晶硅区域、该第五多晶硅区域和该第六多晶硅区域以一第二绝缘层电性隔离，且该第六多晶硅区域的晶界方向大致平行于该驱动电路区域的一有源层通道方向。
17.如权利要求16所述的制造方法，其中形成该第一复合多晶硅层的步骤包括：
形成一第一非晶硅层于该基板上；
图案化该第一非晶硅层，以形成一第一非晶硅区域和一第二非晶硅区域于该基板上；
形成一第一绝缘层于该基板上，并覆盖该第一非晶硅区域和该第二非晶硅区域；
形成一第二非晶硅层于该第一绝缘层上；
施以一退火处理，以形成该第一多晶硅区域、该第二多晶硅区域和该第三多晶硅区域。
18.如权利要求16所述的制造方法，其中形成该第二复合多晶硅层的步骤包括：
形成一第三非晶硅层于该基板上；
图案化该第三非晶硅层，以形成一第四非晶硅区域和一第五非晶硅区域于该基板上；
形成一第二绝缘层于该基板上，并覆盖该第四非晶硅区域和该第五非晶硅区域；
形成一第四非晶硅层于该第二绝缘层上；
施以一退火处理，以形成该第四多晶硅区域、该第五多晶硅区域和该第六多晶硅区域。
19.如权利要求16所述的制造方法，其中形成该第一复合多晶硅层的步骤包括：
形成一第一非晶硅层于该基板上；
图案化该第一非晶硅层，以形成一第一非晶硅区域和一第二非晶硅区域；
结晶该第一非晶硅区域和该第二非晶硅区域，以分别形成该第一多晶硅区域和该第二多晶硅区域；
形成一第一绝缘层于该基板上，并覆盖该第一多晶硅区域和该第二多晶硅区域；
形成一第二非晶硅层于该第一绝缘层上；
施以一退火处理，以形成该第三多晶硅区域。
20.如权利要求16所述的制造方法，其中形成该第二复合多晶硅层的步骤包括：
形成一第三非晶硅层于该基板上；
图案化该第三非晶硅层以形成一第四非晶硅区域和一第五非晶硅区域；
结晶该第四非晶硅区域和该第五非晶硅区域，以分别形成该第四多晶硅区域和该第五多晶硅区域；
形成一第二绝缘层于该基板上，并覆盖该第四多晶硅区域和该第五多晶硅区域；
形成一第四非晶硅层于该第二绝缘层上；
施以一退火处理，以形成该第六多晶硅区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100519599A CN100372119C (zh) | 2005-02-23 | 2005-02-23 | 具复合多晶硅层的半导体结构及其应用的显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100519599A CN100372119C (zh) | 2005-02-23 | 2005-02-23 | 具复合多晶硅层的半导体结构及其应用的显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1645612A true CN1645612A (zh) | 2005-07-27 |
| CN100372119C CN100372119C (zh) | 2008-02-27 |
Family
ID=34876617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100519599A Expired - Fee Related CN100372119C (zh) | 2005-02-23 | 2005-02-23 | 具复合多晶硅层的半导体结构及其应用的显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100372119C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286467B (zh) * | 2008-04-30 | 2012-07-04 | 上海集成电路研发中心有限公司 | 一种减小在线扫描电子显微镜误测定的方法 |
| CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043274A (ja) * | 2000-07-25 | 2002-02-08 | Kanto Chem Co Inc | ポリシリコン膜の表面処理剤及びそれを用いたポリシリコン膜の表面処理方法 |
| JP4045731B2 (ja) * | 2000-09-25 | 2008-02-13 | 株式会社日立製作所 | 薄膜半導体素子の製造方法 |
| US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| US6911675B2 (en) * | 2001-11-30 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and manufacturing method thereof |
| US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
-
2005
- 2005-02-23 CN CNB2005100519599A patent/CN100372119C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101286467B (zh) * | 2008-04-30 | 2012-07-04 | 上海集成电路研发中心有限公司 | 一种减小在线扫描电子显微镜误测定的方法 |
| CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
| WO2015188594A1 (zh) * | 2014-06-11 | 2015-12-17 | 京东方科技集团股份有限公司 | 多晶硅层及显示基板的制备方法、显示基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100372119C (zh) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1311563C (zh) | 薄膜晶体管及其制造方法 | |
| TWI284308B (en) | AMOLED display panel and array of AMOLED pixels and manufacturing method thereof | |
| CN1267768C (zh) | 平板显示器以及制造平板显示器的方法 | |
| CN1678952A (zh) | 包括薄膜电路元件的电子器件的制造 | |
| CN101043047A (zh) | 显示装置及其制造方法 | |
| CN1801492A (zh) | 薄膜晶体管阵列板 | |
| CN1630027A (zh) | 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法 | |
| CN1501336A (zh) | 平板显示器及其制造方法 | |
| CN1795563A (zh) | 硅薄膜退火方法和由该方法制造的多晶硅薄膜 | |
| CN1457103A (zh) | 薄膜晶体管及其制造方法 | |
| CN1794069A (zh) | 薄膜晶体管阵列面板 | |
| CN101546732B (zh) | 薄膜晶体管制造方法及具有该薄膜晶体管的显示器 | |
| CN1637596A (zh) | 激光掩模以及利用其结晶的方法 | |
| CN101038867A (zh) | 结晶半导体薄膜的方法 | |
| CN1897223A (zh) | 多晶薄膜的制造方法和掩模图案及显示装置的制造方法 | |
| CN1241269C (zh) | 薄膜晶体管及具有该薄膜晶体管之显示装置 | |
| CN1494361A (zh) | 电致发光显示装置及其制造方法 | |
| CN1604330A (zh) | 晶体管基板与显示装置及其制造方法 | |
| CN100352003C (zh) | 半导体装置、电光学装置、集成电路及电子设备 | |
| CN101038868A (zh) | 结晶半导体薄膜的方法 | |
| US7476601B2 (en) | Semiconductor structure having multilayer of polysilicon and display panel applied with the same | |
| JP2004039765A (ja) | 薄膜半導体装置、その製造方法及び画像表示装置 | |
| CN1645612A (zh) | 具复合多晶硅层的半导体结构及其应用的显示面板 | |
| CN1638023A (zh) | 多晶硅膜的形成方法 | |
| US7608529B2 (en) | Method for selective laser crystallization and display panel fabricated by using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |