CN101038867A - 结晶半导体薄膜的方法 - Google Patents

结晶半导体薄膜的方法 Download PDF

Info

Publication number
CN101038867A
CN101038867A CNA2007101035671A CN200710103567A CN101038867A CN 101038867 A CN101038867 A CN 101038867A CN A2007101035671 A CNA2007101035671 A CN A2007101035671A CN 200710103567 A CN200710103567 A CN 200710103567A CN 101038867 A CN101038867 A CN 101038867A
Authority
CN
China
Prior art keywords
film
laser beam
radiation
thin film
energy beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101035671A
Other languages
English (en)
Other versions
CN101038867B (zh
Inventor
藤野敏夫
町田晓夫
河野正洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101038867A publication Critical patent/CN101038867A/zh
Application granted granted Critical
Publication of CN101038867B publication Critical patent/CN101038867B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种通过在半导体薄膜上连续辐射能量束的同时以给定速度扫描而结晶半导体薄膜的方法，其中所述能量束以平行线扫描，同时保持节距不大于所述能量束的辐射直径，以在不同于所述能量束的扫描方向的方向上生长带状晶粒。

Description

结晶半导体薄膜的方法
技术领域
本发明涉及一种通过照射能量束而结晶半导体薄膜的方法。
背景技术
在例如液晶显示器和利用有机电致发光元件的有机EL器件的平板显示器中，薄膜晶体管(TFT)被用作多个像素的有源矩阵显示的开关元件。薄膜晶体管包括利用多晶硅(poly-Si)作为有源区的TFT(多晶硅TFT)和利用非晶硅(非晶Si)作为有源区的TFT(非晶硅TFT)。
在这些中，多晶硅TFT具有这样的特征：其载流子迁移率比非晶硅TFT大10到100倍，并且电流的衰减更小。该意义上，多晶硅TFT不仅具有作为显示器开关元件非常优良的特性，还作为用于不同类型的逻辑电路(例如，多米诺逻辑电路和CMOS传输栅极电路)的开关元件和作为利用这些电路的多路复用器、EPROM、EEPROM、CCD和RAM而引起人们的注意。
作为这种多晶硅TFT的制造技术，开发了所谓的低温多晶硅处理，使用大约600℃或以下的低温处理，从而实现低成本的衬底。在低温多晶硅处理中，广泛使用了脉冲激光结晶技术，其中使用振荡时间非常短的脉冲激光将非晶硅膜结晶。脉冲激光结晶技术是这样一种技术，其中，在衬底上的硅薄膜被高输出脉冲激光束照射以瞬间融化该膜，利用了硅在固化时结晶的特性。
例如，在使用受激准分子激光的低温多晶硅处理中，线形激光束逐渐地移动以在非晶硅膜上进行脉冲照射，同时重叠辐射该膜的大多部分，在同一部分重复10到20周期的激光束辐射。通过这一处理可以在有源区整个表面获得晶体尺寸一致的多晶硅。而且，还提出了使用根据SLS(连续横向结晶)处理的结晶控制晶粒位置的方法。另外，还提出了例如通过相移掩模空间调制受激准分子激光束的相位以得到具有能量密度分布的辐射激光束来控制晶粒位置的方法(参见“Surface Science 21”，2000，卷1，No.5，第278-287页，此处作为专利文献1引用)。
除了上述这些使用线形激光束的方法，提出一种通过使用例如Ar气体的点束激光来爆炸结晶以排列相对小尺寸的晶体的方法。
发明内容
近年来，在上述平板显示器中，正在开发一种高帧速液晶显示器，用来进一步提高移动图像的特性和接触特性。例如有机EL显示器的自发射显示器的新型显示器目前正在开发中。这使得需要开发可应用于上述显示器的开关元件的TFT，这种TFT在大电流突然通过时基本上没有特性劣化，并且开关元件之间的特性变化很小。
就此而论，尽管由现有技术的低温多晶硅处理获得的多晶硅TFT非常优越，能够通过相对大的电流，具有大的载流子迁移率，特性退化较小但是当与非晶硅TFT相比时，尤其最初阈值电压或导通电流的元件与元件特性变化更大。在利用多晶硅TFT作为开关元件的显示器中，多晶硅TFT的元件与元件特性变化成为导致不均匀亮度的因素。
多晶硅TFT的特性的元件与元件的变化，依赖于沟道方向上(即，在沿着电子流动的方向)存在于多晶硅TFT沟道部分中的晶界的数量不同。从而，在晶界的数量少的范围内，晶界数量的轻微不同带来TFT元件的巨大差异。另一方面，随着晶界的数量增加，TFT元件的差异被降低，即使在沟道部分的晶界数量或多或少有不同。为了将多晶硅TFT中的特性差异抑制到较低的程度，重要之处在于形成其中形状不一致、相对小尺寸的晶体规则排列的多晶硅膜。
然而，广泛地应用于脉冲激光结晶技术的受激准分子激光是一种气体激光，脉冲间的能量稳定性较低。尽管按照上面所述在同一部分用激光束辐射10到20周期可以获得晶体尺寸一致的多晶硅，然而得到的晶体尺寸的一致性不能令人满意。另外，受激准分子激光单位损耗较高，并伴随着改变激光管(振荡器)所必须的高运行成本。必须重复辐射大约数十周期，降低了产量，还有产品制造成本不能降低的附带问题。
不能满足晶体尺寸一致性的问题同样出现在上述专利文献1中所描述的使用移相掩模的方法中。这一方法具有另外的问题，例如移相掩模的高制造成本，以及制造大尺寸衬底的难度。
使用点束激光例如Ar气体的爆炸结晶法是使用固相转变的再结晶法，其中得到的晶体在质量上较差，并且很难获得满意的载流子迁移率。
希望提供一种结晶半导体薄膜的方法，其中具有良好的形状精确度的晶粒被规则地排列，从而能够形成显示出高载流子迁移率的精确度好的晶体区域。
本发明提供一种通过连续辐射能量束到半导体薄膜上的同时以给定速度扫描的结晶半导体薄膜的方法。能量束按平行线扫描，同时保持节距不大于能量束的辐射半径，从而在不同于能量束扫描方向的方向上生长带状晶粒。
按照这一结晶半导体薄膜的方法，在相邻扫描位置处晶粒的晶体生长自然地进行，以取代能量束在上一个扫描周期形成的晶粒结晶度，并且带状晶粒形成在与能量束扫描方向不同的方向上。带状晶粒的宽度是由扫描速度和例如能量束的辐射能量的辐射条件所良好控制的。
如上所述，按照本发明的结晶半导体薄膜的方法，具有良好形状精确度的带状晶粒被规则排列，从而建立多晶硅区域，其高载流子迁移率被高精确度地控制，以形成于半导体薄膜中。从而，使用这样获得的多晶硅区域，可以导致适合作为像素开关元件的薄膜晶体管，其特性变化被有效抑制。
附图说明
图1A到1C分别是显示按照本发明的一个实施例的结晶方法的平面图；
图2A到2B分别是显示使用本发明的一个实施例的结晶方法形成薄膜半导体器件的方法的平面图；
图3类似于图2，是显示使用本发明的一个实施例的结晶方法形成薄膜半导体器件的方法的平面图；
图4是图3中部分A的扩大平面图；
图5是显示多个有源区结晶的平面图；
图6是沿着图3中X-X’线的截面图；以及
图7A和7B分别是显示使用薄膜半导体器件的液晶显示器的制造步骤的示意图。
具体实施方式
参考附图更详细地介绍本发明的实施例。将依次介绍结晶半导体薄膜的方法和使用该结晶法的薄膜半导体器件的制造方法。
<结晶半导体薄膜的方法>
首先，如图1A所示，提供用来形成薄膜半导体器件的衬底1。除了硅衬底之外，衬底1还包括例如玻璃衬底的非晶衬底、例如低熔点衬底的塑料衬底、石英和蓝宝石衬底、例如铝和不锈钢的金属衬底。应注意，衬底1可以形成在其一个主表面上形成例如氧化膜和氮化膜的绝缘膜作为缓冲层以避免到衬底1的热传导，也可以形成各种类型的金属膜。
接着，在衬底1上形成非晶半导体薄膜3。此处例如通过PE-CVD(等离子增强化学气相沉积)法形成由非晶硅制成的半导体薄膜3。得到的半导体薄膜3包括包含大量氢的所谓氢化非晶硅(a-Si:H)。半导体薄膜3的厚度是例如20nm到100nm。
应注意，只要膜形成温度被抑制得低，半导体薄膜3的形成不限于上述PE-CVD方法，而是也可以使用涂布法。在后者的情况下，将聚硅烷与溶剂的混合物涂布并形成在衬底1上，接着干燥并退火以形成半导体薄膜3。按照该薄膜形成法，其中膜形成温度被抑制得低，例如上述PE-CVD法和上述涂布法，可以获得由包含大约0.5原子％到15原子％的氢化非晶硅(a-Si:H)形成的半导体薄膜3，该原子百分比或多或少取决于每个情况下的膜形成条件。
之后，如果需要，可以进行所谓的脱氢退火处理，这样多余的氢原子从半导体薄膜中释放。作为这样的脱氢退火处理，执行例如400℃到600℃的炉退火。如果进行随后用于结晶的退火处理的同时，控制辐射能量从而从用激光束辐射的部分中去除多余的氢，而不会由于在半导体薄膜3中氢离子的气化而膨胀，则可以省略脱氢退火处理。
随后，激光束Lh作为能量束辐射在半导体薄膜3上设置的有源区上。
激光束Lh包括Ga-N激光(波长：405nm)、Kr激光(波长：413nm)、Ar激光(波长：488nm，514.5nm)、以及Nd:YAG激光(波长：1.06μm)的二次谐波(532nm)或三次谐波(355nm)、Nd:YLF激光(波长：1.05μm)的二次谐波(524nm)或三次谐波(349nm)、以及Yb:YAG激光(波长：1.03μm)的二次谐波(515nm)或三次谐波(344nm)。此外，可以使用Ti：蓝宝石激光的基波(792nm)或二次谐波(396nm)。
激光束Lh此处辐射在半导体薄膜3上，同时在扫描方向y上以给定速度扫描。特别地，优选将激光束Lh的辐射条件设置为与半导体薄膜的厚度一致，这样半导体薄膜3由激光束Lh的辐射沿着其厚度方向完全熔化。
为此，基于半导体薄膜3的厚度以及不会仅在半导体薄膜3的表面层上吸收的膜的吸收系数来选择辐射在半导体薄膜3上的激光束Lh的波长，以提供足以使得光束在整个区域中沿着其深度方向被吸收的相对小的吸收系数。更特别地，如果半导体薄膜3是由50nm厚的非晶硅制成，例如，优选使用波长350nm到470nm的激光束。作为具有上述波长的激光束Lh的振荡源，可以使用例如GaN化合物半导体激光振荡器或YAG激光振荡器。
除了上述设置的激光束Lh的波长之外的辐射条件，例如，激光束Lh穿过其辐射的物镜的数值孔径NA、激光束Lh的扫描速度、辐射能量等可以被控制，从而使半导体薄膜能够沿着深度方向完全熔化并结晶。具有或超过给定的强度的激光束Lh辐射在非晶半导体上，导致半导体薄膜3完全熔化。
在结晶步骤中，优选使用波长按上述选定的激光束Lh作为点束，其中束分布具有高斯形。
按照以如上所设置的激光束Lh扫描，在激光束Lh经过时，沿其中半导体薄膜3完全熔化的扫描路径进行固化，晶粒B沿着激光束Lh的扫描中心排列。在这一阶段，当使得激光束Lh的束分布为高斯形时，以激光束Lh辐射的部分的温度对应于激光束Lh的束分布的高斯分布，从而在激光束Lh的扫描中心变得最高，在相对的端部最低。当激光束Lh辐射的同时在扫描方向y扫描时，结晶和固化从半导体薄膜3被完全熔化的扫描路径上离扫描中心最远的位置开始(即，在激光束的扫描路径的相对侧末端)。最后，在扫描路径的相对侧末端上出现给定数量的晶粒。随着继续以激光束Lh扫描，在扫描方向y上向着扫描中心进一步固化，在晶粒B向着扫描方向y并向着扫描中心伸展的状态下进行，并且结晶最后发生在扫描中心。激光束Lh的扫描速度和输出可以适当地控制在按上述设置的辐射条件的范围之内，以允许在扫描中心完成固化。这样，获得从扫描中心向着扫描路径的相对侧扩展的半月形或是在轴对称分为两半的月形的晶粒B。
在这种情况下，取决于激光束Lh的辐射条件，控制在激光束Lh的扫描方向y上的晶粒B的宽度W1。从而，重要的是将激光束Lh的辐射条件，即激光束Lh的波长、激光束穿过其辐射的物镜的数值孔径(NA)、激光束Lh的扫描速度和辐射能量等，设置在半导体薄膜3通过激光束Lh的辐射在其深度方向可完全熔化的范围之内，并且重要的是将晶粒B的宽度W1设为给定值。
接着，如图1B所示，执行激光束Lh的第二扫描，其中扫描路径相对于之前辐射的激光束Lh的扫描路径移动给定的节距p。扫描方向y可以是平行于第一扫描的方向。以平行线扫描的激光束的节距p(扫描路径的移动宽度)不能比激光束Lh的直径(在垂直于扫描方向y的方向上的辐射直径)r大。这使得以第二激光束Lh的扫描的固化自然地进行，以取代形成在相邻激光束Lh的扫描位置的晶粒B的结晶，从而允许晶粒B在与激光束Lh的扫描方向y不同的方向上生长。
优选激光束Lh在平行线上的节距p不大于激光束Lh的辐射半径(r/2)。这使得容易控制在给定方向上的晶粒B的生长。如上所述，如果扫描高斯形的激光束Lh，则在扫描方向y上从扫描路径的相对侧向着扫描中心进行固化，这样形成相对于扫描中心线对称的晶粒B。因此，当激光束Lh的节距p被做得不大于激光束Lh的辐射半径(r/2)时，结晶进行从而只剩下在扫描方向y从扫描路径的一端向着扫描中心进行固化的晶粒B部分。为此，将晶粒B的生长控制在给定的方向变得容易。例如，如果具有几百纳米的宽度W1的晶粒B在生长的同时保持宽度W1，则具有200nm到500nm辐射直径的点形式激光束Lh在扫描的同时，将扫描路径移动小于辐射半径(r/2)的节距p。
随后，如图1C所示，当以给定节距p移动扫描路径时，在各个移动的位置进行激光束Lh的第三和随后的扫描。这样，晶粒B进一步在不同于激光束Lh扫描方向y的方向上生长，从而形成在基本上垂直于扫描方向y的方向上以带状延伸的晶粒b。激光束Lh在各个位置上的扫描应该在与第一扫描相同的条件进行，在这种情况下带状晶粒b的宽度W1在扫描方向y上保持常数。这样的带状晶粒b在扫描方向上排列以形成在宽度W1上周期性地具有晶界a的结晶区域。
带状晶粒b的宽度W1(即，晶界a的节距)对于确定在下述薄膜半导体的沟道部分提供的晶界a的数量是重要的因素。将更详细地介绍，在薄膜半导体器件的沟道部分提供的晶界a的数量(周期数量)可以优选地设为更大的数值，足以将晶体管特性的差异一致化到维持载流子迁移率的范围内。晶粒b的宽度W1此处设为数百纳米与薄膜半导体器件的设计一致，这样在不妨碍操作时间的范围内在沟道部分提供更大数值的晶界a。
更特别地，在下文出现的示例中将介绍的，优选带状晶粒b的宽度W1按照沟道长度设置，这样在沟道部分沿着沟道宽度设置的方向延伸大约50个晶界。
在这样如上设置的结晶步骤中，非常重要的是使由激光束Lh的辐射形成的晶界a的特性恒定。对于使制造晶界a的特性恒定的因素，必须保持激光束的辐射能量密度在各个辐射部分恒定，保持扫描速度恒定，保持激光束Lh的节距p恒定，并使半导体薄膜3的厚度为常数等。
为了使激光束Lh的辐射能量密度为常数，有利的是激光束Lh至少在有源区上辐射的过程中处于连续振荡的状况。此处使用的术语“连续振荡”可以包括在半导体薄膜3的温度不降低的范围内有暂停的情况(例如，50ns或以下的暂停)。为了执行如上设置的辐射，同时保持激光束Lh的辐射能量密度恒定，希望使用配备有能量反馈功能或聚焦伺服功能的激光束辐射器。能量反馈功能或聚焦伺服功能可以由光盘的切割机中使用的公知技术来执行。
在半导体薄膜3上的激光束Lh的辐射被设在激光束辐射的扫描速度保持恒定的范围内。
激光束Lh在半导体薄膜3上的辐射部分可以相对移动。更特别地，可以将其上形成有半导体薄膜衬底相对于激光束的固定辐射部分移动，或激光束的辐射位置可以相对于固定的衬底移动。或者，衬底1和激光束的辐射部分可以分别移动。
在结晶步骤中激光束Lh的平行扫描可以通过使用一个激光振荡器连续地执行，或通过使用多个激光振荡器执行。当考虑到用于驱动显示器的薄膜晶体管的制造时，优选同步进行多个有源区上的扫描。更特别地，就产率而言，优选使用其中将激光束Lh多重辐射在排列在衬底1的表面侧的多个有源区上的方法，从而多个有源区同时结晶。
为了实现激光束Lh的多重辐射，半导体激光振荡器适于用作激光束的振荡源。因为半导体激光振荡器在尺寸上比其它类型的激光振荡器例如受激准分子激光器和YAG激光器更小，所以可以在一个设备上安置多个这样的振荡器，能够在连续辐射中产生200mw的额定输出能量。
使用半导体激光振荡器，通过对应于大面积衬底增加半导体激光器的数量能够实现对衬底尺寸的灵活器件设计。通过这样，可以获得大量具有同样性能的晶体管排列在大尺寸衬底上的结构，与研究水平中所报导的通过使用掩模来控制晶界的方法相比，具有在大面积上形成的晶体管具有一致特性的优点。
上述结晶步骤不仅可以在惰性气体气氛中进行，也可以在空气气氛中进行。当在空气气氛中进行该步骤时，可以避免设备在整体尺寸上过大。
按照上面显示的结晶步骤，在基本上不同于激光束Lh的扫描方向y的垂直方向上延伸的带状晶粒b规则地排列在扫描方向y上并多晶结晶。各个晶粒b在扫描方向y上的宽度W1可以按照辐射条件例如激光束Lh的波长、扫描速度和辐射能量便利地控制。另外，晶粒b是通过以激光束Lh的辐射完全熔化半导体薄膜3且以液相生长再结晶而获得的晶粒，从而在晶体质量上很好。
从而，具有良好形状精确度和良好质量的晶粒规则地排列，并因此能够在半导体薄膜中形成高载流子迁移率被高精确度控制的多晶硅区域。
<薄膜半导体器件的制造>
接着，介绍在上述结晶方法之后执行的制造薄膜半导体器件的方法。此处介绍一种制造半导体器件的方法，其中在同一衬底1上形成多个薄膜晶体管TFT。应注意在附图中，只将形成一个薄膜晶体管的部分作为主要的描述。
首先，如图2A所示，在衬底1上的半导体薄膜3上设置的单个有源区3a按照上述结晶方法在整个表面上被有选择地结晶。带状晶粒b形成在各个有源区3a内并穿过有源区3a。这样，以宽度W1(几百纳米)周期性排列的晶界a穿过有源区3a排列。带状晶粒b的长度大约是几μm到几百μm，与薄膜半导体的标准一致。
接着，如图2B所示，半导体薄膜3以给定的形状被图案蚀刻，以留下结晶的有源区3a，并且各个有源区3a被分为给定形状的岛用于元件隔离。这样，如图所示，半导体薄膜3可以以这样的方式图案蚀刻，使得半导体薄膜3的非结晶部分没有留在有源区3a周围。或者，半导体薄膜3可以这样被图案蚀刻，使得留下半导体薄膜3的非结晶部分环绕着有源区3a。这样，在岛形区内的整个结晶区域都变成有源区，其周围剩下的非晶区域成为隔离区。应注意，对半导体薄膜3的这种图案蚀刻可以在结晶步骤前实现。这样，将被构图为包括作为有源区3a的岛形的各个半导体薄膜3进行上述结晶步骤。
接着，在衬底1上形成栅绝缘膜(未示出)以覆盖构图的有源区3a。该栅绝缘膜可以由氧化硅或氮化硅制成，并且可以由公知技术例如常规的PE-CVD形成。此外，已知的SOG等可以形成为覆盖的绝缘膜。应注意，栅绝缘膜的形成可以先于半导体薄膜3的图案蚀刻。
接着，如图3中所示，栅电极5形成在栅绝缘膜上，并被成形为横穿过每个被划分为岛的各个有源区3a的中央部分。重要的是栅电极5是沿着晶界a延伸的方向(沿着带状晶粒b延伸的方向)形成。在图4中显示了图3中的部分A的放大图。
如图所示，栅电极5提供来在有源区3a中穿过设计为具有给定宽度W的部分，并且有源区3a在栅电极5横穿的部分上的宽度成为沟道宽度W。换句话说，在栅电极5下方的沟道部分C提供来穿过沟道宽度W方向。
假设栅电极5的线宽(对应于沟道长度L)是基于此处形成的薄膜晶体管的标准而设计的，并且给定数量的晶界a沿沟道宽度W方向在其下排列穿过沟道部分C。只要薄膜晶体管具有所关注的同样的特性，重要的是在沟道部分C提供基本上相同数量的晶界a。在实施本发明中，“基本上相同数量”优选是在给定数值±1的范围内。
如果提供在沟道部分C的晶界a的数量在变化上比晶界实际数量与给定数量的变化率更小，则薄膜晶体管的特性变化可能一致。在这种情况下，在数目为两个以上的条件时，在沟道部分C提供数量越多的晶界a越好。更特别地，如在下面出现的示例中将要介绍的，优选晶粒b的宽度W1(即，晶界的节距)设为与沟道L一致，使得在沟道部分C提供大约25个沿着沟道宽度W方向延伸的晶界a。此处应注意，在沟道部分C穿过沟道长度L的方向的晶界a的数量越大，导致沿着沟道长度L方向的载流子迁移率越低。这样，在载流子迁移率保持高至一定程度的范围内，晶界a的数量越大越好。
如上所述，重要的是在相对于提供在各个有源区3a上的晶界a的给定状态形成栅电极5。在结晶步骤，如图5所示，激光束Lh在各个有源区3a上的扫描方向被设为与栅电极5配线的方向一致，以使晶界a延伸的方向符合如图5所示的栅电极5的配线方向。
为了形成上述栅电极5，包括例如铝的电极材料层由溅射或真空沉积方法形成，之后是通过光刻在电极材料层上形成光刻胶图案。之后，使用光刻胶图案掩模对电极材料层蚀刻，以形成栅电极5的图案。
应注意，栅电极5的形成不限于上述工艺。例如，可以通过印刷技术涂敷金属微粒。在形成栅电极5时对电极材料层蚀刻中，栅绝缘膜可能随后被蚀刻。
接着，如图6的截面图所示，通过使用栅电极5作为掩模进行离子注入并随后退火形成其中杂质自对准引入有源区3a中的源/漏极7。应注意，图6对应于沿着图3中的X-X’线的截面。
这样，形成了包括在栅电极5下方已结晶的有源区3a内无杂质部分的沟道部分C。在栅电极5下方的源/漏极7和沟道部分C是由通过对半导体薄膜3结晶获得的多晶硅构成，从而可以获得薄膜半导体器件10，其中多个使用多晶硅薄膜的顶栅薄膜晶体管TFT(即，多晶硅TFT)设置在同一衬底1上。
如果例如制造液晶显示器作为其中薄膜晶体管TFT用作开关元件的显示器，进一步执行后续步骤。
首先，如图7A所示，层间绝缘膜21形成在薄膜半导体器件10的衬底1上，从而覆盖薄膜晶体管TFT。接着，在层间绝缘膜21中形成到达薄膜晶体管TFT的源/漏极7的连接孔21a。在层间绝缘膜21上形成通过连接孔21a连接到源/漏极7的配线23。
形成平坦化绝缘膜25以覆盖配线23，在平坦化绝缘膜25中形成到达配线23的连接孔25a。之后，在平坦化绝缘膜25上形成通过连接孔25a和配线23连接到源/漏极7的像素电极27。像素电极27根据液晶显示器的显示类型形成为透明电极或反射电极。该图是一个像素的主要部分的截面。
尽管在图中未显示，在平坦化绝缘膜上形成定向膜覆盖像素电极27，以完成驱动衬底29。
在另一方面，如图7B所示，提供一个反向衬底31设置在与驱动衬底29面对面的位置。反向电极31提供在其上，具有公共电极35形成在透明衬底33上，并且公共电极35由未示出的定向膜覆盖。应注意，公共电极35是由透明电极制成。
驱动衬底29和反向衬底31通过隔离物37以面对面的关系设置，使得像素电极27和公共电极35彼此面对。在衬底29和31之间密封封装的液晶相LC，并借助隔离物37保持在给定的空间内，以完成液晶显示器41。
应注意，当使用具有上述这样配置的驱动衬底29制造有机EL显示器时，设置在驱动衬底29上的像素电极被提供为阳极(或阴极)，在其上连续地形成具有必要功能的有机层，例如空穴注入层、反射层和电子传输层，之后是在有机层上进一步的形成作为阴极(或阳极)的公共电极。
通过使用按照本实施例的结晶方法获得的薄膜半导体器件10是这样配置的，参考图3和4，沿着栅电极5延伸的晶界a穿过沟道部分C并且在周期性的基础上在沟道长度L的方向排列，在其下穿过沟道部分C的载流子不变地穿过位于给定宽度W1的晶界a移动。控制这一宽度(即，带状晶粒b的宽度W1)使得在薄膜半导体器件1中的薄膜晶体管TFT能够相对于晶体管特性(载流子迁移率)很好地被精确控制。即，通过一致化带状晶粒b的宽度W1或排列在沟道部分C的带状晶粒b的数量(即，晶粒a的数量)而抑制在多个元件中的载流子迁移率的变化。
在晶界a-a之间的结晶状态是由同样的晶粒b构成的状态。最后，不包含非晶区域，抑制元件特性的退化。沿着沟道长度L的载流子迁移率保持得较高。
从而，当形成在薄膜半导体器件中的薄膜晶体管TFT用作像素的开关元件以构成显示器时，得到的显示单元可以避免亮度不均匀和色彩阴影。
在以上实施例中，说明了一种应用按照本发明的多晶结晶方法制作提供有薄膜晶体管的薄膜半导体器件的方法。然而，本发明的多晶结晶法不限于应用到制造薄膜晶体管的方法，而是可以应用到其它类型的电子元件的制造方法。在每种情况下，通过设置穿过晶界a的电流通路，可以获得具有良好的特性精确度的电子元件。
在上述实施例中显示的材料、初始材料、过程和数值仅仅是举例说明。如果需要，也可以采用与其不同的其它类型的材料和初始材料、过程和数值。
示例
基于图1显示本发明的示例。
<示例1>
首先，按照等离子体CVD法在石英玻璃衬底上形成120nm厚的氧化硅膜以提供衬底1。通过等离子体CVD法在衬底1上形成由非晶硅制成的50nm厚的半导体薄膜。接着，为了从半导体薄膜3中消除多余的氢原子，在真空中以500℃一个小时进行退火处理(去氢退火处理)。
之后，具有大约500nm的直径r、在衬底表面上12mw的辐射能量、0.8的物镜有效NA的GaN点束Lh辐射在半导体薄膜3上，同时以给定的扫描方向y平行扫描。在示例1中，激光束Lh以100nm的节距p辐射，同时平行于扫描方向y以1m/秒的扫描速度扫描。应注意，激光束Lh在半导体薄膜3上的辐射是不变地被聚焦伺服控制，从而不会在扫描中失去聚焦。为了使辐射能量恒定，部分辐射能量被监控，从而避免能量的改变。
当通过扫描电子显微镜(SEM)观察通过激光束Lh的辐射而结晶的区域时，可以确定能获得结晶区域，其中基本上在垂直于扫描方向y的方向上延伸的带状晶粒b规则排列。带状晶粒b的宽度W1被形成为大约400nm。
<示例2>
重复示例1的总的程序，除了在示例1中的激光束Lh的辐射条件改为：物镜有效NA为0.4，节距p是200nm，沿着扫描方向y的扫描速度v是3m/秒。
通过扫描电子显微镜(SEM)观察到由激光束Lh辐射结晶的区域，显示出获得了结晶区域，其中基本上在垂直于扫描方向y的方向上延伸的带状晶粒b规则排列。带状晶粒b的宽度W1被形成为大约200nm。
<示例3-1，3-2>
使用示例1中的多晶结晶区域，如下面的表1所示制造具有沟道长度(栅线宽度)L为10μm和20μm并且沟道宽度W为50μm的薄膜晶体管。在示例3的薄膜晶体管中，如图3所示，提供栅配线5以与晶界a平行。在示例3-1、3-2中各个薄膜晶体管的沟道部分的晶界a的数量分别是大约25和大约50。
表1
  沟道长度L   沟道宽度W  晶界a的数量(周期数值)   迁移率(cm2/Vs)  Vth变化
  示例3-1   10μm   50μm  25   120  0.29V
  示例3-2   20μm  50   155  0.18V
GaN激光；NA＝0.8，晶粒b的宽度W1＝400nm
测量了这些薄膜晶体管中的载流子迁移率。结果显示在上面的表1中。从表1中可以看出，具有沟道长度为10μm的晶体管，载流子迁移率是120cm2/Vs；具有沟道长度为20μm的晶体管，载流子迁移率是155cm2/Vs。在每个例子中制造十个薄膜晶体管，并测量阈值电压Vth的变化。各个薄膜晶体管以480μm的节距相邻设置。从结果看来，可以确定晶界a的数量越大，导致在晶体管之间的阈值电压Vth的变化σ越小，从而可以获得良好特性精确度的薄膜晶体管。尤其，可以确定的是当晶界a的数量不小于50时，阈值电压Vth的变化σ被抑制在0.2V之内，这样作为具有高迁移率并设置在外围电路区域的开关元件很有用。
<示例4-1，4-2>
使用与示例2相同的方式多晶结晶的区域，在下面的表2中将显示制造出具有10μm或20μm的沟道长度L(栅线宽度)以及50μm的沟道宽度W的薄膜晶体管。与示例3类似，示例4的这些薄膜晶体管被排列来使得栅配线5如图3所示平行于晶界a设置。在示例4-1和4-2中的薄膜晶体管中的沟道部分的晶界a的数量分别是大约50和大约100。应注意，为了抑制在导通-关断特性上的提高或改变，在示例4的处理中进行了改变。
表2
 沟道长度L   沟道宽度W  晶界a的数量(周期数值)   迁移率(cm2/Vs)   Vth变化
  示例4-1  10μm   50μm  50   200   0.10V
  示例4-2  20μm  100   210   0.09V
GaN激光；NA＝0.4，晶粒b的宽度W1＝200nm(过程中有改进)
测量了这样制造的薄膜晶体管中的载流子迁移率。结果同样显示在上面的表2中。如表2所示，具有沟道长度为10μm的晶体管，载流子迁移率是200cm2/Vs；具有沟道长度为20μm的晶体管，载流子迁移率是210cm2/Vs。在每个例子中制造了30个薄膜晶体管，并测量阈值电压Vth的变化。各个薄膜晶体管以480μm的节距相邻设置。从结果看来，与示例3(NA＝0.8)类似，可以确定晶界a的数量越大，导致在晶体管之间的阈值电压Vth的变化σ越小，从而可以获得良好特性精确度的薄膜晶体管。尤其，可以确定的是当晶界a的数量不小于50，阈值电压Vth的变化σ被抑制在0.2V之内，这样作为具有高迁移率并设置在外围电路区域的开关元件很有用。
<比较例>
通过应用使用过去布置的受激准分子激光的结晶工艺制造多个薄膜晶体管。
首先，在与示例1同样形成半导体薄膜3之后，KrF受激准分子激光被光学处理为沿着短轴具有400μm宽度和沿着长轴具有100mm长度的线束，并且激光束以这样的方式辐射，即辐射位置沿着短轴在每次脉冲中以8μm的节距移动，同时束在另一区域上重叠。在这一阶段，相对于平行于短轴的截面的能量分布被控制以提供礼帽形(即，梯形)。如果在上述的条件下进行辐射，大约50次脉冲激光辐射在同一区域。辐射激光被衰减器控制为确保每个脉冲25ns并且能量密度对应于310mj/cm2。
通过扫描电子显微镜(SEM)观察通过这样的激光束Lh的辐射而结晶的区域，揭示出获得了多晶区域，其中具有大约250nm的侧边长的方形晶体以晶格形式规则排列。
使用该多晶结晶区域，制造出如表3中所示的具有沟道长度(栅线宽度)L为20μm的薄膜晶体管。该薄膜晶体管的沟道宽度W被设为50μm。
表3
  辐射能量束   迁移率(cm2/Vs)   Vth变化
  示例3-2   GaN激光；NA＝0.8   155   0.18V
  示例4-2   GaN激光；NA＝0.4   210   0.09V
  比较例   受激准分子激光   155   0.31V
沟道长度L＝20μm，沟道宽度W＝50μm(过程调整NA＝0.4)
测量各个薄膜中的Vth变化。在表3中显示结果。在表3中，示例3-2和4-2的结果也以与比较例同样的标准显示(即，沟道长度L＝20μm，沟道宽度W＝50μm)。
从这些结果，可以确定，示例3-2和4-2使用应用本发明所结晶的半导体薄膜的薄膜晶体管，与使用没应用本发明的受激准分子激光结晶的半导体薄膜的薄膜晶体管相比，就载流子迁移率而言相等或更好，且阈值Vth的变化可以被抑制得低。
本领域技术人员应理解，按照设计要求和其它因素，可以进行各种修改、组合、子组合和变化，不超出权利要求的范围。

Claims (7)

1、一种通过在半导体薄膜上连续辐射能量束并同时以给定速度扫描而结晶半导体薄膜的方法，其中所述能量束以平行线扫描，同时保持节距不大于所述能量束的辐射直径，以在不同于所述能量束的扫描方向的方向上生长带状晶粒。
2、如权利要求1所述的方法，其中平行线扫描所述能量束的节距不大于所述能量束的辐射半径。
3、如权利要求1所述的方法，其中所述能量束的扫描线是在同样的方向上。
4、如权利要求1所述的方法，其中使所述节距为常数，并且所述能量束以平行线扫描。
5、如权利要求1所述的方法，其中所述半导体薄膜通过所述激光束的连续辐射而完全熔化。
6、如权利要求1所述的方法，其中所述能量束用作点束。
7、如权利要求1所述的方法，其中所述能量束包括从半导体激光振荡器的振荡产生的激光束。
CN2007101035671A 2006-03-13 2007-03-13 结晶半导体薄膜的方法 Expired - Fee Related CN101038867B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006067271 2006-03-13
JP067271/06 2006-03-13
JP344130/06 2006-12-21
JP2006344130A JP2007281421A (ja) 2006-03-13 2006-12-21 半導体薄膜の結晶化方法

Publications (2)

Publication Number Publication Date
CN101038867A true CN101038867A (zh) 2007-09-19
CN101038867B CN101038867B (zh) 2011-11-23

Family

ID=38479475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101035671A Expired - Fee Related CN101038867B (zh) 2006-03-13 2007-03-13 结晶半导体薄膜的方法

Country Status (5)

Country Link
US (1) US7651928B2 (zh)
JP (1) JP2007281421A (zh)
KR (1) KR20070093337A (zh)
CN (1) CN101038867B (zh)
TW (1) TW200741879A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169073B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
US7932139B2 (en) * 2007-05-02 2011-04-26 Texas Instruments Incorporated Methodology of improving the manufacturability of laser anneal
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
KR101097327B1 (ko) * 2010-01-07 2011-12-23 삼성모바일디스플레이주식회사 기판 밀봉에 사용되는 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR102250044B1 (ko) * 2014-07-04 2021-05-11 삼성디스플레이 주식회사 박막트랜지스터 기판 제조방법, 디스플레이 장치 제조방법, 박막트랜지스터 기판 및 디스플레이 장치
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP6623078B2 (ja) * 2016-02-23 2019-12-18 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839012A (ja) * 1981-08-31 1983-03-07 Fujitsu Ltd 非単結晶半導体層の単結晶化方法
JPS58162032A (ja) * 1982-03-20 1983-09-26 Nippon Telegr & Teleph Corp <Ntt> 結晶化法
JPS61179524A (ja) * 1985-02-04 1986-08-12 Toshiba Corp 多結晶シリコン膜の単結晶方法
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2003077834A (ja) * 2001-09-05 2003-03-14 Matsushita Electric Ind Co Ltd 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
JP2005005323A (ja) * 2003-06-09 2005-01-06 Hitachi Cable Ltd 半導体加工方法および半導体加工装置
JP4534585B2 (ja) * 2004-05-11 2010-09-01 日立電線株式会社 薄膜半導体基板及びその製造方法
TWI344210B (en) * 2006-04-17 2011-06-21 Au Optronics Corp Polysilicon film having smooth surface and method of forming the same

Also Published As

Publication number Publication date
CN101038867B (zh) 2011-11-23
TW200741879A (en) 2007-11-01
KR20070093337A (ko) 2007-09-18
US7651928B2 (en) 2010-01-26
TWI348194B (zh) 2011-09-01
JP2007281421A (ja) 2007-10-25
US20070212858A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1248287C (zh) 半导体设备的制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN101038867A (zh) 结晶半导体薄膜的方法
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
CN1624868A (zh) 激光照射装置、激光照射方法以及半导体器件的制作方法
CN101042511A (zh) 使用激光掩模结晶的显示器件
CN1637483A (zh) 激光掩模及使用它的结晶方法
CN101060083A (zh) 薄膜晶体管及其制造方法
CN1716529A (zh) 结晶方法及其装置
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
CN101038868A (zh) 结晶半导体薄膜的方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
TWI364613B (en) Display
TWI342072B (zh)
TWI457989B (zh) 結晶半導體膜的製造方法
CN1739187A (zh) 结晶半导体元件及其制造方法以及结晶装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
CN1855368A (zh) 利用激光诱导再结晶制造场发射器的方法
TWI260702B (en) Method of selective laser crystallization and display panel fabricated by using the same
CN101079432A (zh) 显示装置
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20140313