CN1795563A - 硅薄膜退火方法和由该方法制造的多晶硅薄膜 - Google Patents

硅薄膜退火方法和由该方法制造的多晶硅薄膜 Download PDF

Info

Publication number
CN1795563A
CN1795563A CNA200480014798XA CN200480014798A CN1795563A CN 1795563 A CN1795563 A CN 1795563A CN A200480014798X A CNA200480014798X A CN A200480014798XA CN 200480014798 A CN200480014798 A CN 200480014798A CN 1795563 A CN1795563 A CN 1795563A
Authority
CN
China
Prior art keywords
thin film
silicon thin
film
electric field
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480014798XA
Other languages
English (en)
Other versions
CN100474628C (zh
Inventor
卢在相
洪沅义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensiltech Corp
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1795563A publication Critical patent/CN1795563A/zh
Application granted granted Critical
Publication of CN100474628C publication Critical patent/CN100474628C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了对其中连续地形成绝缘层和硅薄膜的衬底中的硅薄膜进行退火的方法。该方法包括在加工过程中衬底不变形的温度范围内加热或预热硅薄膜，使得在其中产生本征载流子，从而降低电阻值到可能进行焦耳加热的值；和对经过预热的硅薄膜施加电场以通过载流子的移动诱导焦耳加热，从而进行结晶、消除晶体缺陷、和确保晶体生长。当使用该方法时，根据预热条件选择性地诱导对a－Si薄膜、a－Si/Poly－Si薄膜或Poly－Si薄膜的焦耳加热，从而在极短时间内制造优质Poly－Si薄膜而不损害衬底。

Description

硅薄膜退火方法和由该方法制造的多晶硅薄膜
发明背景
技术领域
本发明涉及硅薄膜退火方法和使用该方法制造的多晶硅薄膜。更特别地，本发明涉及在其上连续地形成绝缘层和硅膜的衬底中对硅薄膜进行退火的方法，在加工过程中衬底不变形的温度范围内预热硅薄膜以在硅薄膜中生成本征载流子，使电阻降低到能进行焦耳加热的值，对经过预热的硅薄膜施加电场以通过载流子移动诱导焦耳加热，引起结晶、消除晶格缺陷、和晶体生长；以及还涉及使用上述方法制造的优质多晶硅薄膜。
相关领域说明
通常，非晶硅(a-Si)的某些表现不令人满意，如低开口率和担当电荷载流子的电子的移动率差，并且其与CMOS工序还有很大差别。同时，多晶硅(Poly-Si)薄膜元件能够配置驱动电路，该驱动电路是在衬底上写入像素上的图像信号如像素TFT-阵列所需要的，而这在使用a-Si TFT时是不可能的。因此，Poly-Si薄膜元件不要求在多个终端设备和驱动器(driver)IC之间关联，从而改善生产率和可靠性并减少板厚度。另外，poly-Si TFT工艺可在导线等上形成微结构，因为其可使用硅LSI的微构建工艺。因此，因为对驱动器IC的TAB装配，其存在于a-SiTFT中，没有节距方面的限制，容易减少像素，并可在小视角内实施许多像素。当与使用a-Si的薄膜晶体管相比时，使用Poly-Si的薄膜晶体管在有源层内具有优异的变换能力和能够小型化以变为CMOS，因为有源层的沟道定位通过自我匹配而确定。由于上述原因，Poly-硅薄膜晶体管用作有源矩阵型平板显示器(如LCD或者有机EL)的像素变换元件并且是用于大屏幕显示器的有利元件，并且用于实际实施装有驱动器的COG(玻璃覆晶封装(Chip On Glass))。
这种Poly-Si TFT可在高温条件下或低温条件下制造。对于高温条件，应该使用昂贵材料如石英用于衬底，使得该方法不适用于扩大屏幕尺寸。因此，研究主要集中于在低温条件下使a-Si薄膜大规模制造为Poly-Si的方法。
为了在低温下制造Poly-Si，使用了SPC(固相结晶)、MIC(金属诱导结晶)、MILC(金属诱导横向结晶)、ELC(准分子激光结晶)等。
SPC要求结晶温度高，加工时间长，尽管其可以低廉设备获得均一结晶。因此，SPC不能使用衬底如玻璃衬底，该衬底在低温下经历热变形(heat deflection)，因此其生产率低。在SPC中，当a-Si薄膜在600-700℃退火1-24小时时可能结晶。另外，由SPC制造的Poly-Si在所形成的晶粒中具有许多晶格缺陷，因为其当从非晶态转变成结晶固态时伴随有双晶生长(twinning-growth)。这种因素导致生成的Poly-SiTFT的空穴和电子移动率降低，并增加阈电压。
相比于SPC，MIC的优点在于结晶在极低温度下完成，因为a-Si与特定金属接触。MIC用金属可以是Ni、Pd、Ti、Al、Ag、Au、Co、Cu、Fe、Mn等，这些金属与a-Si反应形成共晶相或硅化物相，从而促进低温结晶。然而，将MIC应用于实际的Poly-Si TFT制造方法时，其引起沟道中金属的严重污染。
MILC是MIC的一种应用。MILC形成栅极而不是在沟道上淀积金属，在源极和漏极上以自对准方式稀薄地淀积薄金属层涂层以引起金属诱导的结晶，然后诱导朝向沟道的侧结晶(side crystallization)。Ni和Pd是MILC中最常使用的金属。与SPC相比，由MILC制造的Poly-Si表现出优异的结晶度和高场效载子移动率，但其缺点在于高漏电流特征。也就是说，未完全解决金属污染问题，尽管在某种程度上降低了MIC的这一问题。同时，作为MILC的改进方法，使用了FALC(场助横向结晶(Field Aided Lateral Crystallization))。FALC结晶速率快，并表现出结晶取向的各向异性，但是还未完全解决金属污染问题。
前述结晶方法如MIC、MILC和FALC在降低结晶温度这一点上是有效的，但是它们共同的特征在于通过金属诱导结晶。因此，它们不能摆脱金属污染问题。如所揭示的，在使用Cu作为金属时，在沟道中心测到的污染水平在MIC方法中为2.1％，在MILC方法中为0.3％，在FALC方法中为0.11％。
同时，最近开发了ELC，该方法能够通过低温工艺在玻璃衬底上制备Poly-Si薄膜，同时解决了金属污染问题。使用LPCVD(低温化学气相淀积法)或PECVD(等离子体增强的化学气相淀积法)淀积的a-Si薄膜在紫外区域(λ＝308nm)(其对应于准分子激光的波长)具有极大的吸光系数，因此，a-Si薄膜易于容易地在适当的能量密度下溶化。在用准分子激光使a-Si薄膜结晶时，在很短时间内完成溶化和凝结。在这方面，ELC在严格意义上不是低温方法。然而，ELC可在极短的时间内(几十毫微秒)产生Poly-Si而不损害衬底，因为结晶伴随有由准分子激光实现的、在局部熔融区域中非常迅速发生的熔融和凝结。也就是说，如果激光辐照到由玻璃衬底/绝缘层/a-Si薄膜组成的a-Si预型件上，只有a-Si薄膜被选择性地加热，从而被结晶而不损害位于下面的玻璃衬底。另外，如果Poly-Si在从液体到固体的相移过程中产生，与通过固体结晶产生的Poly-Si相比，其在晶粒中表现出更稳定的晶粒结构并表现出显著减少的晶体缺陷。因此，使用ELC制造的Poly-Si优于用其它结晶方法制造的任何其它产品。
虽然如此，ELC有几个严重缺点。例如，有激光系统中激光束本身的辐照热问题、激光工艺的加工范围极其有限的问题、和在大尺寸衬底上仍有发射划痕(shot scratch)的问题。这些因素引起构成Poly-SiTFT有源层的Poly-Si薄膜的晶粒尺寸不规则问题。另外，因为由从液体到固相的相移同时产生的Poly-Si伴随有体积膨胀，形成严重的从晶界形成处的点开始朝向表面的凸出，这种现象对后续工艺的栅极绝缘层有直接影响，并且特别是对可靠性如由Poly-Si与栅极绝缘层之间界面的不规则表面形态引起的热载流子应力(hot carrier stress)产生严重的影响。
最近，开发了SLS(连续侧固化)以解决上述ELC的不稳定性，并成功地稳定了激光能量密度的加工范围。然而，其仍然没有解决发射划痕和凸出的问题。另外，考虑到目前平板显示器工业迅速发展的趋势，使用激光控制要大量制造的尺寸超过1m×1m衬底的结晶过程的技术仍有问题。此外，ELC和SLS有另外的问题，由于需要非常昂贵的设备，其初始费用和维护费用需要大的投资。
发明内容
因此，需要a-Si薄膜的结晶方法，其能够解决激光结晶方法的缺点，即，局部工艺射线供给不规则和需要昂贵的设备；以及具有激光结晶方法的优点，即，因为在极短时间内完成加工而在较低位置处不损害衬底并产生优质晶粒以及基本上没有由于高温相移引起的缺陷。特别地，当在后置转换(post-generation)平板显示器的应用中引起注意的AMOLED(有效矩阵有机发光二极管(Active Matrix Organic LightEmitting Diode))使用电流操作的方式，而TFT-LCD使用电压操作的方式，使得晶粒尺寸的规律性是大尺寸衬底中的非常必要的因素。因此，事实上，使用ELC或SLS的低温结晶方法在平板工业中只有有限应用。考虑到这种事实，急需通过以非激光方式低温结晶制造优质Poly-Si薄膜的新技术。
本发明设计为能一次性解决现有技术的问题和达到本领域中需要的技术目标。
具体地，本发明的目的是提供在极短时间内进行结晶、消除晶格缺陷、并确保晶体生长而不损害其中连续地形成绝缘层和非晶硅(a-Si)薄膜的衬底的方法，其通过在加工过程中衬底不变形的温度范围内加热a-Si薄膜以在其中产生本征载流子，优选同时进行部分或完全固相结晶，然后降低电阻并施加电场以使由热产生的载流子移动，从而只在a-Si薄膜、a-Si/Poly-Si(多晶硅)混合物薄膜、或Poly-Si薄膜上诱导选择性的焦耳加热。
本发明的另一个目的是提供通过结晶方法得到的优质多晶硅薄膜。
为了实现上述目的，本发明提供了对其中连续地形成绝缘层和硅薄膜的衬底中的硅薄膜进行退火的方法，其包括步骤：在加工过程中衬底不变形的温度范围内加热或预热硅薄膜，使得在硅薄膜中产生本征载流子，从而降低电阻值到可能进行焦耳加热的值；和对经过预热的硅薄膜施加电场以通过载流子的移动诱导焦耳加热，从而进行结晶、消除晶体缺陷、和晶体生长。
硅薄膜可为非晶硅(a-Si)薄膜、非晶/多晶硅薄膜、或多晶硅(Poly-Si)薄膜、或掺杂多晶硅薄膜。
在根据本发明的方法预热a-Si薄膜以及产生本征载流子的情况中，a-Si薄膜的固体结晶可部分地或全部地根据预热温度和时间进行。因此，在施加电场之前的步骤中，在预热时a-Si薄膜可以以非晶态、非晶/多晶混合物状态、或多晶态存在。另外，通过施加电场，在这种硅薄膜中选择性地诱导焦耳加热，从而在极短时间内进行结晶、消除晶格缺陷、并确保晶体生长而不损害衬底。
因为非晶硅在室温下具有高的电阻，不可能通过施加电场而实现焦耳加热。然而，如果根据本发明方法在某一范围的温度下加热a-Si薄膜，如图1所示，在加热的初始阶段在薄膜中产生本征载流子，因此降低薄膜的电阻值。
如果加热时间增加到达到第一阈时间t1，薄膜的电阻达到某一特定值R1，从而被饱和。也就是说，本征载流子的浓度在相应温度处达到热平衡。然后，虽然加热时间增加，但薄膜的电阻基本上没有变化。如果加热时间进一步增加到第二阈时间t2，薄膜的电阻再次降低。也就是说，进行a-Si薄膜的固体结晶，从而相移为多晶硅。然后薄膜的电阻随时间不中断地缓慢降低。因此，第一阈时间t1为非晶硅的本征载流子浓度开始保持热平衡的时间，第二阈时间t2为非晶硅到多晶硅的固体相移过程中核生成的潜伏期。因此，根据预热时间与预热温度，a-Si薄膜转变为a-Si薄膜、a-Si/Poly-Si薄膜、或Poly-Si薄膜。优选地，a-Si薄膜的预热时间持续超过第二阈时间t2，使得通过至少部分结晶增加硅薄膜的电子迁移率以及生成本征载流子，从而进一步降低硅薄膜的电阻。然而，在预热步骤中通过结晶作用制造的多晶硅具有许多晶格缺陷，如双晶现象。
如果对电阻值降低的a-Si薄膜、a-Si/Poly-Si薄膜、或Poly-Si薄膜施加电场，可在其上进行焦耳加热。如果在适宜条件下在较短时间内进行焦耳加热，硅薄膜的温度立即增加，从而引起从固相到液相的相移，或者偶而引起从液相到固相的相移，结果产生晶体。同时，在预热步骤中产生多晶硅中的晶格缺陷如双晶现象。
这种结果使用ELC和SLS的结晶方法非常相似，上述方法是在极高温度下在极短时间内完成加工方面而言能够制造优质Poly-Si薄膜的激光结晶方法。然而，通过施加电场选择性地进行焦耳加热而在衬底的整个区域内使a-Si薄膜和a-Si/Poly-Si薄膜结晶的方法和在衬底的整个区域内进行消除Poly-Si薄膜的晶格缺陷和促进晶体生长的方法是新的，其从来没有报导过。
在根据本发明方法热处理掺杂硅薄膜的情况中，硅薄膜可为掺杂a-Si薄膜、掺杂a-Si/Poly-Si薄膜或掺杂Poly-Si薄膜。当预热这种掺杂硅薄膜时，除本征载流子之外由于掺杂物而生成非本征载流子。因此，在这种情况下，施加的电场通过移动两种这些载流子而诱导焦耳加热。
本发明还提供通过退火方法结晶的优质Poly-Si薄膜或其中掺杂物被活化的Poly-Si薄膜。虽然激光结晶方法因为其进行局部结晶过程而具有上述问题，但本发明的方法可提供具有迅速的结晶和活化速度的优质Poly-Si薄膜，因为结晶过程在施加电场的膜的整个区域内一次性实现。
与常规方法相比，本发明的退火方法和根据本发明方法得到的Poly-Si薄膜具有以下优点。
第一，实现结晶的工艺非常简单并且是经济有利的。作为最新技术之一的ELC扫描要交叠的线性光束，而SLS采用在使激光辐照通过图案化掩模后精确地移动极短距离使得其将整个衬底结晶需要花费太长时间的方法。然而，本发明的方法能够在极短时间内在整个衬底范围内的a-Si薄膜、a-Si/Poly-Si薄膜、或者Poly-Si薄膜上进行结晶并消除缺陷而衬底没有任何热变形。此外，与本发明的方法不同，ELC等方法很复杂，因为其需要另外的脱水退火过程用于从a-Si薄膜除去氢作为激光辐照的预处理工艺。同时，虽然常规方法如MIC和MILC应当淀积催化剂金属薄膜以促进结晶，但本发明的方法不需要用于结晶的催化剂金属淀积工艺，因此，与常规技术相比，本发明的方法非常简单并且不引起金属污染。
第二，本发明可使用廉价的设备和现已存在的技术实现。相对于给予优异结晶效果的ELC等方法需要非常昂贵的设备如激光装置，本发明需要的预热炉或RTA相对便宜。另外，本发明方法所用技术在半导体和平板显示器工业中沿用已久，使得有可能直接使用传统方法或通过略微改造得以使用。为了通过本发明的方法产生均一的Poly-Si薄膜，有可能需要稳定的电源和时间调节器，用于保持硅薄膜的电阻值恒定并施加电场。然而，虽然硅薄膜的恒定电阻可能受膜厚度的不均一性和衬底温度的严重影响，但是通过PECVD、LPCVD等形成均一厚度的a-Si薄膜技术已经很成熟，并且因为在工业中温度均一性已经沿用已久，所以可能容易地获得热处理。
第三，本发明适合于从大尺寸的衬底大量制造优质Poly-Si薄膜。根据本发明，因为整个衬底非常迅速地一次性结晶，其对于大尺寸衬底的处理非常有利，并且得到的Poly-Si薄膜可给出没有表面凸出(surface protrusion)的优质的结晶后的材料。
第四，本发明可用于低温掺杂物活化工艺。本发明通过施加电场而进行选择性的焦耳加热可有效地用于TFT结构中接近源极/漏极的掺杂物(将对其喷射离子)在低温下的热处理，以及用于结晶。
第五，本发明可用于多种应用。本发明的结晶方法不仅可用于低于650℃的低温工艺，而且可用于需要加热超过650℃的高温工艺。另外，可以在用于LCD、有机EL TFT元件、太阳能电池、和其它需要选择性焦耳加热的制品的TFT元件中采用。
附图说明
参考附图，通过以下对实施方案的说明可使本发明的其它目的和方面变得显而易见，其中：
图1为表示非晶硅(a-Si)薄膜的电阻随加热时间的变化图；
图2为说明生产和预热用于制造本发明一个实施方案的多晶硅(Poly-Si)薄膜的试验件的工艺示意图；
图3为说明生产和预热用于制造本发明一个实施方案的多晶硅(Poly-Si)薄膜的掺杂试验件的工艺示意图；
图4为说明生产和预热用于根据本发明另一个实施方案活化掺杂物的试验件的工艺示意图；
图5到图7为表示根据本发明实施方案的电场施加方式的示意图；
图8为其中a-Si薄膜通过本发明一个实施方案进行退火而结晶的试验件的TEM(透射电子显微镜)照片；
图9到图11为其中a-Si薄膜通过常规方式即分别通过SPC、MILC和ELC而结晶的试验件的TEM照片；
图12表示在玻璃衬底的厚度方向通过热扩散方程得到的热分布计算结果的图；
图13为表示本发明第一实施方案中施加于硅薄膜的电压和电流的变化图；
图14到17分别表示图13的图形的1次发射中施加于硅薄膜的电压、电流、电阻和每单位时间能量的变化图；
图18为本发明第一实施方案中制造的Poly-Si薄膜的AFM(原子力显微镜)照片；和
图19和20为比较例2中通过ELC制造的Poly-Si薄膜的SEM照片和AFM照片。
优选实施方案描述
在下文中参考附图更详细地描述本发明的实施方案，但是它们不用于限制本发明的范围。
图2表示根据本发明一个实施方案制造用于生产多晶硅(Poly-Si)薄膜的试验件并预热试验件的示意图。
如图2中的步骤(a)所示，在衬底10上形成绝缘层20。衬底10由透明材料如玻璃、石英或塑料组成，非限制性地，由于经济方面的考虑更优选玻璃。然而，考虑到平板显示器领域最近的研究趋势，在进行开发具有优异耐震强度和生产率的塑性材料的许多研究，因此本发明的方法可直接使用这种本身为塑料的衬底。绝缘层20用于防止衬底10中某些物质的液化，例如在玻璃衬底的情况中可在以下工艺中产生的碱物质的液化。绝缘层20通常通过淀积二氧化硅(SiO2)形成，非限制性地，优选其厚度为3000到5000。根据未来的技术研究，有可能在衬底上直接形成非晶硅(a-Si)薄膜而不使用这种绝缘层20，因此，这没有特别的抵触，因此，应该理解，上述结构也包括在本发明的范围内。
然后，在步骤(b)中，在绝缘层20上形成a-Si薄膜30。为了形成a-Si薄膜，可使用PECVD(等离子体增强的化学气相淀积)、溅射、真空蒸发等，最优选PECVD。为了在后来的焦耳加热工艺中得到均一结晶，需要保持a-Si薄膜30的厚度均一，非限制性地，其厚度通常地为300到1000。
连续，在步骤(c)中，在上述形成的a-Si薄膜30上形成电极40。对电极40用导电材料的种类没有特别限制，但优选低电阻材料如透明电极(如氧化铟锡或氧化铟锌)并且除了金属和金属合金之外还使用氧化镍。电极40用于对a-Si薄膜30施加电场，因此还可能直接对a-Si薄膜30施加电场而如图6所示没有形成电极40。
连续在步骤(d)中，在工艺过程中在不损害衬底10的温度范围内预热如上形成的a-Si薄膜30。“在工艺过程中在不损害衬底10的温度范围内”定义为在包括预热步骤和连续施加电场的步骤的整个方法过程中不损害衬底10的温度范围。这种温度范围通常比衬底10的热变形温度低。然而，虽然在工艺过程中硅薄膜30的温度比衬底10的热变形温度更高，但由于工艺进行得很快这一事实，实际上转移到衬底10上的热容量可能低到不足以引起热变形。因此温度范围应当定义为包括上述情况。如果a-Si薄膜30如上经过预热，则生成本征载流子，从而降低电阻并被制成可经历焦耳加热的试验件。
对于预热方法没有特别限制，可使用i)在通用的热处理炉中增加衬底10、绝缘层20和a-Si薄膜30的温度的方法；和ii)RTA(迅速热退火)，用于通过将诸如灯的辐射热辐照到a-Si薄膜30的前表面而在相对短的时间内改善a-Si薄膜30。
如果在某一温度下预热持续超过图1中的第二阈时间t2，则部分地或全部地发生固体结晶。因此，在这种条件下，固体结晶的程度取决于预热时间，并且硅薄膜的电子迁移率随结晶而增加，从而进一步降低电阻。因此，在步骤(d)中，硅薄膜32可以通过预热以非晶态、非晶/多晶混合物状态、或多晶态存在。然而，在这种情况下，多晶态有许多晶体缺陷。
因此，应考虑到许多因素来决定加热温度，所述因素如衬底的热变形温度、薄膜的厚度、和施加的电场的振幅，并且特别设置可能在实际工艺中需要的能够进行焦耳加热的初始电阻范围。首先，考虑到诱导稳定的焦耳加热，通过预热容许得到的硅薄膜32的电阻上限最大为10MΩ/sq，优选最大为1MΩ/sq。如果电阻超过10MΩ/sq，本征载流子的浓度太低，并且需要施加显著更高的电压以诱导焦耳加热，使得其可能不适合用于实际工艺。同时，通过预热容许产生的a-Si薄膜的电阻下限直接受衬底10热变形温度的影响。例如，如果采用通常用于平板显示器的玻璃衬底作为衬底10，需要预热温度不超过其热变形温度800℃。因此，考虑到薄膜电阻的容许范围，在使用玻璃衬底作为衬底10的情况中，优选200到800℃的加热温度，更优选500到800℃。
然而，如上所述，只有a-Si薄膜30需要预热，该工艺可能在极短时间内进行，并且RTA可在极短时间内只加热a-Si薄膜30。因此，如果通过立即地只对a-Si薄膜30加热到相对高的温度进行结晶，还有可能在所进行的穿过绝缘层20的热在工艺过程中不使衬底10的温度增加超过其热变形温度的条件下使a-Si薄膜30的预热温度比衬底10固有的热变形温度高。在这种情况下，虽然将玻璃衬底用作衬底10，但是可将a-Si薄膜30的预热温度增加到最大为900℃。这是可能的，因为本发明的结晶方法如图ELC一样可在极短时间内实现。
图3为表示生产用于制造掺杂Poly-Si薄膜的试验件并根据本发明的另一个实施方案预热试验件的工艺示意图。
在图3的步骤(a)中，与图2的步骤(a)一样，在衬底10上形成绝缘层20。
然后，在步骤(b)中，在绝缘层20上形成掺杂a-Si薄膜50。为了形成掺杂a-Si薄膜50，优选使用低压淀积、常压淀积、和PECVD。这其中，最优选PECVD。为了在连续的焦耳加热中形成均一结晶，需要保持掺杂a-Si薄膜50的厚度恒定，非限制性地，优选其厚度为300到1000。
连续，在步骤(c)中，与图2的步骤(c)一样，在a-Si薄膜50上形成电极40，并且如上所述可省略这一步骤。
然后，与图2的步骤(d)一样实现预热步骤(d)。这时，在预热后的硅薄膜52中生成掺杂物由来的非本征载流子以及本征载流子，从而进一步降低电阻。除了上述说明之外，本实施方案与图2的实施方案相同。
图4为表示制造用于活化掺杂物的试验件和根据本发明的另一个实施方案预热试验件的工艺示意图。
在图4的步骤(a)中，与图2的步骤(a)一样，在衬底10上形成绝缘层20。
然后，在步骤(b)中，在绝缘层20上形成Poly-Si薄膜60。为了在连续的焦耳加热中形成均一结晶，需要保持Poly-Si薄膜60的厚度恒定，非限制性地，优选其厚度为300到1000。
在步骤(c)中，形成掺杂Poly-Si薄膜70。对于掺杂，可使用离子注入掺杂或离子淋浴掺杂。
在步骤(d)中，与图2的步骤(c)一样，在掺杂Poly-Si薄膜70上形成电极40，并且如上所述，非可省略这一步骤。
在步骤(e)中，与图2的步骤(d)一样实现预热。这时，在预热后的硅薄膜72中生成掺杂物由来的非本征载流子以及本征载流子，从而进一步降低电阻。除了上述说明之外，本实施方案与图2的实施方案相同。
可以通过多种方式施加电场，图5到7为表示对试验件施加电场的示例性方法的示意图，所示试验件分别在图2到4中预热。
首先，参考图5，对在图2到4中经过预热的试验件的硅膜32、52或72的电极40施加DC或AC电场。这种电场施加方法电学配置并联电路，使得施加于衬底10、绝缘层20、和硅薄膜32、52或72的外加电压相等并且电流朝向具有最低电阻的点流动。也就是说，电流朝向具有最低电阻的硅薄膜32、52或72流动。因此，本征载流子在硅薄膜32中移动，本征载流子和非本征载流子在掺杂硅薄膜52或72中流动。对于均一结晶和掺杂物活化，在施加电场之前应当在整个衬底内保持硅薄膜32、52或72的电阻均一，为此，需要在预热之前保持硅薄膜的厚度恒定并在预热过程中使薄膜的温度均一。如果经过预热的硅薄膜32、52或72的电阻保持恒定，则线性地引起电压降，使得对整个薄膜施加恒定的电场，从而通过焦耳加热均一地达到所需温度。
作为施加电场的另一个方法，图6表示施加DC或AC电场同时没有形成电极的硅薄膜32、52或72直接与导线(或金属电极等)接触的方法。这种连接方式可以多种方式进行选择，并且对其没有特别限制。
作为施加电场的另一个方法，图7表示对经过预热的硅薄膜32、52或72施加电场E并且同时对其上部施加磁场M的方法。在这种情况下，施加的磁场M应该连续地改变其取向以诱导电场E，并且优选通过给予AC功率而施加电场E使其取向与由磁场M改变诱导的电场E的取向尽可能相似。这时，在硅薄膜32、52或72中同时生成由磁场M诱导的感应电流和施加的AC电压生成的AC电流。另外，因为两个或更多波长交叠引起干涉，可增加通过波长组合施加的最大能量振幅。
在上文中，示例性地描述了通过对经过预热的硅薄膜32、52或72施加电场而进行焦耳加热的几种方法。然而，如果其它方法可能通过对经预热而降低电阻的硅薄膜32、52或72施加电场而诱导焦耳加热，则也可以采用。例如，可对连接到由衬底、绝缘层、和硅薄膜组成的预型件两端的金属电极施加DC或AC电流，并且应该认为这种改进包括在本发明的范围内。
一次施加电场的施加时间可考虑到多种工艺因素而进行决定，其可以极短，优选为10-6到103秒，更优选为10-4到102秒。电场可施加一次，但也可以每隔一定间隔重复施加。
本发明的一个最重要的特征在于通过对经预热降低电阻的薄膜通过施加电场进行焦耳加热而进行a-Si薄膜、a-Si/Poly-Si薄膜或Poly-Si薄膜的结晶。虽然常规的FALC或由此产生的其它结晶方法也施加电场，但这些结晶方法没有使用选择性的焦耳加热，从而没有经过预热步骤。因此，这些结晶方法在预型件在结晶之前为纯非晶硅这一点上显然不同于本发明的方法。另外，使用施加电场方法的常规结晶机理目的在于通过电场本身支持使用金属的结晶促进工艺或支持由金属诱导的其它效应，而不涉及通过施加大量电流诱导的焦耳加热。因此，它们显然不同于本发明，本发明利用焦耳加热给出与高温下经过固体相移的激光结晶方法类似的结果。这可从晶粒形状、结晶时间等的差别而容易地发现。
图8表示通过上述实施方案的结晶方法得到的硅薄膜的TEM(透射电子显微镜)照片，图9到11表示分别通过现有技术的常规SPC、MILC和ELC结晶的硅薄膜的TEM照片。当与SPC的硅薄膜(参见图9)和MILC的硅薄膜(参见图10)相比时，发现通过本发明方法结晶的硅薄膜(参见图8)转化为具有较少缺陷和较大晶粒的Poly-Si薄膜。这表明，本发明的方法提供了与通过ELC制造硅薄膜(参见图11)相似的优质结果，已知该方法给出比常规结晶方法如SPC和MICL更好的Poly-Si薄膜，这是由于与传统方法相比，由本发明自身特征所产生的结果。
在下文中描述支持本发明的结晶机理的试验性事实及其理论背景。
发明人首先制得a-Si薄膜，然后测量与温度相应的电阻。因为随着温度的增加，a-Si薄膜由于其热力学特征转化为多晶相，以下电阻值表示了随着测量温度增加时，纯的非晶态、非晶/多晶相或多晶相的各电阻值。测量结果在以下表1中表示，测量的电阻是厚度为500的硅薄膜的表面电阻值。
表1
  温度(℃)   电阻(kΩ)   温度(℃)   电阻(kΩ)
  295.8   388600   681.9   195.89
  312.4   186500   695.5   128.27
  328.2   98600   711.3   76.68
  344.8   56900   725.3   93.22
  360.9   28200   740.8   45.879
  377.2   20522   754.3   41.439
  392.5   14205   768.3   38.91
  409.1   10383   782.3   35.608
  424   8407   794.5   27.312
  439.5   7360   799.5   31.57
  455.1   6417   808.3   303.11
  471.2   5331   831.2   28.133
  487.3   4314.5   846.4   24.907
  504.3   3638.6   855.6   23.519
  521.8   3061.2   867.8   21.715
  536.9   2397.5   875.3   21.864
  552.8   1810.6   889   20.978
  569.4   1307.3   899.1   20.757
  585.4   918.7   903.7   19.167
  602.2   622.3   919.9   17.794
  617.7   545.8   928.8   16.577
  634.3   469.36   936.5   16.347
  652.9   365.96   942.5   11.862
与上述相关的，硅薄膜的温度与电阻之间的关系可通过以下方程表示。
In R ∝ 1 T
在以上方程中，R为硅薄膜的电阻，T为绝对温度，In为自然对数。因此，当温度增加时，硅薄膜的电阻降低，并且可能在适合的电阻条件下进行焦耳加热。术语“焦耳加热”定义为使用当电流流过导电性材料时由电阻生成的热进行加热。
通过施加电场引起的焦耳加热而施加于硅薄膜的每单位时间的能量可通过以下方程表示。
W = V 2 R = V 2 e T A
在这一方程中，W为每单位时间焦耳加热的能量，V为施加于硅薄膜两端的电压，T为绝对温度，A为任意常数。
在上述方程中，发现通过焦耳加热施加于硅薄膜的每单位时间的能量随着电压V增加或预热温度T增加而增加。如果通过焦耳加热增加硅薄膜的温度，则发生朝向位于硅薄膜下的绝缘层(如SiO2)和衬底(如玻璃衬底)的热传导。因此，为了选择性地进行用于增加硅薄膜的温度而不伴随玻璃衬底的热变形的焦耳加热，本发明在极短时间内对试验件施加适当的电压或电流。如果施加的能量充分，则可只通过一次发射完成工艺，然而，如果不充分，则以适当的时间间隔用几次发射完成结晶过程。在以下说明中，使用简单的热分析模型计算通过选择性的焦耳加热产生的硅薄膜的温度升高。
对于热分析，假定一维瞬态传导{温度T(t，x)}在厚度方向上是变化的，在平面方向上为均一的，是完全可接受的，除了电极连接部分之外。另外，还假定导热率k和热扩散率a是恒定的，是完全可接受的，因为在玻璃的情况中其在650到900℃范围内的误差只在10％内。另外，还假定可忽略辐射热传递，并且热通量是恒定的，这在预型件是透明的并且温度低于900℃的条件下是可接受的，虽然当薄膜温度达到熔点时不能忽略辐射热传递。满足这种假定的热扩散方程由以下方程表示。图12表示通过积分计算以下热扩散方程的解之后满足限制条件的玻璃衬底厚度方向上的温度分布。
1 α ∂ T ∂ t = ∂ 2 T ∂ x 2
初始条件如下：
T(o，x)＝T0(给定)
限制条件如下：
在条件d(t)＜L中，通过积分可得到以下结果，并且满足限制条件的温度分布如下。
T ( t , x ) - T 0 = q S ' ' δ 2 k ( 1 - x δ ) 2
热扩散方程的积分如下：
1 α d dt ∫ 0 δ ( T - T 0 ) = ∂ T ∂ x | x = L - ∂ T ∂ x | x = 0
热渗透厚度如下：
d ( δ 2 ) dt = 6 α , 或 δ ( t ) = 6 αt
热渗透时间如下：
t p = L 2 6 α
表面温度如下：
T s ( t ) - T 0 = q s ' ' k 3 2 αt
通过使用上述结果，如果对尺寸2×2cm的试验件施加200mA的电流以及施加2,000V的电压100毫秒，如以下所示，硅薄膜的温度升高为约240K。
q s ' ' = ( 2000 V ) ( 0.2 A ) ( 0.02 × 0.02 m 2 ) = 1 × 1 0 6 W / m 2
&delta; ( 0.1 s . ) = 6 ( 7.47 &times; 1 0 - 7 m 2 / s ) ( 0.1 s ) = 6.7 &times; 1 0 - 4 m < 7 &times; 10 - 4 m
T s ( 0.1 s ) - T 0 = ( 1 &times; 10 6 W / m 2 ) ( 6.7 &times; 10 - 4 m ) 2 ( 1.4 W / m &CenterDot; k ) = 240 K
在这种条件下，发现根据本发明施加于a-Si薄膜的电场强度为至少10V/cm，优选为至少100V/cm，更优选为至少1000V/cm。如果施加于a-Si薄膜的电场强度太低，则倾向于不可能诱导用于结晶的焦耳加热。同时，待施加电场强度的上限设置为不引起电弧放电和损害衬底的范围。可由DC电源或AC电源诱导电场。
如上所述，虽然在常规技术如MIC、MILC或其它结晶方法中施加电场或磁场迅速地在低温下进行催化剂金属的垂直诱导或侧诱导，但它们没有一个满足上述条件，从而不能通过焦耳加热而获得结晶。也就是说，因为没有在相对高温度下的预热处理而直接在低温下对a-Si薄膜施加电场以得到上述电阻值，不可能得到焦耳加热所需的初始电阻值。另外，即使在极高电阻下施加极高电场以诱导焦耳加热，发现在这种恶劣条件下产生电弧放电而不是焦耳加热。因此，重要的是施加电场之前初始薄膜的表面电阻为上述值。为了满足这种初始电阻值，需要在不引起衬底热变形的相对高温条件下预热预定的时间，并从而自由地从纯的非晶相、非晶/多晶相和多晶相选择用于焦耳加热的预型件。
与这种方法形成对比的另一个因素为电场的施加时间。如上所述，本发明的电场施加时间小于103秒，更具体地为10-6到103秒。结晶时间短是因为硅薄膜中电子移动产生的热以及其热容量相对较高，因为薄膜体积小。因此，为了适当地控制时间，优选提供控制电场施加时间的电子控制器。这种在极短结晶时间过程中使用高温相移的方法非常类似于通过快速加热过程在极短时间内将瞬时能量施加于非晶硅的ELC。
发明人在以下条件下进行了以下实验以检验本发明的效果。
实施例1
通过PECVD在2cm×2cm×0.7mm(长×宽×厚)的玻璃衬底上形成厚度3000的SiO2绝缘层。再通过PECVD在绝缘层上形成厚度500的a-Si薄膜，从而制造试验件。在氮气氛下将如上所述形成的a-Si薄膜在管式炉中在约650℃下预热约30分钟。在预热步骤之后和施加电场之前，a-Si薄膜已经经历了固体结晶并部分地包含多晶相，薄膜的表面电阻为约35kΩ。在通过这种预热充分地降低硅薄膜的电阻之后，施加1,500V/cm的DC电场使得产生250mA的电流0.07秒，然后以约2.5秒的时间间隔再次施加电场以在硅薄膜中诱导选择性的焦耳加热。以这种方法施加电场约70次。
图13表示施加于硅薄膜的电压和电流随时间的变化。另外，图14到17分别表示一次施加于硅薄膜的电压、电流、电阻和每单位时间能量随时间的变化。如图16所示，发现薄膜的电阻随着电场的施加而降低。这意味着随着电场的施加发生了焦耳加热，因此硅薄膜的温度增加，从而降低电阻。另外，如图14和图15所示，发现当电压增加到高达约3,000V时，流过薄膜的最大电流接近约220mA。如图17这所示，这时的功率为约140W/cm2。
根据本发明方法进行退火的试验件的玻璃衬底保持其初始平坦化程度，并且如图8的TEM照片所示，发现a-Si薄膜转化为优质Poly-Si薄膜。另外，还显著地进行了晶体生长和晶格缺陷消除，并且发现晶粒通过多边形化变为六边形，而不是叶形。晶粒的尺寸为约3,000到5,000，并且在晶粒中没有发现晶格缺陷如双晶现象。
另外，图18表示定量Poly-Si硅薄膜表面粗糙度的AFM(原子力显微镜)的结果。从AFM结果发现，根据试验条件制造的Poly-Si薄膜的表面粗糙度为约37。
比较例1
除了a-Si薄膜在650℃进行固体结晶一小时而没有施加电场之外，与实施例1同样的方法实施比较例1。如上得到的Poly-Si薄膜的TEM照片如图9中所示，通过SPC制造的多晶硅具有树枝状晶体结构(具有树枝形状)，并且发现其在晶粒中包含许多晶格缺陷如双晶现象。这表现出与实施例1的多晶硅的显著差异。
比较例2
根据现有技术分别采用MILC和ELC使用与实施例1相同的试验件进行结晶。结果分别在图10和图11中表示。如图10所示，通过MILC制造的多晶硅表现出侧生长的微结构。另外，如图11所示，通过ELC制造的多晶硅表现出基本上没有缺陷的六边形形状，晶粒尺寸为约2,000到4,000。然而，如图19的TEM照片所示，如果通过ELC制造多晶硅，作为在三合点中发现表面凸出，在三合点处晶粒彼此抵触。图20表示了AFM的结果，通过ELC制造的多晶硅的表面粗糙度为约224。
实施例2
通过PECVD在2cm×1cm×0.7mm(长×宽×厚)的玻璃衬底上形成厚度3000的SiO2绝缘层。再通过PECVD在绝缘层上形成厚度500的a-Si薄膜，从而制造试验件。利用激光结晶方法使如上形成的a-薄膜结晶为Poly-Si薄膜，然后通过使用PH3/H2混合气体的离子淋浴法对Poly-Si薄膜进行掺杂。对于注入离子的试验件的低温掺杂物活化，在250℃预热约20分钟之后，施加1,000V/cm的DC电场。除此之外，与实施例1同样的方法进行实验。如上处理的试验件的玻璃衬底保持其初始的平坦化程度而没有变形，施加电场然后注入离子的Poly-Si薄膜的表面电阻小于1kΩ/sq。这意味着在低温条件下发生了用于掺杂物活化的热处理。
工业实用性
如上所述本发明的退火方法不引起玻璃衬底的热变形，产生有角的晶粒形状代替通过固体结晶制造的Poly-Si薄膜中表现出的具有树枝形的树枝状晶体结构，在晶粒中基本上不产生晶格缺陷如双晶现象，完全没有在通过结晶方法如MIC和MILC制造的Poly-Si薄膜中表现出的催化剂金属污染问题，并且不伴随有通过ELC制造的Poly-Si薄膜中表现出的表面凸出。这些特征是本发明特有的，在常规技术中没有。
可由本领域技术人员在上述说明的基础上进行多种改进和应用。

Claims (14)

1.对其中连续地形成绝缘层和硅薄膜的衬底中的硅薄膜进行退火的方法，其包括步骤：
在加工过程中衬底不变形的温度范围内加热或预热硅薄膜，使得在硅薄膜中产生本征载流子，从而降低电阻值到可能进行焦耳加热的值；和
对经过预热的硅薄膜施加电场以通过载流子的移动诱导焦耳加热，从而进行结晶、消除晶体缺陷、和确保晶体生长。
2.权利要求1的方法，其中衬底为玻璃衬底或塑料衬底。
3.权利要求1的方法，其中硅薄膜通过预热以非晶态、非晶/多晶混合物状态、或多晶态存在。
4.权利要求1的方法，其中衬底为玻璃衬底并且预热步骤在200到800℃进行。
5.权利要求1的方法，其中预热步骤在引发硅薄膜固相结晶的阈时间范围内进行。
6.权利要求1的方法，其中非晶硅薄膜、非晶/多晶硅薄膜、或多晶硅薄膜通过退火进行结晶。
7.权利要求1的方法，其中通过退火，掺杂非晶硅薄膜、掺杂非晶/多晶硅薄膜、或掺杂多晶硅薄膜进行结晶并且掺杂物被活化。
8.权利要求1的方法，其中硅薄膜的电阻通过预热降低到10MΩ/sq以下。
9.权利要求8的方法，其中电阻降低到1MΩ/sq以下。
10.权利要求1的方法，其中对硅薄膜施加的电场强度为至少10V/cm。
11.权利要求10的方法，其中电场强度大于10V/cm。
12.权利要求1的方法，其中电场的施加时间为10-6到103秒。
13.权利要求1的方法，其中当施加电场时，通过在硅薄膜的上表面的一部分上淀积金属电极而施加DC或AC电场、或对硅薄膜的上表面直接施加DC或AC电场而未淀积金属电极、或将磁场与电场一起施加于硅薄膜。
14.通过权利要求1到13中任一项的方法制造的多晶硅薄膜，其具有大的晶粒尺寸并且基本上没有表面凸出或晶体缺陷。
CNB200480014798XA 2003-05-27 2004-05-27 硅薄膜退火方法和由该方法制造的多晶硅薄膜 Expired - Fee Related CN100474628C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030033870 2003-05-27
KR1020030033870 2003-05-27

Publications (2)

Publication Number Publication Date
CN1795563A true CN1795563A (zh) 2006-06-28
CN100474628C CN100474628C (zh) 2009-04-01

Family

ID=36806187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480014798XA Expired - Fee Related CN100474628C (zh) 2003-05-27 2004-05-27 硅薄膜退火方法和由该方法制造的多晶硅薄膜

Country Status (5)

Country Link
US (1) US7449397B2 (zh)
JP (1) JP2007502025A (zh)
KR (1) KR100543717B1 (zh)
CN (1) CN100474628C (zh)
WO (1) WO2004107453A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923865A (zh) * 2010-06-23 2010-12-22 北京科技大学 一种电流直接驱动磁记录介质薄膜的原子有序的方法
US8124530B2 (en) 2006-06-09 2012-02-28 Ensiltech Corporation Method of preventing generation of arc during rapid annealing by joule heating
CN102881569A (zh) * 2011-07-11 2013-01-16 广东中显科技有限公司 一种多晶硅薄膜的制备方法
CN103934472A (zh) * 2014-04-10 2014-07-23 陕西师范大学 一种电场辅助退火制备银微纳米颗粒的方法
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713218B1 (ko) * 2005-07-11 2007-05-02 노재상 주울 가열에 의한 급속 열처리 시 아크 발생을 방지하는방법
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR100908472B1 (ko) 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
KR20090084238A (ko) 2008-01-31 2009-08-05 주식회사 엔씰텍 다결정 실리콘 박막 제조장치
KR101009429B1 (ko) * 2008-04-23 2011-01-19 주식회사 엔씰텍 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
CN102203903B (zh) * 2008-09-19 2013-06-19 艾格瑞系统有限公司 用于集成电路的电阻调谐的由电磁辐射引起的硅中的同素异形或形态改变
KR100976594B1 (ko) * 2008-10-09 2010-08-17 주식회사 엔씰텍 태양전지의 제조방법
KR101043787B1 (ko) * 2009-04-21 2011-06-22 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 방법
KR101075261B1 (ko) * 2009-04-21 2011-10-20 주식회사 엔씰텍 다결정 실리콘 박막의 제조방법
KR101041144B1 (ko) 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
US8853524B2 (en) 2011-10-05 2014-10-07 International Business Machines Corporation Silicon solar cell with back surface field
US9263265B2 (en) * 2013-08-30 2016-02-16 Applied Materials, Inc. Crystallization of amorphous films and grain growth using combination of laser and rapid thermal annealing
KR102493339B1 (ko) * 2017-10-10 2023-01-31 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
CN109728109B (zh) * 2018-12-29 2021-05-11 苏州阿特斯阳光电力科技有限公司 晶体硅双面电池及该晶体硅双面电池的热处理方法
US11521985B2 (en) 2020-01-03 2022-12-06 Synopsys, Inc. Electro-thermal method to manufacture monocrystalline vertically oriented silicon channels for three-dimensional (3D) NAND memories

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190570A (ja) * 1992-01-17 1993-07-30 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP2978051B2 (ja) * 1994-02-03 1999-11-15 三洋電機株式会社 多結晶半導体薄膜の製造方法
JPH08330596A (ja) * 1995-05-31 1996-12-13 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP4098377B2 (ja) * 1996-09-30 2008-06-11 株式会社東芝 多結晶半導体膜の製造方法
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
KR100486718B1 (ko) 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP2000294793A (ja) * 1999-04-07 2000-10-20 Hiroshi Yamazoe 薄膜トランジスターの製法
KR100362724B1 (ko) * 1999-12-08 2002-11-27 김형준 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100399617B1 (ko) * 2000-12-27 2003-09-29 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 제조방법
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
JP4959876B2 (ja) * 2001-02-26 2012-06-27 株式会社半導体エネルギー研究所 装置
JP4181761B2 (ja) * 2001-06-21 2008-11-19 ジュン キム ヒョン 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124530B2 (en) 2006-06-09 2012-02-28 Ensiltech Corporation Method of preventing generation of arc during rapid annealing by joule heating
CN101923865A (zh) * 2010-06-23 2010-12-22 北京科技大学 一种电流直接驱动磁记录介质薄膜的原子有序的方法
CN102881569A (zh) * 2011-07-11 2013-01-16 广东中显科技有限公司 一种多晶硅薄膜的制备方法
CN103934472A (zh) * 2014-04-10 2014-07-23 陕西师范大学 一种电场辅助退火制备银微纳米颗粒的方法
CN103934472B (zh) * 2014-04-10 2016-04-06 陕西师范大学 一种电场辅助退火制备银微纳米颗粒的方法
CN107808884A (zh) * 2016-08-24 2018-03-16 中芯国际集成电路制造(上海)有限公司 三维nand闪存器件的制造方法

Also Published As

Publication number Publication date
CN100474628C (zh) 2009-04-01
US7449397B2 (en) 2008-11-11
US20070099352A1 (en) 2007-05-03
KR100543717B1 (ko) 2006-01-23
KR20040102350A (ko) 2004-12-04
JP2007502025A (ja) 2007-02-01
WO2004107453A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
CN1795563A (zh) 硅薄膜退火方法和由该方法制造的多晶硅薄膜
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1039464C (zh) 半导体器件及其制造方法
CN1052115C (zh) 半导体器件
CN1050221C (zh) 多结晶薄膜的形成方法和制造薄膜晶体管的方法
CN1057401C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
US20090042342A1 (en) Method for crystallization of amorphous silicon by joule heating
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1051640C (zh) 半导体器件及其制造方法
WO2006031017A1 (en) Method for annealing silicon thin films using conductive layerand polycrystalline silicon thin films prepared therefrom
WO2009066949A2 (en) Fabricating method of polycrystalline silicon thin film, polycrystalline silicon thin film fabricated using the same
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
CN106128940A (zh) 一种低温多晶硅薄膜的制备方法
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
CN1677617A (zh) 半导体装置、电光学装置、集成电路和电子仪器
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
US8128714B2 (en) Apparatus for manufacturing polycrystalline silicon thin film
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板
KR20090084239A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR20060001718A (ko) 유기 전계 발광 소자 및 그 제조 방법
CN108183066A (zh) 显示面板的修复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SIXITE CO., LTD.

Free format text: FORMER OWNER: LU ZAIXIANG

Effective date: 20100621

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100621

Address after: Seoul, South Kerean

Patentee after: Ensiltech Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: Lu Zaixiang

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20160527