CN1677617A - 半导体装置、电光学装置、集成电路和电子仪器 - Google Patents

半导体装置、电光学装置、集成电路和电子仪器 Download PDF

Info

Publication number
CN1677617A
CN1677617A CNA2005100547993A CN200510054799A CN1677617A CN 1677617 A CN1677617 A CN 1677617A CN A2005100547993 A CNA2005100547993 A CN A2005100547993A CN 200510054799 A CN200510054799 A CN 200510054799A CN 1677617 A CN1677617 A CN 1677617A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
hole
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100547993A
Other languages
English (en)
Inventor
广岛安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1677617A publication Critical patent/CN1677617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

鉴于形成微细孔的工艺条件，提供一种可以稳定地形成所述微细孔而且在大型玻璃基板上也能稳定得到高性能薄膜晶体管的半导体装置的制造方法。本发明的半导体装置的制造方法，包括：在基板( 11)上形成基底绝缘膜(121)的工序；在基底绝缘膜(121)上形成第一绝缘膜(122)的工序；在第一绝缘膜(122)上形成直径d1的孔(123)的工序；和在包含孔(123)的第一绝缘膜(122)上形成第二绝缘膜(124)的工序，其中当第二绝缘膜(124)形成工序中基板面内的膜厚分布为±y％的情况下，孔(123)的直径d1满足d1≤6500/y+85nm的关系。

Description

半导体装置、电光学装置、集成电路和电子仪器
技术领域
本发明涉及半导体装置的制造方法和通过该制造方法制造的半导体装置、电光学装置、集成电路及电子仪器。
背景技术
在电光学装置，例如液晶显示装置和有机EL(电致发光)显示装置等之中，采用包含作为半导体元件的薄膜晶体管构成的薄膜电路进行像素的转换(switching)等。已有的薄膜晶体管，采用非晶形硅膜形成通道形成区域等活性区域。而且采用多晶硅膜形成活性区域的薄膜晶体管也已经实用化。采用多晶硅膜，与采用非晶形硅膜相比，能够提高迁移性等电学特性，使薄膜晶体管的性能得到改善。
而且，为进一步提高薄膜晶体管的性能，研究了形成由大粒晶粒构成的半导体膜，使晶界不会进入薄膜晶体管的通道形成区域内的技术。例如，有人提出通过在基板上形成微细孔，以此微细孔作为晶体生长的起点进行半导体膜的结晶化，形成大粒硅晶粒的技术。此项技术例如被记载在特开平11-87243号公报(专利文献1)、文献“单晶薄膜晶体管”《IBM技术公开公报》(1993年8月，257～258页)(非专利文献1)、文献“玻璃上大晶粒局部控制用Si薄膜的先进的激元激光结晶技术”(R.Ishihara等)《SPIE2001公报》(4295卷，14～23页)(非专利文献2)等之中。通过采用此项技术形成的大晶粒硅膜形成薄膜晶体管，能够使晶界不进入一个薄膜晶体管的形成区域(特别是通道形成区域)。这样可以实现迁移度等电学特性优良的薄膜晶体管。
专利文献：特开平11-87243号公报
非专利文献1：“单晶薄膜晶体管(Single Crystal Thin FilmTransistors)”，《IBM技术公开公报》，1993年8月，257～258页
非专利文献2：“玻璃上大晶粒局部控制用Si薄膜的先进的激元激光结晶技术(Advanced Excimer-Laser Crystallization Techniquies of SiThin-Film For Location Control of Large Grain onGlass)”，R.Ishihara等，《SPIE2001公报》，4295卷，14～23页
然而，上述微细孔的直径希望处于20～150nm左右。在直径150nm大小的微细孔中，在后来在所述微细孔上和内部沉积非晶形硅后，由激光照射使所述非晶形硅膜结晶时，从所述微细孔中生长的硅晶粒中含有不规则晶界，在其上形成的薄膜晶体管不能稳定地获得特性优良的晶体管。另一方面，在直径20nm左右以下的微细孔中，很难在微细孔内部沉积非晶形硅膜，不能稳定地实现后面激光照射下硅晶粒的生长。
但是特别是难于在超过300mm的正方形的大型玻璃基板上稳定而均匀地形成上述微细孔。
发明内容
因此，鉴于形成上述孔的工艺条件，本发明目的在于提供一种可以稳定地形成上述孔，并在大型的玻璃基板上也能稳定地得到高性能的薄膜晶体管的半导体装置的制造方法。
鉴于上述目的，本发明涉及的半导体装置的制造方法，是至少一个表面采用半导体膜在绝缘性基板形成薄膜晶体管的半导体装置的制造方法，其特征在于，包括：在基板上形成基底绝缘膜的工序；在基底绝缘膜上形成第一绝缘膜的工序；在第一绝缘膜上形成直径d1的孔的工序；和在包含孔的第一绝缘膜上形成第二绝缘膜的工序，其中当第二绝缘膜的形成工序中基板面内的膜厚分布为±y％的情况下，孔的直径d1满足d1≤6500/y+85nm的关系。
使结晶在绝缘膜上形成的微细孔中生长这一点虽然在上述非专利文献等中已经公开，但是关于在满足何种微细孔及其条件下能使结晶稳定生长，获得良好的半导体膜的却没有被具体化。根据本申请人的实验证明，当在第一绝缘膜上形成的孔的直径和基板面内第二绝缘膜的厚度分布满足上述关系的情况下，能够形成使结晶稳定生长所需的凹部(微细孔)。
此外还确认，孔的直径d1优选满足d1≤897.5nm的关系。这是因为经确认，若能满足此数值条件，则能使单晶晶粒大体稳定地生长。
在第二绝缘膜形成工序中，当在孔的侧壁上沉积的第二绝缘膜的膜厚，与第一绝缘膜上的第二绝缘膜的膜厚之比为x的情况下，孔的直径d1优选满足d1≤1500x+85nm的关系。这是因为经确认，若能满足此数值条件，则能使单晶晶粒大体稳定生长。
孔的直径d1优选满足d1≤835nm这一条件。这是因为经确认，若能满足此数值条件，则能使单晶晶粒大体稳定生长。
一种半导体装置，是包含至少一方的表面采用在绝缘性基板上形成的半导体膜形成的薄膜晶体管而构成的半导体装置，其中优选使半导体膜包含以在基板上设置的起点部作为起点形成的大体单晶晶粒，起点部是在基板上形成的凹部，凹部是在第一绝缘膜上形成的直径897.5nm以下的孔中沉积形成了第二绝缘膜的。这是因为经确认，若能满足此数值条件，则能使单晶晶粒大体稳定生长。
凹部优选是在第一绝缘膜上形成的直径835nm以下的孔中沉积形成了第二绝缘膜的。这是因为经确认，若能满足此数值条件，则能使单晶晶粒大体稳定生长。
附图说明
图1是说明微细孔工序形成的说明图。
图2是说明硅膜形成工序的说明图。
图3是关于薄膜晶体管，主要着眼于栅极电极和活性区域(源区、漏区和通道形成区域)，省略了其以外构成的俯视图。
图4是说明薄膜晶体管形成工序的说明图。
图5是表示电光学装置一例的显示装置连接状态的图。
图6是表示可以采用显示装置的电子仪器的图。
图中：
11…玻璃基板，12(121、122、124)、14、16…氧化硅膜，123…孔，125…微细孔(凹部)，13…硅膜，131…硅晶粒，132…晶界，133…半导体膜(晶体管区域)，15…栅极电极，134…源区和漏区，135…通道区域，1…显示装置。
具体实施方式
以下参照附图说明实施本发明用的优选实施方式。
<第一种实施方式>
<构成>
以下参照附图说明本发明的实施方式。
本实施方式的制造方法，包括(1)在基板上形成微细孔的工序；该微细孔作为半导体膜的将成为硅膜结晶化起点的本发明的凹部，(2)使硅晶粒从所述微细孔生长·形成的工序；和(3)利用包含所述硅晶粒的硅膜形成薄膜晶体管的工序。以下详细说明各工序。
(1)微细孔形成工序
如图1所示，在玻璃基板11上形成氧化硅膜作为基底绝缘膜121。膜厚t0例如为200nm左右。然后在所述基底绝缘膜121上形成膜厚t1的氧化硅膜作为第一绝缘膜122。进而在第一绝缘膜122上形成直径d1的孔123。这种形成方法可以采用以下方式进行：利用掩模使在所述第一绝缘膜122上涂布的光致抗蚀剂膜曝光、显影，在第一绝缘膜122上形成具有使所述孔123的形成位置露出的开口部的光致抗蚀剂膜(图中未示出)，采用蚀刻掩模对此光致抗蚀剂膜进行反应性离子蚀刻，然后除去所述光致抗蚀剂膜。接着在包含所述孔123的所述第一绝缘膜122上形成作为第二绝缘膜124的氧化硅膜。这种第二绝缘膜124的平均厚度为t2，具有±y％分布。而且当沉积第二绝缘膜124时，将在所述孔123侧面沉积的膜厚，与所述第一绝缘膜112上部的平均膜厚t2之比定为x。
这些基底绝缘膜121、第一绝缘膜122和第二绝缘膜124，例如都是可以用TEOS(四乙基正硅酸酯)或甲硅烷(SiH4)气体作为原料，以PECVD法形成的。而且在其他情况下，上述的x值一般为1以下的数值。
通过这样对在所述第一绝缘膜122上形成的孔123沉积第二绝缘膜124，可以形成直径更小的作为本发明的凹部的微细孔125，其直径d2可以用d2＝d1-2*xt2表示。实际上考虑到第二绝缘膜124的分布，直径d2在基板11面内的波动范围为d1-2*(1+y/100)*xt2～d1-2*(1-y/100)*xt2。
在使硅晶粒从后述的微细孔中生长的工序中，微细孔125的直径d2优选处于20～150nm范围内。其理由如上所述。因为在满足：
条件1：d1-2*(1+y/100)*xt2≥20nm
条件2：d1-2*(1-y/100)*xt2≤150nm下形成微细孔125的情况下，能使硅晶粒从后述的微细孔125稳定生长。
而且作为可以容许的最宽条件若以条件1＝20nm、条件2＝150nm计算，则将得到条件3：xt2＝3250/ynm。
其中为了求出在所述第一绝缘膜122上形成孔的直径d1的适当数值，若以20～150nm的中值作为上述微细孔125的直径d2，使d2＝85nm，则可以得到
条件4：d1＝2*xt2+d2＝2*3250/y+85nm＝6500/y+85nm。
因此通过将d1设计得满足
条件5：d1≤6500/y+85nm，
则能够稳定实现后述的硅晶粒的形成。
尤其是当采用一般的PECVD法形成绝缘膜时，由于能够沉积得使膜厚的均匀性y处于大约8％以下，所以按照条件5即d1处于6500/y+85nm以下形成，能够实现稳定的硅晶粒的形成。
另一方面，当在玻璃基板上沉积的氧化硅的膜厚处于大约1.5微米以上的情况下，因氧化硅膜内部应力往往会产生裂纹和剥离。因此，在这种微细孔形成工序中，应当使沉积的绝缘膜的全部厚度t0+t1+t2≤1500nm。
采用玻璃基板11的情况下，为了避免玻璃基板11中的杂质污染，绝缘膜的膜厚t0必须处于100nm以上，优选200nm左右。而且得知，第一绝缘膜的膜厚t1与第二绝缘膜124沉积后形成的微细孔125深度有关，迄今为止本发明人的试验结果证明，优选处于大约550nm以上。因此，t2≤750nm。
若将其代入上述条件4，则将得到
条件6：d1≤1500nmx+85nm。
因此，当在第一绝缘膜122上形成的孔123的直径d1设计·形成得使条件5和条件6同时得到满足时，在后述的晶粒形成工序中，能够实现更加稳定的硅晶粒的形成。
由于x一般取0.5～1的数值，所以得知由条件6可知d1优选处于835～1585nm以下。在实际采用PRCVD法的氧化硅膜的成膜中，由于x一般取0.5～1的数值，所以优选将d1设计、形成在835～985nm以下。此外，为了降低制造过程中x波动的影响，更优选在d1≤835设计、形成。
(2)晶粒的形成过程
图2是说明形成硅膜13的工序的断面图。
图2(a)是用上述工序制造的微细孔125。以下将基底绝缘膜121、第一绝缘膜122和第二绝缘膜124统称为绝缘膜12。
如图2(b)所示，利用LPCVD法和PECVD法等制膜法，在作为上述第二绝缘膜124的氧化硅膜上和上述微细孔125内，形成作半导体膜用的非晶形硅膜130。这种非晶形硅膜130，最好形成得具有50～300微米膜厚为适宜。而且也可以形成多晶硅膜代替非晶形硅膜130。其中，当采用LPCVD法和PECVD法形成这些硅膜13的情况下，所形成的硅膜13中的氢含量往往较多。这种情况下，为了使在后述的激光照射时使硅膜不会产生剥离，可以进行降低该硅膜13中氢含量(优选处于1％以下)的热处理。
进而如图2(c)所示，对上述硅膜13进行激光照射L。这种激光照射L，例如采用波长308nm、脉冲幅度20～30ns的XeCl脉冲激元激光器，或者脉冲幅度200ns左右的XeCl激元激光器，在能量密度为0.4～2.0J/cm2左右的条件下进行。通过在这种条件下进行激光照射，照射的激光几乎均被硅膜13的表面附近吸收。这是因为XeCl脉冲激元激光的波长(308nm)中非晶形硅的吸收系数，与0.139nm-1相比较大的缘故。
通过适当选择照射条件，使硅膜13在微细孔125内的底部残留非熔融状态的部分，在其以外的部分大体完全熔融。这样能使激光照射后硅晶体的生长首先在微细孔125的底部附近开始，朝着硅膜13的表面附近，即朝着大体完全熔融状态的部分进行。即使激光照射部分的能量密度比其稍强，使微细孔125内的底部不残留非熔融状态部分的情况下，处于大体完全熔融状态的硅膜13的表面附近与微细孔125的底部之间产生温度差，在激光照射后的硅的晶体生长依然首先从微细孔125的底部附近开始，与上述同样能够朝着硅膜13的表面附近，即朝着大体完全熔融状态的部分进行。
在硅晶体生长的初期阶段，能够在微细孔125的底部产生几个晶粒。此时通过使微细孔125的断面尺寸(本实施方式中是圆的直径)达到与一个晶粒相同或稍小的程度，能使仅有一个晶粒达到微细孔125的上部(开口部)。具体讲，直径为20～150nm左右是适当的。这样在硅膜的大体完全熔融状态的部分中，通过使达到微细孔125上部的一个晶粒作为晶核的方式进行晶体生长，如图2(d)所示，能够形成使以微细孔125为大体中心的大颗粒硅晶粒131以规则排列而成的硅膜。这种硅晶粒，虽然可以包含∑3或∑9或∑27这种规则晶界(对应晶界)，但是确是不含规则晶界的大体单晶晶粒。一般不规则晶界由于含有许多硅未配对电子，所以会变成使在其上形成的薄膜晶体管的特性降低和特性波动的主要原因。但是对于本方法形成的硅晶粒131而言不含这种电子，所以在晶粒内形成薄膜晶体管的情况下，能够实现具有优良特性的薄膜晶体管。但是其中当上述微细孔125的直径具有大于150nm左右的大直径微细孔的情况下，在微细孔125底部产生的多数晶粒生长到达微细孔上部，其结果在以上述微细孔125为大体中心形成的晶粒中会包含不规则晶界。
另外，当借助于上述激光照射而进行结晶时，优选同时加热玻璃基板11。例如可以采用将玻璃基板11装载在承载台上，将该玻璃基板11温度加热到200～400℃左右温度下的方式进行热处理。这样通过并用激光照射和热处理，能使各硅晶粒131的结晶粒径进一步大粒径化。通过同时对基板加热，与不进行该热处理的情况相比，能使硅晶粒131的粒径大约达到1.5～2.0倍左右。此外，基板加热的并用由于能延缓结晶化进程，所以能使硅晶粒131的结晶性得到进一步提高的优点。
(3)薄膜晶体管的形成工序
以下说明用上述硅膜形成的薄膜晶体管的结构。目前以微细孔125为起点进行结晶而得到的硅晶粒131的晶粒直径为6微米左右。
以下说明图3俯视图所示的薄膜晶体管的形成工序。图4是说明形成薄膜晶体管工序的说明图，表示图3所示B-B’方向的断面图。
如图4(a)所示，将硅晶粒131图案化，整形除去形成薄膜晶体管所不需要的部分，制成半导体膜133。此时，使半导体膜133的通道形成区域135部分制成不含微细孔125及其附近。这是因为微细孔125及其周边结晶性紊乱程度大的缘故。
进而如图4(b)所示，利用电子回旋共振PECVD法(ECR-PECVD法)或平行平板PECVD法等方法，在作为第二绝缘膜124的氧化硅膜和被图案化的半导体膜133的上面形成氧化硅膜。这种氧化硅膜具有薄膜晶体管的栅绝缘膜14的作用，厚度优选为10nm～150nm左右。
接着如图4(c)所示，利用溅射法等制膜方法形成钽、铝等金属薄膜之后，通过进行图案化形成栅极电极15和栅配线膜。而且以此栅极电极15作为掩模注入作为给予体或接受体的杂质元素，进行所谓的自整合离子注入，在硅膜上形成源区和漏区134以及通道形成区域135。例如在本实施方式中，注入磷(P)作为杂质元素，然后通过将XeCl脉冲激元激光调整到200～400J/cm2左右的能量密度下照射使杂质元素活化，形成N型薄膜晶体管。其中，也可以采用在250～450℃左右温度进行热处理来代替激光照射，对杂质元素进行活化。
然后如图4(d)所示，通过PECVD法在作为栅绝缘膜14的氧化硅膜和栅极电极15的上面形成500nm左右膜厚的氧化硅膜。这种氧化硅膜起着层间绝缘膜16的作用。进而将此层间绝缘膜16贯通，形成直至源区和漏区134各区域的接触孔161、162，通过溅射法等制膜方法在这些接触孔内埋入铝、钨等金属，经过图案化后形成源电极181和漏电极182。通过以上说明的方法能够制成本实施方式的薄膜晶体管。
以下说明本发明涉及的薄膜晶体管的应用实例。本发明涉及的薄膜晶体管，可以作为液晶显示装置的开关元件或者作为有机EL显示装置的驱动元件使用。
图5是表示本实施方式的电光学装置一例中显示装置1的连接状态的图。如图5所示，显示装置1由在显示区域内配置像素区域G构成。像素区域G使用驱动有机EL元件OLED的薄膜晶体管T1～T4。而薄膜晶体管T1～T4使用由上述实施方式的制造方法制造的。由驱动区域2向各像素区域G供给发光控制线V gp和写入控制线V sel。由驱动区域2将电流线I dada和电源线V dd供给各像素区域G。通过控制写入控制线V sel和定电流线I dada，对各像素区域G进行电流程序控制，通过控制发光控制线V gp控制发光。而且本实施方式的薄膜晶体管，就驱动区域2和3也能使用本发明的晶体管，特别是可以用于对驱动区域2中包含的发光控制线V gp和写入控制线V sel进行选择的缓冲电路等需要大电流的用途之中。
图6是表示可以采用显示装置1的电子仪器的图。上述的显示装置1可以用于各种电子仪器中。
图6(a)是用于移动电话机的实例，该移动电话机20备有天线部21、声音输入部23、操作部24和本发明的显示装置1。因此本发明的显示装置可以作为显示部使用。
图6(b)是用于摄像机的实例，该摄像机30备有图像接受部31、操作部32、声音输入部33和和本发明的显示装置1。因此本发明的显示装置可以作为取景部或显示部使用。
图6(c)是用于便携式个人电脑(所谓PDA)的实例，该个人电脑40备有摄像部41、操作部42和本发明的显示装置1。因此本发明的显示装置可以作为显示部使用。
图6(d)是表示在头戴显示器中的应用实例，该头戴显示器50备有佩带51、光学系统容纳部52和本发明的显示装置1。因此本发明的显示面板可以作为图像显示源使用。
图6(e)是表示在直线型投影仪中应用的实例，该直线投影仪60在框架61内备有光源62、合成光学系统63、反射镜64、65、屏幕66和本发明的显示装置1。因此本发明的显示装置可以作为图像显示源使用。
图6(f)是表示在前型投影仪中应用的实例，该投影仪70在框架70上备有光学系统71和本发明的显示装置1，能够在屏幕73上显示图像。因此本发明的显示装置可以作为图像显示源使用。
使用了本发明的晶体管的显示装置1并不限于上述实例，因而能够用于有源型和无源矩阵型的液晶显示装置和有机EL显示装置中。除此以外，例如还可以用于带有显示装置的电传机、数码相机的取景器、便携式电视机、电子记事本、电光显示盘、宣传广告用的显示器等之中。
另外，也可以将上述实施方式涉及的半导体装置的制造方法与元件转印技术组合使用。具体讲，采用上述实施方式涉及的方法，在作为原始转印的第一基板上形成半导体装置后，将该半导体装置转印(移动)到作为初始转印的第二基板上。这样就第一基板而言，由于能够采用备有半导体膜的成膜和其后形成元件的有利条件(形状、大小和物理特性等)的基板，所以能够在该第一基板上形成微细而高性能的半导体元件。而且就第二基板而言，能够使用在不受元件形成过程上制约的情况下，在大面积化的同时，由合成树脂和钠玻璃等构成的廉价基板和具有柔性的塑料薄膜等选择范围大的所需物品。因此，能够容易在大面积基板上(以低成本)形成微细而高性能的薄膜半导体元件。

Claims (6)

1.一种半导体装置的制造方法，是至少一个表面采用半导体膜在绝缘性基板形成薄膜晶体管的半导体装置的制造方法，其特征在于，包括：
在所述基板上形成基底绝缘膜的工序；
在所述基底绝缘膜上形成第一绝缘膜的工序；
在所述第一绝缘膜上形成直径d1的孔的工序；和
在包含所述凹部的所述第一绝缘膜上形成第二绝缘膜的工序，其中
当所述第二绝缘膜的形成工序中基板面内的膜厚分布为±y％的情况下，所述孔的直径d1满足
d1≤6500/y+85nm的关系。
2.根据权利要求1所述的半导体装置的制造方法，其中所述孔的直径d1还满足
d1≤897.5nm。
3.根据权利要求1或2所述的半导体装置的制造方法，其中在所述第二绝缘膜的形成工序中，当所述孔的侧壁上沉积的第二绝缘膜的膜厚，相对于所述第一绝缘膜上的第二绝缘膜的膜厚之比为x的情况下，所述孔的直径d1满足
d1≤1500x+85nm的关系。
4.根据权利要求3所述的半导体装置的制造方法，其中所述孔的直径d1满足
d1≤835nm的关系。
5.一种半导体装置，是包含至少一方的表面采用在绝缘性基板上形成的半导体膜形成的薄膜晶体管而构成的半导体装置，其特征在于，其中
所述半导体膜包含以在所述基板上设置的起点部作为起点形成的大体单晶晶粒，
所述起点部是在基板上形成的凹部，
所述凹部是在第一绝缘膜上形成的直径897.5nm以下的孔中沉积了第二绝缘膜的。
6.根据权利要求5所述的半导体装置，其中所述凹部是在所述第一绝缘膜上形成的直径835nm以下的孔中沉积第二绝缘膜而形成了的。
CNA2005100547993A 2004-04-01 2005-03-16 半导体装置、电光学装置、集成电路和电子仪器 Pending CN1677617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004109099 2004-04-01
JP2004109099A JP2005294630A (ja) 2004-04-01 2004-04-01 半導体装置、電気光学装置、集積回路及び電子機器

Publications (1)

Publication Number Publication Date
CN1677617A true CN1677617A (zh) 2005-10-05

Family

ID=35050037

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100547993A Pending CN1677617A (zh) 2004-04-01 2005-03-16 半导体装置、电光学装置、集成电路和电子仪器

Country Status (5)

Country Link
US (1) US7148095B2 (zh)
JP (1) JP2005294630A (zh)
KR (1) KR100726855B1 (zh)
CN (1) CN1677617A (zh)
TW (1) TWI258875B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
CN106098864A (zh) * 2016-06-28 2016-11-09 山东浪潮华光光电子股份有限公司 一种led用砷化镓衬底减薄工艺中的贴片方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
EP1420437A4 (en) * 2001-07-25 2006-02-08 Seiko Epson Corp PROCESS FOR PRODUCING SEMICONDUCTOR FINE FILM, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT, ELECTROOPTIC DEVICE, AND ELECTRONIC APPARATUS
KR20030034526A (ko) * 2001-10-25 2003-05-09 플러스원테크 주식회사 지문인증을 인터넷상에서 구현하는 방법 및 그 시스템
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器

Also Published As

Publication number Publication date
US20050233594A1 (en) 2005-10-20
TW200534514A (en) 2005-10-16
JP2005294630A (ja) 2005-10-20
KR20060043552A (ko) 2006-05-15
KR100726855B1 (ko) 2007-06-12
TWI258875B (en) 2006-07-21
US7148095B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
TW577174B (en) Method and apparatus for forming a thin semiconductor film, method and apparatus for producing a semiconductor device, and electro-optical apparatus
CN1288715C (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1722366A (zh) 半导体器件的制造方法
CN1765009A (zh) 半导体装置及其制造方法
CN1353448A (zh) 一种用于结晶硅层的方法
CN102891107B (zh) 低温多晶硅基板及其制作方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US20050139919A1 (en) Method of forming a polysilicon film, thin film transistor including a polysilicon film and method of manufacturing the same
WO2017028499A1 (zh) 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
CN1172352C (zh) 半导体装置及其制造方法
CN100352003C (zh) 半导体装置、电光学装置、集成电路及电子设备
CN1677617A (zh) 半导体装置、电光学装置、集成电路和电子仪器
CN106128940A (zh) 一种低温多晶硅薄膜的制备方法
CN1217405C (zh) 半导体装置及其制造方法、电光学装置、电子机器
CN1848365A (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN1581427A (zh) 多晶硅薄膜的制造方法
CN106373922A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
JP2008060532A (ja) 半導体装置
TWI311213B (en) Crystallizing method for forming poly-si films and thin film transistors using same
JP2011129711A (ja) 半導体膜の製造方法および薄膜トランジスタの製造方法
CN106920773A (zh) 一种显示面板的制作方法、显示面板及显示装置
CN1645612A (zh) 具复合多晶硅层的半导体结构及其应用的显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20051005