KR20090084238A - 다결정 실리콘 박막 제조장치 - Google Patents

다결정 실리콘 박막 제조장치 Download PDF

Info

Publication number
KR20090084238A
KR20090084238A KR1020080010293A KR20080010293A KR20090084238A KR 20090084238 A KR20090084238 A KR 20090084238A KR 1020080010293 A KR1020080010293 A KR 1020080010293A KR 20080010293 A KR20080010293 A KR 20080010293A KR 20090084238 A KR20090084238 A KR 20090084238A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
conductive thin
silicon dioxide
silicon thin
Prior art date
Application number
KR1020080010293A
Other languages
English (en)
Inventor
노재상
홍원의
Original Assignee
주식회사 엔씰텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔씰텍 filed Critical 주식회사 엔씰텍
Priority to KR1020080010293A priority Critical patent/KR20090084238A/ko
Priority to PCT/KR2009/000480 priority patent/WO2009096747A2/ko
Priority to US12/864,622 priority patent/US8128714B2/en
Priority to TW098103193A priority patent/TW200945417A/zh
Publication of KR20090084238A publication Critical patent/KR20090084238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명의 다결정 실리콘 박막 제조장치는 하부 이산화 규소 기판상에 비 정질 실리콘 박막, 상부 이산화 규소 기판을 적층하고, 상기 상부 이산화 규소 기판상에 도전성 박막을 형성하며, 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막을 결정화시키는 다결정 실리콘 박막 제조장치에 있어서, 상기 도전성 박막의 상면 양단 부에 탄력적으로 접촉되며, 상기 도전성 박막에 전원을 공급하는 전원 단자; 및 상기 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되어 상기 도전성 박막에 균일한 전계를 형성하도록 상기 하부 이산화 규소 기판을 탄력적으로 지지하는 지지부재를 포함한다.
본 발명에 의하면, 도전성 박막에 전계를 인가하고 주울 가열을 수행하여 비 정질 실리콘 박막을 결정화시킴에 있어서, 이산화 규소 기판의 양쪽 하면에 이산화 규소 기판을 탄력적으로 지지하는 지지부재를 설치하여 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되도록 함으로써, 도전성 박막에 균일한 전계를 형성하여 짧은 시간 내에 효율적으로 결정화를 실행할 수 있다.
비 정질 실리콘, 도전성 박막, 지지부재

Description

다결정 실리콘 박막 제조장치{Apparatus for Manufacturing Poly-Si Thin Film}
본 발명은 다결정 실리콘 박막 제조장치에 관한 것으로, 좀더 상세하게는 비 정질 실리콘 상부 혹은 하부에 개재된 도전성 박막에 균일한 전계를 인가하여 다결정 실리콘 박막을 형성하는 다결정 실리콘 박막 제조장치에 관한 것이다.
일반적으로 비 정질 실리콘(a-Si)은 전하 운반체인 전자의 이동도 및 개구 율이 낮고 CMOS 공정에 부합되지 못하는 단점이 있다. 반면에, 다결정 실리콘(Poly-Si) 박막 소자는 비 정질 실리콘 TFT(a-Si TFT)에서는 불가능하였던 영상신호를 화소에 기입 하는데 필요한 구동회로를 화소 TFT-array와 같이 기판상에 구성하는 것이 가능하다.
따라서, 다결정 실리콘 박막 소자에서는 다수의 단자와 드라이버 IC와의 접속이 불필요하게 되므로, 생산성과 신뢰성을 높이고 패널의 두께를 줄일 수 있다.
또한 다결정 실리콘 TFT 공정에서는 실리콘 LSI의 미세가공 기술을 그대로 이용할 수 있으므로, 배선 등에서 미세구조를 형성할 수 있다. 따라서, 비 정질 실리콘 TFT에서 보이는 드라이버 IC의 TAB 실장 상의 피치(pitch) 제약이 없으므로, 화소 축소가 용이하고 작은 화각에 다수의 화소를 실현할 수 있다.
다결정 실리콘을 능동 층에 이용한 박막 트랜지스터는 비 정질 실리콘을 이용한 박막 트랜지스터와 비교할 때, 스위치 능력이 높고 자기 정합에 의해 능동 층의 채널 위치가 결정되기 때문에, 소자 소형화, CMOS 화가 가능하다는 특징이 있다. 이러한 이유로 다결정 실리콘 박막 트랜지스터는 액티브 매트릭스형 플랫 패널 디스플레이(예를 들면, 액정 표시 장치, 유기 EL) 등의 화소 스위치 소자로 사용하여 대화면화 및 드라이버가 내장된 COG(Chip On Glass) 제품의 실용화에 주요한 소자로 대두 되고 있다. 다결정 실리콘 TFT를 제조하는 방법으로는 고온 조건에서 제조하는 방법과 저온 조건에서 제조하는 기술이 있는 데, 고온 조건에서 형성하기 위해서는 기판으로 석영 등의 고가의 재질을 사용하여야 하므로, 대면적화에 적당하지 않다. 따라서, 저온 조건에서 비 정질 실리콘 박막을 다결정 실리콘으로 대량으로 제조하는 방법에 대한 연구가 활발히 진행되고 있다. 이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC: solid phase crystallization)법, 금속유도 결정화(MIC: metal induced crystallization)법, 금속유도측면 결정화(MILC: metal induced lateral crystallization)법, 엑시머 레이저 결정화(ELC: excimer laser crystallization) 법 등이 있다. SPC 법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수는 있으나, 높은 결정화 온도와 장시간을 요구하기 때문에, 유리기판과 같이 열변형 온도가 상대적으로 낮은 기판을 사용할 수 없고 생산성이 낮다는 단점이 있다. SPC 법에 의한 경우, 통상적으로 600 ~ 700℃의 온도에서 약 1 ~ 24 시간 동안 비 정질 실리콘 박막에 어닐링 작업을 실시해야 결정화가 가능하다.
또한 SPC 법에 의해 제조된 다결정 실리콘의 경우에는, 비 정질 상으로부터 결정상으로의 고상 상 변태 시, 쌍정 성장(twin-growth)을 동반하므로, 형성된 결정립 내에 매우 많은 결정 격자 결함들을 함유하고 있다. 이러한 인자들은 제조된 다결정 실리콘 TFT의 전자 및 홀의 이동도(mobility)를 감소시키고 문턱 전압(threshold voltage)을 상승시키는 요인으로 작용한다. MIC 법은 비 정질 실리콘이 특정 금속과 접촉함으로써 그것의 결정화가 SPC 법에 의한 결정화 온도보다 훨씬 낮은 온도에서 이루어지는 장점이 있다.
MIC 법을 가능하게 하는 금속으로는, Ni, Pd, Ti, Al, Ag, Au, Co, Cu, Fe, Mn 등이 있으며, 이들 금속들은 비 정질 실리콘과 반응하여 공정상(eutectic phase) 또는 실리사이드 상(silicide phase)을 형성하여 저온 결정화를 촉진시킨다. 그러나, MIC 법을 다결정 실리콘 TFT 제작의 실제 공정에 적용시킬 경우 채널(channel) 내에 금속 오염이 심각하게 발생하는 문제점이 있다.
MILC 법은 MIC 법의 응용기술로서, 채널 위에 금속을 증착하는 대신 게이트 전극을 형성한 후, 자기 정렬된 구조에서 소스 및 드레인 위에 금속을 얇게 증착하여 금속유도결정화(metal induced crystallization)를 유발한 후, 채널 쪽으로 측면 결정화를 유도하는 기술이다.
MILC 법에 가장 많이 사용되는 금속으로는 Ni 및 Pd을 들 수 있다. MILC 법으로 제조된 다결정 실리콘은 SPC 법에 비하여 우수한 결정성 및 높은 전계 효과 이동도(field effect mobility)를 보임에도 불구하고, 높은 누설 전류 특성을 보인 다고 알려져 있다. 즉, 금속 오염 문제를 MIC 법에 비하여 감소하기는 하였으나, 아직도 완전히 해결하지 못한 실정이다.
한편 MILC 법을 개량한 방법으로 전계 유도방향성 결정화법(FALC: field aided lateral crystallization)이 있다. MILC 법에 비하여 FALC 법은 결정화 속도가 빠르며 결정화 방향의 이방성을 보이지만, 이 역시 금속의 오염 문제를 완전히 해결하지는 못하고 있다. 이상의 MIC 법, MILC 법, FALC 법 등의 결정화 방법은 SPC 법에 비하여 결정화 온도를 낮추었다는 점에서는 효과적이나, 결정화 시간이 여전히 길다는 점과, 모두 금속에 의하여 결정화가 유도되는 공통점이 있다. 따라서, 금속의 오염 문제라는 점에서 자유롭지 못한다.
한편 최근 개발된 ELC 법은 금속의 오염 문제를 해결하면서 유리기판 위에 저온 공정으로 다결정 실리콘 박막을 제조하는 것을 가능하게 한다. LPCVD(low pressure chemical vapor deposition)법 또는 PECVD(plasma enhanced chemical vapor deposition)법으로 증착된 비 정질 실리콘 박막은 엑시머 레이저의 파장인 자외선 영역(λ = 308 ㎚)에 대한 흡수 계수가 매우 크기 때문에, 적정한 에너지 밀도에서 쉽게 비 정질 실리콘 박막의 용융이 일어나게 된다. 비 정질 실리콘 박막을 엑시머 레이저에 의해 결정화시키는 경우, 용융 및 응고의 과정을 매우 짧은 시간 내에 동반하게 된다. 이러한 관점에서 볼 때, ELC 법은 엄밀한 의미에서 저온 공정은 아니다. 그러나, ELC 공정은 엑시머 레이저에 의해 크게 영향을 받은 국부적인 용융 영역에서 매우 빠르게 진행되는 용융 및 응고에 의해 결정화되는 과정을 거치므로, 기판을 손상시키지 않으면서 극히 짧은 시간(수십 nano-sec 단위)에 다 결정 실리콘을 제조할 수 있다.즉, 유리기판/절연 층/비 정질 실리콘 박막으로 이루어진 모재의 비 정질 실리콘 상에 레이저가 극히 짧은 시간에 조사되면, 비 정질 실리콘 박막만이 선택적으로 가열되어, 하층에 위치한 유리기판의 손상없이 결정화가 이루어진다. 또한, 액상에서 고상으로의 상 변태 시 생성되는 다결정 실리콘의 경우, 고상 결정화를 통해 생성되는 다결정 실리콘의 경우보다, 열역학적으로 안정된 결정립 구조를 보이고 결정립 내의 결정 결함이 현저히 감소될 수 있는 장점이 있으므로, ELC 법으로 제조된 다결정 실리콘은 다른 여타의 결정화법들의 결과물보다 우수하다. 그럼에도 불구하고, ELC 법은 몇 가지 중대한 단점들이 있다. 예를 들어, 레이저 빔 자체의 조사량이 불균일하다는 레이저 시스템상의 문제점과, 조대한 결정립을 얻기 위한 레이저 에너지 밀도의 공정 영역이 극히 제한되어 있다는 레이저 공정상의 문제점, 그리고 대면적에 샷(shot) 자국이 남는다는 문제점이 있다. 이들 두 요소들은 다결정 실리콘 TFT의 액티브 레이어(active layer)를 구성하는 다결정 실리콘 박막의 결정립 크기의 불균일성을 초래한다. 또한, 액상에서 고상으로의 상 변태를 동반하며 생성되는 다결정 실리콘의 경우 부피 팽창이 수반되므로, 결정립계가 만들어지는 지점으로부터 표면 쪽으로 심한 돌출(protrusion) 현상이 일어난다. 이러한 현상은 후공정인 게이트 절연 층에도 직접적인 영향을
미치게 되는데, 다결정 실리콘/게이트 절연층 계면의 불균일한 평탄도에 의한 절연 파괴 전압(breakdown voltage) 감소 및 핫 캐리어 응력(hot carrier stress) 등의 소자 신뢰성에 심각한 영향을 미치고 있다. 최근에는, 상기 설명한 ELC 법의 불안정성을 해결하기 위하여 SLS(sequential lateral solidification) 법이 개발되어 레이저 에너지 밀도의 공정 영역을 안정화하는데 성공하였지만, 여전히 shot 자국 및 표면 쪽으로 돌출(protrusion) 현상을 해결하지 못하였으며, 또한 평판 디스플레이 산업이 급속히 발전하고 있는 현재의 추세로 비추어 볼 때, 조만간 양산화가 필요하게 될 1 m × 1 m 크기 이상인 기판의 결정화 공정에 레이저를 이용하는 기술은 여전히 문제점이 있다. 더욱이, ELC 법과 SLS 법의 실행을 위한 장비는 매우 고가이므로, 초기 투자비와 유지비가 많이 소요된다는 문제점도 있다.
이러한 종래기술의 문제점을 해결하기 위하여, 본 발명의 발명자들은 한국 특허출원번호 2007-0021252호에서, 상기 실리콘 박막 위 혹은 아래에 도전성 박막을 개재한 후 전계를 인가하여 주울 가열을 행함으로써 결정화를 하는 방법을 제시한바 있다.
도 1은 종래 다결정 실리콘 박막 제조장치를 보인 종단면도이고, 도 2는 도 1의 "A" 확대도 이다.
도 1 및 도 2를 참조하면, 종래 다결정 실리콘 박막 제조장치(10)에서는 하부 이산화 규소 기판(11)상에 비 정질 실리콘 박막(12), 상부 이산화 규소 기판(13)을 적층하고, 상기 상부 이산화 규소 기판(13)상에 도전성 박막(14)을 형성한다.
상기 도전성 박막(14)의 상면 양단에 설치된 전극 단자(15)를 통해서 상기 이산화 규소 기판(11)(13) 및 비 정질 실리콘 박막(12)에 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막(12)을 결정화시킨다.
그러나, 종래 다결정 실리콘 박막 결정 과정 중에, 주울 가열의 유도에 의하 여 고열이 발생하여 기판의 변형이 발생한다. 이산화 규소 기판의 변형에 의하여 전원 단자가 도전성 박막에 균일하게 접촉되지 못하는 경우, 균일한 전계가 형성되지 못하여 양질의 다결정 실리콘 박막을 형성하지 못하는 문제점이 발생한다.
본 발명은 전술한 문제점을 해결하기 위하여 고안된 것으로, 도전성 박막에 전계를 인가하고 주울 가열을 수행하여 비 정질 실리콘 박막을 결정화시킴에 있어서, 이산화 규소 기판의 양쪽 하면에 이산화 규소 기판을 탄력적으로 지지하는 지지부재를 설치하여, 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되도록 함으로써, 도전성 박막에 균일한 전계를 형성하여 짧은 시간 내에 효율적으로 결정화를 실행할 수 있는 다결정 실리콘 박막 제조장치를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 우수한 결정화, 도펀트 활성화, 열 산화막 공정 및 결정격자 결함을 치유한 다결정 실리콘 박막을 효율적으로 제조할 수 있는 다결정 실리콘 박막 제조장치를 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위하여 본 발명의 다결정 실리콘 박막 제조장치는 하부 이산화 규소 기판상에 비 정질 실리콘 박막, 상부 이산화 규소 기판을 적층하고, 상기 상부 이산화 규소 기판상에 도전성 박막을 형성하며, 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막을 결정화시키는 다결정 실리콘 박막 제조장치에 있어서, 상기 도전성 박막의 상면 양단 부에 탄력적으로 접촉되며, 상기 도전성 박막에 전원을 공급하는 전원 단자; 및 상기 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되어 상기 도전성 박막에 균일한 전계를 형성하도록 상기 기판을 탄력적으로 지지하는 지지부재를 포함한다.
상기 지지부재는 탄성 부재로서, 스펀지, 러버, 스프링 중 어느 하나일 수 있다.
상기 전원 단자는 하우징; 상기 하우징의 내부에 형성되는 복수 개의 룸; 및 상기 룸에 탄력적으로 승강 가능하게 설치되는 승강 단자 부로 구성된다.
상기 하우징의 내부에는 스프링이 개재되는 것이 바람직하다. 그리고 상기 하우징의 끝단에는 스토퍼가 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면 도전성 박막에 전계를 인가하고 주울 가열을 수행하여 비 정질 실리콘 박막을 결정화시킴에 있어서, 이산화 규소 기판의 양쪽 하면에 이산화 규소 기판을 탄력적으로 지지하는 지지부재를 설치하여, 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되도록 함으로써, 도전성 박막에 균일한 전계를 형성하여 짧은 시간 내에 효율적으로 결정화를 실행할 수 있다.
또한 지지부재의 종류를 스펀지, 러버 재질, 스프링 등으로 여러 가지 다양화하거나, 전원 단자의 바닥면 형상을 변형하여, 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되도록 함으로써, 우수한 결정화, 도펀트 활성화, 열 산화막 공정 및 결정격자 결함을 치유한 다결정 실리콘 박막을 효율적으로 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음 과 같다.
도 3은 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치를 보인 사시도이고, 도 4는 도 3의 전원단자를 보인 종단면도이며, 도 5는 도 4의 "B" 확대도이다.
도 3 내지 도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치(100)는 하부 이산화 규소 기판(11)상에 비 정질 실리콘 박막(12), 상부 이산화 규소 기판(13)을 적층하고, 상기 상부 이산화 규소 기판(13)상에 도전성 박막(14)을 형성하며, 상기 도전성 박막(14)의 상면 양단에 설치된 전극 단자(110)를 통해서 상기 이산화 규소 기판(11)(13) 및 비 정질 실리콘 박막(12)에 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막(12)을 결정화하는 장치이다.
본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치(100)에는 도전성 박막(14)의 상면 양단 부에 탄력적으로 접촉되며, 상기 도전성 박막(14)에 전원을 공급하는 전원 단자(110)가 구비된다. 상기 전원 단자(110)에는 전원부(130)가 연결된다.
상기 하부 산화규소 기판(11)의 하면 양단부에는 상기 전원 단자(110)가 상기 도전성 박막(14)의 상면 양단 부에 밀착되어 상기 도전성 박막(14)에 균일한 전계를 형성하도록 상기 하부 이산화 규소 기판(11)을 탄력적으로 지지하는 스펀지 재질, 러버 재질 또는 스프링의 지지부재(120)가 구비될 수 있다.
상기 전원 단자(110)는 하우징(111); 상기 하우징(111)의 내부에 형성되는 복수 개의 룸(113); 및 상기 룸(113)에 탄력적으로 승강 가능하게 설치되는 승강 단자부(115)로 구성된다.
상기 하우징(111)의 내부에는 스프링(117)이 개재되어 있으며, 상기 하우징(111)의 끝단에는 스토퍼(119)가 형성될 수 있다.
이와 같이 구성된 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치(100)에서는 전원부(130)의 전원이 상기 전원 단자(110)를 통해 상기 도전성 박막(14)에 전계가 인가된다. 이때, 상기 하부 이산화 규소 기판(11)의 양단부 하부에 지지부재(120)가 탄력적으로 지지함은 물론 전원 단자(110) 기판 변형에 따라 적절히 변형됨으로써, 주울 가열을 수행하는 과정에서 이산화 규소 기판(11)(13)이 다소 변형되더라도 기판 전체에 균일한 전계를 인가하여 고 품질의 다결정 실리콘 박막을 형성할 수 있다.
다시 말해, 기판(11)(13)이 주울 가열하는 동안에 변형되더라도 승강 단자부(115)가 스프링(117)에 의해 탄력적으로 지지되어 있기 때문에 그 기판의 변형 면을 따라 상기 다수의 승강 단자부(115)가 균일하게 상기 도전성 박막(14)에 접촉된 상태를 유지한다.
이때, 상기 스토퍼(119)는 상기 하우징(111)의 룸(113) 안에 승강되는 상기 승강 단자 부(115)가 룸(113) 밖으로 임의 이탈되지 않도록 하는 역할을 한다.
참고로, 상기 상/하부 이산화 규소 기판(11)(13)의 소재는 특별히 제한되는 것은 아니고, 예를 들어, 유리, 석영, 플라스틱 등의 투명기판 소재가 가능하며, 경제적인 측면에서 유리가 더욱 바람직하다. 그러나, 평판 디스플레이 분야의 최근 연구 경향을 살펴보면, 내충격성과 생산공정성 등이 우수한 플라스틱 소재의 기판 등에 대한 많은 연구들이 진행되고 있으며, 본 발명은 이러한 플라스틱 소재의 기판에도 그대로 적용될 수 있다.
상기 도전성 박막(14)은 전기 도전성 물질의 박 층으로서, 예를 들어, 스퍼터링(Sputtering), 기상증착(Evaporation) 등의 방법에 의해 형성될 수 있다. 도전성 박막(13)은 추후 전계 인가에 의한 주울 가열시 균일한 가열을 위하여 두께를 균일하게 유지하도록 하는 것이 필요하다. 비 정질 실리콘 박막(12)은, 예를 들어, 저압화학 증착법, 상압화학 증착법, PECVD(plasma enhanced chemical vapor deposition)법, 스퍼터링법, 진공증착법(vacuum evaporation) 등의 방법으로 형성될 수 있으며, 바람직하게는 PECVD 법을 사용한다. 그것의 두께는 통상 300 - 1000 Å인 것이 바람직하지만 그것으로 한정되는 것은 아니다.
도전성 박막(14)에 전계를 인가하기 전에, 이산화 규소 기판(11)(13)을 적정한 온도 범위로 예열할 수도 있다. 상기 적정한 온도 범위는 공정 전반에 걸쳐 이산화 규소 기판(11)(13)이 손상되지 않는 온도범위를 의미하며, 바람직하게는 이산화 규소 기판(11)(13)의 열변형 온도보다 낮은 범위이다. 예열 방법은 특별히 한정되는 것은 아니며, 예를 들어, 일반 열처리 로(爐)에 투입하는 방법, 램프 등의 복사열을 조사하는 등이 사용될 수 있다. 도전성 박막(14)에 대한 전계 인가는, 상기와 같이 비 정질 실리콘 박막(12)의 결정화를 유도하기에 충분한 고열을 주울 가열에 의해 발생시킬 수 있는 파워 밀도(power density)의 에너지를 인가함으로써 행해지게 되는데, 이는 도전성 박막(14)의 도전 체 저항, 길이, 두께 등 다양한 요소 들에 의해 결정되므로, 특정되기는 어렵다. 인가되는 전류는 직류이거나 교류일 수 있다. 전계의 인가시간은 연속적으로 인가되는 시간이 1/1,000,000 ~ 10 초일 수 있으며, 바람직하게는 1/100,000 ~ 1 초이다.
이러한 전계의 인가는 규칙적 또는 불규칙적 단위로 수회 반복될 수 있다. 따라서, 총 열처리 시간은 상기의 전계 인가 시간보다 클 수 있지만, 이는 적어도 종래의 결정화 방법들과 비교하여 매우 짧은 시간이다. 경우에 따라서는, 도전성 박막(13)과 비 정질 실리콘 박막(12)의 위치를 서로 바꾼 형태도 가능할 수 있다.
한편, 도 6은 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치를 보인 사시도이고, 도 7은 도 6의 전원 단자를 보인 종단면도이며, 도 8은 도 7의 "C" 확대도이고, 도 9는 도 7의 I-I선 단면도이다.
도 6 내지 도 9를 참조하면, 본 발명의 제 2 실시 예에 따른 다결정 실리콘 박막 제조장치(200)는 하부 이산화 규소 기판(11)상에 비 정질 실리콘 박막(12), 상부 이산화 규소 기판(13)을 적층하고, 상기 상부 이산화 규소 기판(13)상에 도전성 박막(14)을 형성하며, 상기 도전성 박막(14)의 상면 양단에 설치된 전극 단자(210)를 통해서 상기 이산화 규소 기판(11)(13) 및 비 정질 실리콘 박막(12)에 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막(12)을 결정화하는 장치이다.
본 발명의 제 2 실시 예에 따른 다결정 실리콘 박막 제조장치(200)에서는 도전성 박막(14)의 상면 양단 부에 접촉되며, 상기 도전성 박막(14)에 전원을 공급하는 전원 단자(210)가 구비된다. 상기 전원 단자(210)에는 전원부(230)가 연결된다.
상기 하부 산화규소 기판(11)의 하면 양단부에는 상기 전원 단자(210)가 상기 도전성 박막(14)의 상면 양단 부에 밀착되어 상기 도전성 박막(14)에 균일한 전계를 형성하도록 상기 하부 이산화 규소 기판(11)을 탄력적으로 지지하는 스펀지 재질, 러버 재질 또는 스프링의 지지부재(120)가 구비될 수 있다.
상기 전원 단자(210)는 하우징(211); 상기 하우징(211)의 내부에 형성되는 복수 개의 룸(213); 및 상기 룸(213)에 탄력적으로 승강 가능하게 설치되는 승강 단자부(215)로 구성된다.
그리고, 상기 하우징(211)의 내 측면에는 가이드홈(211a)이 형성되고, 상기 승강 단자부(215)의 외 측면에는 가이드 돌기(215a)가 형성되어 있다.
이와 같이 구성된 본 발명의 제 2 실시 예에 따른 다결정 실리콘 박막 제조장치(200)에서는 전원부(230)의 전원이 상기 전원 단자(210)를 통해 상기 도전성 박막(14)에 전계가 인가된다. 이때, 상기 하부 이산화 규소 기판(11)의 양단부 하부에 지지부재(220)가 탄력적으로 지지함은 물론 전원 단자(210) 기판 변형에 따라 적절히 변형됨으로써, 주울 가열을 수행하는 과정에서 이산화 규소 기판(11)(13)이 다소 변형되더라도 기판 전체에 균일한 전계를 인가하여 고 품질의 다결정 실리콘 박막을 형성할 수 있다.
다시 말해, 상기 이산화 규소 기판(11)(13)이 주울 가열하는 동안에 변형되더라도 승강 단자 부(215)가 스프링(217)에 의해 탄력적으로 지지되어 있기 때문에, 그 기판의 변형 면을 따라 상기 승강 단자 부(215)가 균일하게 접촉된 상태를 유지한다.
이때, 상기 하우징(211)의 내 측면에는 가이드 홈(211a)이 형성되고, 상기 승강 단자 부(215)의 외 측면에는 가이드 돌기(215a)가 형성됨으로써, 상기 승강 단자 부(215)가 좀더 원활하게 승강하면서 전도 층(14)과 균일하게 접촉되는 것이다.
이상의 여러 가지 실시 예에서 설명한 바와 같이, 도전성 박막에 전계를 인가하고 주울 가열을 수행하여 비 정질 실리콘 박막을 결정화시킴에 있어서, 기판의 양쪽 하면에 기판을 탄력적으로 지지하는 지지부재를 설치하여 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되도록 함으로써, 도전성 박막에 균일한 전계를 형성하여 도전성 박막에 균일한 전계를 형성하여 도전성 박막에 균일한 전계를 형성하여 짧은 시간 내에 결정화를 실행할 수 있고 다양한 용도에 적용할 수 있으며 더욱 우수한 결정화 및 도펀트 활성화 그리고 열 산화막 공정 및 결정격자 결함을 치유할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라, 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 다결정 실리콘 박막 제조장치를 보인 종단면도
도 2는 도 1의 "A" 확대도
도 3은 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치를 보인 분리 사시도
도 4는 도 3의 전원 단자를 보인 종단면도
도 5는 도 4의 "B" 확대도
도 6은 본 발명의 제 1 실시 예에 따른 다결정 실리콘 박막 제조장치를 보인 사시도
도 7은 도 6의 전원 단자를 보인 종단면도
도 8은 도 7의 "C" 확대도
도 9는 도 7의 I-I선 단면도
*주요부분에 대한 도면 설명
11: 하부 이산화 규소 기판
12: 비 정질 실리콘 박막
13: 상부 이산화 규소 기판
14: 도전성 박막
100: 다결정 실리콘 박막 제조장치
110: 전원 단자
111: 하우징
113: 룸
115: 승강 단자부
117: 스프링
119: 스토퍼
120: 지지부재
130: 전원부
211a: 가이드 홈
215a: 가이드 돌기

Claims (7)

  1. 하부 이산화 규소 기판상에 비 정질 실리콘 박막, 상부 이산화 규소 기판을 적층하고, 상기 상부 이산화 규소 기판상에 도전성 박막을 형성하며, 전계를 인가하고 주울 가열을 수행하여 상기 비 정질 실리콘 박막을 결정화시키는 다결정 실리콘 박막 제조장치에 있어서,
    상기 도전성 박막의 상면 양단 부에 탄력적으로 접촉되며, 상기 도전성 박막에 전원을 공급하는 전원 단자; 및
    상기 전원 단자가 상기 도전성 박막의 상면 양단 부에 밀착되어 상기 도전성 박막에 균일한 전계를 형성하도록 상기 기판을 탄력적으로 지지하는 지지부재를 포함하는 다결정 실리콘 박막 제조장치.
  2. 제 1항에 있어서,
    상기 지지부재는 탄성 부재인 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  3. 제 2항에 있어서,
    상기 탄성 부재는 스펀지, 러버, 스프링 중 어느 하나인 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  4. 제 1항에 있어서,
    상기 전원 단자는 하우징;
    상기 하우징의 내부에 형성되는 복수 개의 룸; 및
    상기 룸에 탄력적으로 승강 가능하게 설치되는 승강 단자 부로 구성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  5. 제 4항에 있어서,
    상기 하우징의 내부에는 스프링이 개재되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  6. 제 4항 또는 제 5항에 있어서,
    상기 하우징의 끝단에는 스토퍼가 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
  7. 제 4항에 있어서,
    상기 하우징의 내 측면에는 가이드 홈이 형성되고, 상기 승강 단자 부의 외 측면에는 가이드 돌기가 형성되는 것을 특징으로 하는 다결정 실리콘 박막 제조장치.
KR1020080010293A 2008-01-31 2008-01-31 다결정 실리콘 박막 제조장치 KR20090084238A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080010293A KR20090084238A (ko) 2008-01-31 2008-01-31 다결정 실리콘 박막 제조장치
PCT/KR2009/000480 WO2009096747A2 (ko) 2008-01-31 2009-01-30 다결정 실리콘 박막 제조장치
US12/864,622 US8128714B2 (en) 2008-01-31 2009-01-30 Apparatus for manufacturing polycrystalline silicon thin film
TW098103193A TW200945417A (en) 2008-01-31 2009-02-02 Apparatus for manufacturing polysilicon thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080010293A KR20090084238A (ko) 2008-01-31 2008-01-31 다결정 실리콘 박막 제조장치

Publications (1)

Publication Number Publication Date
KR20090084238A true KR20090084238A (ko) 2009-08-05

Family

ID=40913433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080010293A KR20090084238A (ko) 2008-01-31 2008-01-31 다결정 실리콘 박막 제조장치

Country Status (4)

Country Link
US (1) US8128714B2 (ko)
KR (1) KR20090084238A (ko)
TW (1) TW200945417A (ko)
WO (1) WO2009096747A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406106B (zh) * 2009-11-13 2013-08-21 Ind Tech Res Inst 以飛秒雷射製作多晶矽圖案的方法和系統

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486718B1 (ko) 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100473997B1 (ko) * 2000-10-06 2005-03-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
KR100713880B1 (ko) 2000-10-24 2007-05-07 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 제조방법
CN100474628C (zh) 2003-05-27 2009-04-01 卢在相 硅薄膜退火方法和由该方法制造的多晶硅薄膜
TW200739731A (en) 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating

Also Published As

Publication number Publication date
US8128714B2 (en) 2012-03-06
US20100313397A1 (en) 2010-12-16
TW200945417A (en) 2009-11-01
WO2009096747A2 (ko) 2009-08-06
WO2009096747A3 (ko) 2009-10-15

Similar Documents

Publication Publication Date Title
JP2814049B2 (ja) 半導体装置およびその作製方法
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
KR100543717B1 (ko) 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
KR100946808B1 (ko) 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
KR20090084238A (ko) 다결정 실리콘 박막 제조장치
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR20090084237A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
KR20090084239A (ko) 다결정 실리콘 박막 제조장치 및 방법
KR100976593B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법
KR20070056646A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR100425821B1 (ko) 폴리실리콘 박막 제조방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법
KR101031882B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101336455B1 (ko) 결정화용 구조물, 이를 이용한 결정화 방법, 반도체 활성층형성방법 및 박막트랜지스터 형성방법 이를 이용한 박막트랜지스터의 제조방법
KR101043787B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101002014B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR101043786B1 (ko) 다결정 실리콘 박막 제조장치 및 방법
KR20040039572A (ko) 비정질 실리콘층의 탈수소화 방법 및 박막트랜지스터제조방법
KR20040064321A (ko) 폴리실리콘 박막의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid