KR100362724B1 - 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치 - Google Patents

교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치 Download PDF

Info

Publication number
KR100362724B1
KR100362724B1 KR1019990055931A KR19990055931A KR100362724B1 KR 100362724 B1 KR100362724 B1 KR 100362724B1 KR 1019990055931 A KR1019990055931 A KR 1019990055931A KR 19990055931 A KR19990055931 A KR 19990055931A KR 100362724 B1 KR100362724 B1 KR 100362724B1
Authority
KR
South Korea
Prior art keywords
crystallization
magnetic flux
glass substrate
low temperature
film
Prior art date
Application number
KR1019990055931A
Other languages
English (en)
Other versions
KR20010054935A (ko
Inventor
김형준
김용석
박성계
송아론
Original Assignee
김형준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김형준 filed Critical 김형준
Priority to KR1019990055931A priority Critical patent/KR100362724B1/ko
Publication of KR20010054935A publication Critical patent/KR20010054935A/ko
Application granted granted Critical
Publication of KR100362724B1 publication Critical patent/KR100362724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

폴리 실리콘 티에프티 엘시디(Poly-Si TFT LCD), 폴리 실리콘 솔라셀(Poly-Si Solar Cell) 등의 제조시 하부 유리기판(12)의 손상이 없는 저온공정에 의해 비정질 Si막을 짧은 시간내에 결정화시키는 장치에 있어서: 비정질 Si막(13)이 증착된 유리기판(12)을 지지하는 흑연가열판(10)의 주변으로 소정의 자속밀도를 지닌 자장이 수직 또는 수평방향에서 교번적으로 인가되도록 유도코일(11)이 감기어 형성되는 것을 특징으로 함에 따라, 고상결정화, 금속유도 결정화, 금속유도 측면결정화 등이 저온에서 빠른 시간내에 수행되도록 하여 기판에 손상을 주지 않는 효과가 있다.

Description

교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치{Apparatus for Crystallizing Amorphous Silicon Film by Applying Alternate Magnetic Flux under Low Temperature}
본 발명은 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치에 관한 것으로서, 보다 상세하게는 다결정 Si 박막트랜지스터 액정표시소자(Liquid Crystal Display), 다결정 Si 태양전지 등의 제조현장에서 열적 안정성이 취약한 유리기판에 고품위의 다결정 Si막을 형성할 때 비정질 Si막에 강한 교반자속을 인가하여 고상결정화, 금속유도 결정화, 금속유도 측면결정화 등이 저온에서 빠른 시간내에 수행되도록 하여 기판에 손상을 주지 않고 비정질 Si의 결정화를 촉진하는 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치에 관한 것이다.
일반적으로 폴리 실리콘 티에프티 엘시디(Poly-Si TFT LCD), 폴리 실리콘 솔라셀(Poly-Si Solar Cell) 등의 제조시 유리기판이 허용하는 저온에서 트랜지스터의 구동에 적합한 다결정 실리콘(Si)막을 형성하기 위해 고상결정화(Solid Phase Crystallization), 액사이머 레이저 결정화(Excimer Laser Crystallization; ELC), 금속유도 결정화(Metal Induced Crystallization; MIC), 마이크로웨이브 가열 결정화(Microwave Heating Crystallization) 방법 등이 사용된다.
고상결정화의 경우 비정질 Si막을 증착한 후 550∼650℃의 온도에서 장시간(수시간 내지 수십시간) 열처리하여 고상 결정화를 일으켜 다결정으로 만드는 방법으로서 일반적으로 LCD 제조공정에서 사용하는 코닝(Corning) 7059나 1737 유리기판은 450℃이상의 온도에서 장시간 노출될 경우 기판의 수축이나 변형이 일어나므로 석영판(Quartz)과 같은 고가의 기판을 사용해야하는 단점이 있다.
액사이머 레이저 결정화의 경우 액사이머 레이저의 순간 조사를 이용하여 하부 유리기판의 손상없이 상부 비정질 Si막을 용융, 재결정시키는 방법으로서 유리기판이 허용하는 저온에서 다결정 Si를 제조할 수 있으나 레이저 조사량에 따른 다결정 Si의 결정립 구조가 매우 불균일하고 특히 공정 범위가 매우 좁아 균일한 결정질의 다결정 Si의 제조가 어려운 문제점이 있다.
또한 다결정 Si막의 표면이 비교적 거칠어 소자의 특성에 나쁜 영향을 줄 뿐 아니라 장비가 고가이기 때문에 초기 설비비는 물론 유지비가 많이 소요되는 단점도 있다.
금속유도 결정화는 비정질 Si막에 Ni, Pd, Au, Ag, Cu 등의 금속원소를 첨가하여 저온에서 결정화를 유도하는 방법으로서 250∼550℃의 낮은 온도에서 결정화를 얻을 수 있으나 결정립의 크기가 작고 결정성이 열악하여 소자의 구동특성이 나쁘며 특히 금속이 트랜지스터의 채널 영역에 유입되어 누설전류가 증가하는 문제점이 있다.
최근에는 트랜지스터의 소스와 드레인 부위에 선택적으로 금속막(주로 Ni)을 스퍼터링이나 진공증착법에 의해 증착한 후 열처리 공정을 통해 소스 드레인 영역을 저온 결정화시키고, 이러한 다결정 영역에서 채널영역으로 측면 결정성장을 유도하는 방법, 일명 금속유도 측면결정화(Metal-Induced Lateral Crystallization; MILC) 방법이 제안된 바 있다. 그러나 이 경우 측면 결정성장을 유도하기 위해서는 대략 500∼550℃에서 수시간에서 수십시간의 열처리 공정이 필요하여 유리기판의 손상이 불가피하다.
또한 이러한 측면 열처리 공정으로 레이저 고속열처리 등으로 고속 열처리하는 방법이 제안된 바 있으나 이때의 온도는 700∼900℃로 매우 높아서 하부 유리기판의 손상이 불가피하다.
또한 금속유도 측면결정화의 속도를 증가시키고 결정화 방향을 제어하기 위해 유리기판에 전극을 만들어 DC전압을 인가하면서 비정질 Si와 금속 실리사이드에 전기장을 인가하는 전계유도 측면결정화(Field Assisted Lateral Growth; FALG) 방법이 제안된 바 있다. 그러나 이러한 방법의 경우 유리기판 상에서 전압의 인가를 위해 전극을 만들어야 하므로 양산 공정에 적합치 않을 뿐 아니라 500℃의 결정화온도에서 수시간 유지되어야 하기 때문에 유리기판의 손상을 초래한다.
마지막으로 마이크로웨이브 가열 결정화는 주파수 200㎒∼20㎓ 범위의 전자기파를 발생하고 분자의 공진을 유도하여 Si의 결정화온도를 낮추는 방법으로서 마이크로웨이브 발생장치가 복잡하며 Si의 결정화온도가 500℃에서 수시간으로 유리기판에의 적용이 적합하지 않다.
그러므로 본 발명의 목적은 상기한 단점 및 문제점을 해결하기 위한 것으로서, 다결정 Si 박막트랜지스터 액정표시소자, 다결정 Si 태양전지 등의 제조현장에서 열적 안정성이 취약한 유리기판에 고품위의 다결정 Si막을 형성할 때 비정질 Si막에 강한 교반자속을 인가하여 고상결정화, 금속유도 결정화, 금속유도 측면결정화 등이 저온에서 빠른 시간내에 수행되도록 하여 기판에 손상을 주지 않고 비정질 Si의 결정화를 촉진하는 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치를 제공한다.
도 1은 본 발명에 따른 장치를 개략적으로 나타내는 구성도,
도 2는 본 발명에 따른 장치의 다른 실시예를 나타내는 구성도,
도 3은 본 발명을 고상결정화에 적용할 때 Si의 결정화 거동을 나타내는 그래프,
도 4는 도 3에서 교반자속 밀도에 따른 결정화 거동을 나타내는 그래프,
도 5는 본 발명을 금속유도 결정화에 적용하는 상태를 나타내는 구성도,
도 6은 본 발명을 금속유도 측면결정화에 적용하는 상태를 나타내는 구성도,
도 7a 내지 7c는 도 6에서 측면결정화의 정도를 비교하여 나타내는 현미경 사진(×200),
도 8은 코일 전류의 변화에 따른 금속유도 측면결정화 거리를 나타내는 그래프.
* 도면의 주요 부분에 대한 부호 설명 *
10 : 흑연가열판 11, 21 : 유도코일
12, 22 : 유리기판 13, 23 : 비정질 Si막
F, F' : 교반자속
이러한 목적을 달성하기 위해 본 발명은 폴리 실리콘 티에프티 엘시디(Poly-Si TFT LCD), 폴리 실리콘 솔라셀(Poly-Si Solar Cell) 등의 제조에서, 하부 유리기판에 증착된 비정질 Si막을, 상기 하부 유리기판을 손상시킴 없이, 저온공정에 의해 짧은 시간내에 결정화시키는 장치에 있어서: 상기 비정질 Si막이 증착된 상기 유리기판을 지지하는 흑연가열판; 소정의 자속밀도를 지닌 자장이 수직방향에서 교번적으로 상기 유리기판에 인가되도록, 상기 흑연가열판의 주변으로 감겨져 있는 유도코일을 포함하고 있고, 상기 유리기판의 온도는 450℃ 미만으로 하고, 유도코일에 의한 교반자속의 크기, 코일형상, 주파수의 범위는 비정질 실리콘막에 4 mVolt 이상의 유도기전력을 발생시키는 조건으로 선택하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 따른 장치를 개략적으로 나타내는 구성도가 도시된다.
우선 시편의 가열을 위한 흑연가열판(10)과, 교반자속을 유도하기 위한 권선형의 유도코일(11)로 구성된다. 수냉 구리관으로 구성된 유도코일(11)에 교류전류를 인가하여 내부에서 교반자속(F)이 발생하도록 한다. 본 발명에 따른 교반자속(F)은 두가지 목적으로 사용되는데 일반적인 유도가열과 마찬가지로 하부의 흑연가열판(10)에 와전류를 발행하여 원하는 온도까지 가열하는 동시에 유도코일(11)에서 발생하는 유도기전력에 의한 교반자기장의 교반자속(F)이 유리기판(12)에 증착된 비정질 Si막(13)에서 원자간의 이동을 가속화시켜 결정화를 촉진시킨다.
이와 같이 원자간의 교반작용을 증대하여 결정화를 촉진하기 위해서는 유도코일(11)의 자장의 크기를 증가시키는 것이 필요하며 이때 하부의 흑연가열판(10)의 온도는 200∼500℃ 정도의 낮은 온도를 유지하여야 한다. 이를 구현하기 위해 흑연가열판(10)의 두께와 형상을 유도자장의 침투거리(penetration depth)를 고려하여 적절히 제어하여야 한다.
이때 교반자속(F)은 유리기판(12)에 대하여 수직으로 인가되며 그 주파수는 25㎐에서 10㎒의 범위가 적절하다. 흑연가열판(10)과 유도코일(11)의 형상에 따라서 정도의 차이는 있지만 이보다 주파수가 너무 낮으면 유도기전력이 작아 결정화 촉진과 기판 온도의 가열이 어렵고 주파수가 너무 높으면 균일한 기판 온도를 유지하기가 어렵게 된다.
도 2는 본 발명에 따른 장치의 다른 실시예를 나타내는 구성도가 도시된다.
본 발명은 도 1과 같은 권선형 유도코일 외에도 평판에 적합한 스파이럴 형의 유도코일(21)도 사용할 수 있다. 좌측의 도시처럼 유도코일(21)을 나선형으로 감아 교반자속(F')이 유리기판(22)에 수평으로 인가되도록 한다. 우측의 도시는 유도코일(21)의 설치상태를 종단면으로 나타낸 것이다. 유도코일(21)은 도 1처럼 수냉방식의 구리관을 사용한다.
도 1 또는 도 2를 이용한 본 발명의 실시는 크게 세 가지 형태로 이루어지는바, 전술한 고상결정화, 금속유도 결정화, 금속유도 측면결정화에 적용한다.
도 3은 본 발명을 고상결정화에 적용할 때 Si의 결정화 거동을 나타내는 그래프이고, 도 4는 도 3에서 교반자속 밀도에 따른 결정화 거동을 나타내는 그래프이다.
우선 스퍼터링, 진공증착, 화학증착, 플라즈마 증착 등의 방법에 의해 유리기판(12)에 비정질 Si막(13)을 증착한 후 유도장치의 중앙에 위치하는 흑연가열판(10)의 상부에 올려놓는다. 이때 유도코일(11)은 직경 15㎝ 정도를 사용하고 14회로 감는다. 또한 이 실험에서 교반 자속의 주파수는 14 KHz를 사용하였다.
도 3에서, 저압화학 증착기에 의해 증착된 1000Å 두께의 비정질 Si막(13)을 X선 회절분석하여 결정화거동을 살핀다. 좌측의 그래프는 일반적인 열처리로 (저항가열식 관상로)에서의 고상결정화 결과이고, 우측의 그래프는 유도코일(11)의 전류는 45A로 유지한 본 발명에 따른 고상결정화 결과이다. 일반 열처리로를 사용하는 경우 600℃에서 5시간의 열처리가 진행되어야 결정화가 시작되어 7시간 경과후 결정화가 완료되었다. 반면 본 발명을 적용하는 경우 430℃에서 1시간 정도 경과하면 결정화가 완료된다. 또한 X선 회절 피크에서 보는 바와 같이 일반 열처리에서와 동일한 강한 (111) 형태의 방위조직을 지니게 된다. 전자현미경으로 관찰된 결정립의 크기는 2∼3㎛로서 600℃의 일반 열처리로에서와 유사한 조대한 결정립 구조를 지니므로 결정성이 높은 다결정 Si임을 확인할 수 있다.
도 4에서, 인가 전류의 변화에도 하부 흑연가열판(10)의 온도를 일정하게 유지하기 위해 흑연가열판(10)의 두께를 적절히 증감시키면서 인가 전류의 변화에 따른 결정화 거동을 X선 회절 실험으로 나타낸다. 도 3에서와 동일한 온도 430℃ 및 전류 45A의 조건에서는 결정화가 완료되나 전류가 25A로 저하되는 경우 결정화가 전혀 일어나지 않음을 확인할 수 있다. 이는 교반자장의 크기가 25 Oe 이상이 되어야 비정질 Si막(13)의 결정화를 촉진시킴을 의미한다.
참고적으로 전술한 바와 같이 교반자장에 의한 유도기전력이 결정화 촉진의 중요 원인으로 가정할 때, 교반자장에 의한 유도기전력은 Faraday 법칙,
즉, EMF=10-8N dφ/dt
(여기서 N은 turn 수, φ는 시편의 면적을 고려한 자속, dφ/dt는 교반자속의 주파수)로 낼 수 있다.
따라서 결정화가 촉진되는 조건은 교반자속(F')의 크기만으로 설명하기 어렵고, 주파수, 시편의 크기가 모두 고려되야 할 것이다. 따라서 교반자속(F')의 크기보다는 유도기전력으로 결정화 촉진의 임계 조건을 부여하는 것이 의미가 있는 바, 여기서 시편의 크기, 유도자속, 주파수를 고려하여 계산된 유도기전력은 25A의 전류에서 4 mVolt 이상으로 하는 것이 적절하다.
도 5는 본 발명을 금속유도 결정화에 적용하는 상태를 나타내는 구성도가 도시된다.
30Å 두께의 Ni를 저압화학 증착된 1000Å 두께의 비정질 Si막 위에 스퍼터링으로 증착한다. 교반자속 열처리를 위한 유도코일의 직경 및 감는 횟수, 사용주파수는 전술한 도 3과 동일성을 유지한다. 표 1에서 나타내는 것처럼 45A의 전류를 인가한 상태에서 각 온도별로 1시간 열처리하여 결정화 여부를 비교한 결과 일반적인 열처리로 보다 200℃ 이상 온도를 낮게 유지하는 것이 가능함을 알 수 있다.
따라서 본 발명을 금속유도 결정화에 적용할 경우 유리기판의 손상이 없도록 350℃ 미만의 온도에서 결정화를 구현할 수 있다.
인가 전류 열처리 온도/ 시간 결정화여부
실시예 1 45A 250℃/ 1시간 ×
실시예 2 45A 300℃/ 1시간 ○
실시예 3 45A 350℃/ 1시간 ○
실시예 4 45A 400℃/ 1시간 ○
실시예 5 45A 450℃/ 1시간 ○
도 6은 본 발명을 금속유도 측면결정화에 적용하는 상태를 나타내는 구성도이고, 도 7a 내지 7c는 도 6에서 측면결정화의 정도를 비교하여 나타내는 현미경 사진(×200)이다.
도 6에서, 유리기판의 선택적인 부분에 1000Å 두께의 비정질 Si막을 증착하고 다시 그 위에 30Å 두께의 Ni를 증착한다. 교반자속 열처리를 위한 유도코일의 직경 및 감는 횟수는 전술한 도 3 및 도 5와 동일성을 유지한다. 40A의 인가 전류를 유지하고 도 7a 내지 도 7c에 나타내는 현미경 사진으로 Ni막의 측면결정화정도를 비교한다.
도 7a에서 열처리 전에 T형으로 패터닝된 Ni막을 나타내는데 T형 페턴의 바깥 부위는 Ni이 증착되고 내부는 Ni이 증착되는 않은 영역이다. 도 7b는 일반 열처리로를 사용하여 500℃에서 7시간 열처리한 상태로서 장시간 열처리에도 불구하고 비교적 작은 거리로(약 10㎛) 측면성장이 일어난다. 반면 본 발명에 따른 유도로를 사용하는 경우 430℃에서 1시간의 짧은 열처리를 수행하더라도 교반자속의 영향에 기인하여 도 7c처럼 비교적 큰 거리로(약 25㎛) 측면성장이 일어난다.
도 8은 코일 전류의 변화에 따른 금속유도 측면결정화 거리를 나타내는 그래프이다.
도 8을 참조하면 인가 전류가 25A 이상에서 결정화 거리가 급격히 증가하며 교반자속 밀도가 금속유도 측면결정화 속도에 결정적으로 영향을 미치는 것을 알 수 있다.
본 발명의 장치를 이용한 제조방법은 철강이나 금속 분야에서 널리 사용되는 유도가열법과 유사성이 있어 양산 장비의 개발이 용이하다. 본 발명의 실시예에서 비정질 Si막의 고상결정화, 금속유도 결정화, 금속유도 측면결정화 공정에 적용되는 것을 설명하였으나 현재 양산 공정으로 자리잡고 있는 액사이머 레이저 결정화법에 비하여 공정의 재연성과 신뢰성이 높다. 액사이머 레이저 결정화법은 레이저빔의 대면적화에 한계가 있어 빔을 기판에 주사하여 열처리하는 공정의 복잡함을 지닌다.
이상의 구성 및 작용을 지니는 본 발명의 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치는 다결정 Si 박막트랜지스터 액정표시소자, 다결정 Si 태양전지 등의 제조현장에서 열적 안정성이 취약한 유리기판에 고품위의 다결정 Si막을 형성할 때 비정질 Si막에 강한 교반자속을 인가하여 고상결정화, 금속유도 결정화, 금속유도 측면결정화 등이 저온에서 빠른 시간내에 수행되도록 하여 기판에 손상을 주지 않는 효과가 있다.

Claims (3)

  1. 삭제
  2. 폴리 실리콘 티에프티 엘시디(Poly-Si TFT LCD), 폴리 실리콘 솔라셀(Poly-Si Solar Cell) 등의 제조에서, 하부 유리기판(12)에 증착된 비정질 Si막을, 상기 하부 유리기판(12)을 손상시킴 없이, 저온공정에 의해 짧은 시간내에 결정화시키는 장치에 있어서:
    상기 비정질 Si막(13)이 증착된 상기 유리기판(12)을 지지하는 흑연가열판(10);
    소정의 자속밀도를 지닌 자장이 수직방향에서 교번적으로 상기 유리기판(12)에 인가되도록, 상기 흑연가열판(10)의 주변으로 감겨져 있는 유도코일(11)을 포함하고 있고,
    상기 유리기판(12)의 온도는 450℃ 미만으로 하고, 유도코일(11)에 의한 교반자속의 크기, 코일형상, 주파수의 범위는 비정질 실리콘막에 4 mVolt 이상의 유도기전력을 발생시키는 조건으로 선택하는 것을 특징으로 하는 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치.
  3. 제 2 항에 있어서,
    상기 유도코일(11)에 의한 교반자속의 주파수는 20㎐∼10㎒로 유지되는 것을 특징으로 하는 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치.
KR1019990055931A 1999-12-08 1999-12-08 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치 KR100362724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055931A KR100362724B1 (ko) 1999-12-08 1999-12-08 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055931A KR100362724B1 (ko) 1999-12-08 1999-12-08 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치

Publications (2)

Publication Number Publication Date
KR20010054935A KR20010054935A (ko) 2001-07-02
KR100362724B1 true KR100362724B1 (ko) 2002-11-27

Family

ID=19624378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055931A KR100362724B1 (ko) 1999-12-08 1999-12-08 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치

Country Status (1)

Country Link
KR (1) KR100362724B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962291B1 (ko) 2009-12-21 2010-06-11 (주) 엠브이텍 솔라셀 검사 장치 및 그 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650343B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100502336B1 (ko) * 2002-11-28 2005-07-20 삼성에스디아이 주식회사 실리콘 막의 결정화 방법
CN100474628C (zh) * 2003-05-27 2009-04-01 卢在相 硅薄膜退火方法和由该方法制造的多晶硅薄膜

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014326A (ko) * 1993-11-09 1995-06-15 조말수 비정질합금의 유도자장 열처리 방법 및 그 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014326A (ko) * 1993-11-09 1995-06-15 조말수 비정질합금의 유도자장 열처리 방법 및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962291B1 (ko) 2009-12-21 2010-06-11 (주) 엠브이텍 솔라셀 검사 장치 및 그 방법

Also Published As

Publication number Publication date
KR20010054935A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
KR100653263B1 (ko) 실리콘막의 결정화 방법
KR100269350B1 (ko) 박막트랜지스터의제조방법
US6524662B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JP4181761B2 (ja) 熱感受性非導電性基板上の半導体フィルムを熱処理するための方法および装置
KR100543717B1 (ko) 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
KR100836744B1 (ko) 비정질 실리콘의 주울 가열 결정화 방법
JP2003324188A (ja) 大面積単結晶シリコン基板の製造方法
WO2006031017A1 (en) Method for annealing silicon thin films using conductive layerand polycrystalline silicon thin films prepared therefrom
KR100362724B1 (ko) 교반자속 인가에 의한 비정질 실리콘막의 저온 결정화 장치
JPH06283422A (ja) 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法
JP3345363B2 (ja) 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
TW200905732A (en) Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby
JP2000111950A (ja) 多結晶シリコンの製造方法
KR100232100B1 (ko) 다결정 실리콘막 형성 방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
JPS6221209A (ja) 高周波アニ−ル方法
KR20070070383A (ko) 다결정 실리콘층 및 그 제조 방법
KR20020013635A (ko) 금속과 전계를 이용한 비정질 막의 결정화 방법.
KR100387522B1 (ko) 열안정성이 취약한 비전도성 기판상의 반도체 박막의열처리 장치 및 방법
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
KR100370114B1 (ko) 비정질 실리콘의 결정화 장비
KR100365327B1 (ko) 전계와플라즈마를이용한비정질막의결정화장비
KR100434313B1 (ko) 비정질 실리콘의 결정화 방법
KR100502336B1 (ko) 실리콘 막의 결정화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee