KR100976594B1 - 태양전지의 제조방법 - Google Patents
태양전지의 제조방법 Download PDFInfo
- Publication number
- KR100976594B1 KR100976594B1 KR1020080099258A KR20080099258A KR100976594B1 KR 100976594 B1 KR100976594 B1 KR 100976594B1 KR 1020080099258 A KR1020080099258 A KR 1020080099258A KR 20080099258 A KR20080099258 A KR 20080099258A KR 100976594 B1 KR100976594 B1 KR 100976594B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- amorphous silicon
- layer
- solar cell
- lower conductive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 79
- 238000010438 heat treatment Methods 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000007737 ion beam deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical group B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
태양 전지의 상부 도전층과 하부 도전층 사이에 전위차를 발생시켜 상기 상부 도전층과 상기 하부 도전층 사이에 위치하는 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층을 열처리함으로써, 태양전지의 기전력을 향상시키고, 그로 인하여 높은 광전 변환율을 얻을 수 있는 태양전지의 제조방법에 관한 것이다.
본 발명은 기판 상에 하부 도전층을 형성하고, 상기 하부 도전층 상에 제 1 도전형의 비정질 실리콘층, 진성형 비정질 실리콘층, 및 상기 제 1 도전형과 다른 제 2 도전형의 비정질 실리콘층을 순차적으로 형성하고, 상기 제 2 도전형의 비정질 실리콘층 상에 상부 도전층을 형성하고, 상기 상부 도전층과 상기 하부 도전층 사이에 전위차를 발생시켜 상기 비정질 실리콘층들을 주울 가열에 의해 열처리를 하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
주울 가열, 태양전지
Description
본 발명은 태양전지의 제조방법에 관한 것으로, 태양 전지의 상부 도전층과 하부 도전층 사이에 전위차를 발생시켜 상기 상부 도전층과 상기 하부 도전층 사이에 위치하는 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층을 열처리함으로써, 태양전지의 기전력을 향상시키고, 그로 인하여 높은 광전 변환율을 얻을 수 있는 태양전지의 제조방법에 관한 것이다.
태양전지는 태양에너지를 직접 전기로 변환하는 전자소자이다. 그 기본 구조는 p형의 반도체와 n형의 반도체의 접합형태를 가지며, p형 반도체와 n형 반도체가 접한 부분에 밴드갭 이상의 빛이 들어오면, 빛 에너지에 의하여 반도체 내부에서 전자와 정공이 발생한다. 상기 빛에 의해 발생된 전자와 정공은 내부의 전계에 의하여 각각 n형 반도체측과 p형 반도체측으로 이동하여 양쪽의 도전층에 모인다. 상기 양쪽의 도전층을 도선으로 연결하면 전류가 흐르고 외부에서 전력으로 이용할 수 있게 된다.
반도체층으로 실리콘을 이용하는 실리콘 태양전지는 결정상태에 따라서 단결 정 실리콘(monocrystalline silicon) 태양전지, 다결정 실리콘(polycrystalline silicon) 태양전지, 비정질 실리콘(amophous silicon) 태양전지의 세 가지로 분류된다. 그런데 단결정 실리콘 태양전지는 고가이며, 제작 공정이 복잡하며, 전지 제작 면적이 제한된다. 비정질 실리콘 태양전지는 대면적으로 생산이 가능하고 저렴하지만, 안정도와 광전 변환율면에서 한계를 보이고 있다. 따라서 상기 비정질 실리콘 태양전지의 광전 변환율을 향상시킬 수 있는 방법에 대한 연구가 필요하다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 태양 전지의 상부 도전층과 하부 도전층 사이에 전위차를 발생시켜 상기 상부 도전층과 상기 하부 도전층 사이에 위치하는 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층을 열처리함으로써, 태양전지의 기전력을 향상시키고, 그로 인하여 높은 광전 변환율을 얻을 수 있는 태양전지의 제조방법에 관한 것이다.
본 발명은 기판 상에 하부 도전층을 형성하고, 상기 하부 도전층 상에 제 1 도전형의 비정질 실리콘층, 진성형 비정질 실리콘층, 및 상기 제 1 도전형과 다른 제 2 도전형의 비정질 실리콘층을 순차적으로 형성하고, 상기 제 2 도전형의 비정질 실리콘층 상에 상부 도전층을 형성하고, 상기 상부 도전층과 상기 하부 도전층 사이에 전위차를 발생시켜 상기 비정질 실리콘층들을 주울 가열에 의해 열처리를 하는 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
본 발명에 따르면, 태양 전지의 상부 도전층과 하부 도전층 사이에 전위차를 발생시켜 상기 상부 도전층과 상기 하부 도전층 사이에 위치하는 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층을 열처리함으로써, 태양전지의 기전력을 향상시키고, 그로 인하여 높은 광전 변환율을 얻을 수 있다. 또한 주울 가열에 의한 열처리 이용하여 종래 열처리 방법에 비하여 아주 짧은 시간 동안 열처리가 가능하므로, 상기 상부 도전층 및 상기 하부 도전층의 물질들이 상기 비정질 실리콘층으로 확산되는 등의 문제점들을 방지할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
도 1a 내지 도 1c은 본 발명의 제 1 실시예에 따른 태양전지를 제조하는 공정을 나타낸 단면도이다. 본 실시예에서는 태양광이 기판 측으로부터 입사되는 태양전지의 제조공정을 설명한다.
도 1a를 참조하면, 기판(100) 상에 하부 도전층(101)을 형성한다. 상기 기판(100)은 태양광이 투과할 수 있는 유리 기판을 주로 사용한다. 상기 하부 도전층(101)은 태양광이 투과할 수 있도록 투명 도전막을 이용하여 형성하며, 상기 투명 도전막으로는 ITO, ZAO, ZnO, SnO2 또는 In2O3 등을 이용할 수 있다. 투명 도전막으로 이루어진 상기 하부 도전층(101)은 스퍼터링(sputtering)법, 기상증착(vapor phase deposition)법, 이온 빔 증착(ion beam deposition)법, 전자 빔 증착(electron beam deposition)법 또는 레이저 어블레이션(laser ablation)법을 사용하여 형성할 수 있다.
이어서 상기 하부 도전층(101) 상에 제 1 도전형의 비정질 실리콘층(102), 진성형 비정질 실리콘층(103), 및 상기 제 1 도전형과 다른 제 2 도전형의 비정질 실리콘층(104)을 순차적으로 형성한다. 이때 상기 제 1 도전형은 p형, 상기 제 2 도전형은 n형으로 형성할 수 있다.
상기 비정질 실리콘층들(102, 103, 104)은 저압화학 증착법, 상압화학 증착법, PECVD(plasma enhanced chemical vapor deposition), 스퍼터링법 또는 진공 증착법(vacuum evaporation) 등으로 형성할 수 있다. 바람직하게는 PECVD법을 이용하여 형성할 수 있으며, 이때 p형 비정질 실리콘층은 원료기체로 디보란(B2H6)과 모노실란을, 진성형 비정질 실리콘층은 모노실란만을, n형 비정질 실리콘층은 포스핀(PH3)과 모노실란을 원료기체로 사용하여 형성할 수 있다.
이어서 상기 제 2 도전형의 비정질 실리콘층(104) 상에 상부 도전층(105)을 형성한다. 상기 상부 도전층(105)은 금속으로 형성할 수 있으며, 상기 금속으로는 Al, Ag, 또는 AlNd 등을 이용할 수 있다. 상기 상부 도전층(105) 은 스퍼터링(sputtering)법, 기상증착(vapor phase deposition)법, 이온 빔 증착(ion beam deposition)법, 전자 빔 증착(electron beam deposition)법 또는 레이저 어블레이션(laser ablation)법을 사용하여 형성할 수 있다.
이어서 도 1b를 참조하면, 상기 하부 도전층(101)의 일정 영역이 노출되도록 상기 비정질 실리콘층들(102, 103, 104) 및 상기 상부 도전층(105)의 일정 영역을 식각한다. 도 1a에 도시된 구조에서도 상기 하부 도전층(101)과 상기 상부 도전 층(105)에 전극을 연결할 수도 있으나, 도 1b에 도시된 바와 같이 상기 하부 도전층(101)의 일정 영역이 노출된 상태에서 상기 상부 도전층(105)과 노출된 상기 하부 도전층(101)에 전극을 연결하는 것이 공정상 편리하다.
이어서 노출된 상기 하부 도전층(101) 영역에 양극을 연결하고, 상기 상부 도전층(105)에 음극을 연결하여, 상기 하부 도전층(101)과 상기 상부 도전층(105) 사이에 전위차를 발생시킨다. 이때 상기 하부 도전층(101) 및 상기 상부 도전층(105)과 상기 전극들과의 접촉력을 향상시키기 위하여, 도 1c에 도시된 바와 같이, 상기 하부 도전층(101) 및 상기 상부 도전층(105) 상에 전도성 패드(106)를 더욱 형성할 수도 있다. 상기 전도성 패드(106)로는 Ag 등을 이용하여 형성할 수 있다.
상기 하부 도전층(101)과 상기 상부 도전층(105) 사이에 전위차가 발생하면, 도핑된 상기 비정질 실리콘층들(102, 103, 104)에 수직적 전계가 인가되며, 전류가 흐르면서 주울 가열(Joule heating)이 유도된다.
상기 비정질 실리콘층들(102, 103, 104)에 수직적 전계가 인가되어 전류가 흐르면서 주울 가열이 유도되면, 상기 비정질 실리콘층들(102, 103, 104)은 주울 가열에 의해 열처리된다.
상기 주울 가열이란, 도체를 통하여 전류가 흐를 때 저항으로 인하여 발생되는 열을 이용하여 가열하는 것을 의미한다. 전계의 인가로 인한 주울 가열에 의해 도전층에 가해지는 단위 시간당 에너지량은 하기 식으로 표시될 수 있다.
W = V × I
상기 식에서, W 는 주울 가열의 단위 시간당 에너지량, V 는 도전층의 양단에 걸리는 전압, I 는 전류를 각각 의미한다.
상기 식으로부터 전압(V)이 증가할수록, 및/또는 전류(I)가 클수록, 주울 가열에 의해 도전층에 가해지는 단위 시간당 에너지량이 증가함을 알 수 있다.
상기 비정질 실리콘층들(102, 103, 104)에 가해지는 전계의 인가는 상기 하부 도전층(101) 및 상기 상부 도전층(105)의 저항, 길이, 두께 등 다양한 요소들에 의해 결정되므로 특정되기는 어렵다. 주울 가열에 의한 열처리를 통하여 태양전지의 기전력을 효과적으로 향상시키기 위해서는 상기 비정질 실리콘층들(102, 103, 104)에 가해지는 온도가 1,000℃ 이상이 되도록 하는 것이 바람직하며, 이를 위하여 약 1kw/㎠ 이상의 전계를 인가하는 것이 바람직하다. 인가되는 전류는 직류이거나 교류일 수 있다.
전계의 1회 인가 시간은 1/1,000,000 ~ 0.1 초일 수 있다. 이는 종래의 열처리 방법들과 비교하여 매우 짧은 시간이다. 이와 같이 매우 짧은 시간 동안에 열처리가 가능하기 때문에, 종래의 열처리 공정에서 발생할 수 있는 상부 도전층 또는 하부 도전층의 물질이 비정질 실리콘층으로 확산하는 문제점 등의 발생을 방지할 수도 있다.
본 발명에서는 이와 같이 상기 비정질 실리콘층들(102, 103, 104)들에 수직 전계를 인가하여 주울 가열에 의해 열처리함으로써, 태양 전지의 기전력을 향상시킬 수 있다.
도 2a 내지 2b는 본 발명의 제 2 실시예에 따른 태양전지를 제조하는 공정을 나타낸 단면도이다. 본 실시예에서는 태양광이 기판과 반대측으로부터 입사되는 태양전지의 제조공정을 설명한다. 하기에서 특별히 언급되는 것을 제외하고는 상기의 실시예들에서 언급된 것을 참조한다.
도 2a를 참조하면, 기판(200) 상에 하부 도전층(201)을 형성한다. 본 실시예에서는 상기 하부 도전층(201)을 금속을 이용하여 형성할 수 있으며, 상기 금속으로는 Al, Ag, 또는 AlNd 등을 이용할 수 있다.
이어서 상기 하부 도전층(201) 상에 제 1 도전형의 비정질 실리콘층(202), 진성형 비정질 실리콘층(203), 및 상기 제 1 도전형과 다른 제 2 도전형의 비정질 실리콘층(204)을 순차적으로 형성한다. 이때 상기 제 1 도전형은 n형, 상기 제 2 도전형은 p형으로 형성한다.
이어서 도 2b를 참조하면, 상기 하부 도전층(201)의 일정 영역이 노출되도록 상기 비정질 실리콘층들(202, 203, 204) 및 상기 상부 도전층(205)의 일정 영역을 식각한다.
이어서 노출된 상기 하부 도전층(201) 영역에 음극을 연결하고, 상기 상부 도전층(205)에 양극을 연결하여, 상기 하부 도전층(201)과 상기 상부 도전층(205) 사이에 전위차를 발생시킨다. 상기 하부 도전층(201)과 상기 상부 도전층(205) 사이에 전위차가 발생하면, 도핑된 상기 비정질 실리콘층들(202, 203, 204)에 수직적 전계가 인가되며, 전류가 흐르면서 주울 가열(Joule heating)이 유도된다. 이로써 상기 비정질 실리콘층들(202, 203, 204)을 주울 가열에 의해 열처리한다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<실험예>
가로 × 세로 × 두께가 2 ㎝ × 2 ㎝ × 0.7 ㎜인 유리기판 상에 스퍼터링법에 의해 8000Å의 두께로 ZAO를 증착하여 하부 도전층을 형성하였다. 상기 하부 도전층의 면저항값은 7ohm/square이었다. 상기 하부 도전층 상에 PECVD 법에 의해 200Å 두께의 p형 비정질 실리콘층을 형성하였다. 상기 p형 비정질 실리콘층 상에 PECVD 법에 의해 5000Å의 두께로 진성형 비정질 실리콘층을 형성하였다. 상기 진성형 비정질 실리콘층 상에 PECVD 법에 의해 200Å의 두께로 n형 비정질 실리콘층을 형성하였다. 이어서 상기 n형 비정질 실리콘층 상에 스퍼터링법에 의해 2500Å의 두께로 AlNd를 증착하여 상부 도전층을 형성하였다. 상기 상부 도전층의 면저항값은 4.2ohm/square이었다.
이어서 상기 하부 도전층의 일정 영역이 노출되도록 상기 상부 도전층, 상기 n형 비정질 실리콘층, 상기 진성형 비정질 실리콘층, 및 상기 p형 비정질 실리콘층의 일정 영역을 식각하였다. 이어서 상기 하부 도전층에 음극을 연결하고, 상기 상부 도전층에 양극을 연결하여 도 1b에 도시된 바와 같은 시편을 제조하였다.
이어서 상기 시편의 전극에 150V의 전압을 300㎲동안 인가하였다. 상기 전압 인가에 의해 상기 비정질 실리콘층들에 수직적 전계가 인가되며, 전류가 흐르면서 주울 가열이 유도되었다. 상기 유도된 주울 가열로 비정질 실리콘층들을 주울 가열 에 의해 열처리하여 태양 전지를 제조하였다.
상기 주울 가열에 의한 열처리 후에 He-Ne laser를 이용하여 태양 전지의 기전력을 측정한 결과 28mV로 측정되었다.
<비교예>
가로 × 세로 × 두께가 2 ㎝ × 2 ㎝ × 0.7 ㎜인 유리기판 상에 스퍼터링법에 의해 8000Å의 두께로 ZAO를 증착하여 하부 도전층을 형성하였다. 상기 하부 도전층 상에 PECVD 법에 의해 200Å 두께의 p형 비정질 실리콘층을 형성하였다. 상기 p형 비정질 실리콘층 상에 PECVD 법에 의해 5000Å의 두께로 진성형 비정질 실리콘층을 형성하였다. 상기 진성형 비정질 실리콘층 상에 PECVD 법에 의해 200Å의 두께로 n형 비정질 실리콘층을 형성하였다. 이어서 상기 n형 비정질 실리콘층 상에 스퍼터링법에 의해 2500Å의 두께로 AlNd를 증착하여 상부 도전층을 형성하여 태양 전지를 제조하였다.
He-Ne laser를 이용하여 상기 비교예에 따른 태양 전지의 기전력을 측정한 결과 20mV로 측정되었다.
상기 실험예에 따른 태양 전지의 기전력은 상기 비교예에 따른 태양 전지의 기전력에 비하여 40% 향상되었다. 상기 결과로부터 상기 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층들을 열처리하는 것을 통하여 태양 전지의 기전력을 향상시킬 수 있음을 확인할 수 있다. 이와 같이 태양 전지의 기전력이 향상되면 그에 따라 광전 변 환율도 향상된다.
이상 설명한 바와 같이 태양 전지의 상부 도전층과 하부 도전층 사이에 전위차를 발생시켜 상기 상부 도전층과 상기 하부 도전층 사이에 위치하는 비정질 실리콘층에 수직적 전계를 인가하여 주울 가열을 유도하고, 상기 유도된 주울 가열에 의해 상기 비정질 실리콘층을 열처리함으로써, 태양전지의 기전력을 향상시키고, 그로 인하여 높은 광전 변환율을 얻을 수 있다. 또한 주울 가열에 의한 열처리 이용하여 종래 열처리 방법에 비하여 아주 짧은 시간 동안 열처리가 가능하므로, 상기 상부 도전층 및 상기 하부 도전층의 물질들이 상기 비정질 실리콘층으로 확산되는 등의 문제점들을 방지할 수 있다.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 태양전지를 제조하는 공정을 나타낸 단면도이다.
도 2a 내지 도 2b는 본 발명의 제 2 실시예에 따른 태양전지를 제조하는 공정을 나타낸 단면도이다.
<도면 주요부분에 대한 부호의 설명>
100, 200: 기판 101, 201: 하부 도전층
102, 202: 제 1 도전형의 비정질 실리콘층
103, 203: 진성형 비정질 실리콘층
104, 204: 제 2 도전형의 비정질 실리콘층 105, 205: 상부 도전층
106: 전도성 패드
Claims (7)
- 기판 상에 하부 도전층을 형성하고,상기 하부 도전층 상에 제 1 도전형의 비정질 실리콘층, 진성형 비정질 실리콘층, 및 상기 제 1 도전형과 다른 제 2 도전형의 비정질 실리콘층을 순차적으로 형성하고,상기 제 2 도전형의 비정질 실리콘층 상에 상부 도전층을 형성하고,상기 상부 도전층과 상기 하부 도전층 사이에 전위차를 발생시켜 상기 비정질 실리콘층들을 주울 가열에 의해 열처리를 하고,상기 비정질 실리콘층들에 수직적 전계가 인가되는 것을 특징으로 하는 태양전지의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 전계의 인가 시간은 1/1,000,000 내지 0.1초인 것을 특징으로 하는 태양전지의 제조방법.
- 제 1 항에 있어서,상기 상부 도전층과 상기 하부 도전층 사이에 전위차를 발생시키는 것은상기 상부 도전층을 형성하고 난 후에 상기 상부 도전층, 상기 제 1 도전형의 비정질 실리콘층, 상기 진성형의 비정질 실리콘층, 및 상기 제 2 도전형의 비정질 실리콘층들의 일정 영역을 식각하여 상기 하부 도전층의 일정 영역을 노출시키고, 상기 상부 도전층 및 노출된 상기 하부 도전층의 일정 영역에 전극을 연결하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 4 항에 있어서,상기 상부 도전층 및 노출된 상기 하부 도전층의 일정 영역에 전극을 연결하기 전에 상기 상부 도전층 및 노출된 상기 하부 도전층의 일정 영역 상에 도전성 패드를 더욱 형성하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘층들에 1kw/㎠ 이상의 전계를 인가하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1 항에 있어서,상기 하부 도전층은 ITO, ZAO, ZnO, SnO2, In2O3, Al, Ag 또는 AlNd로 형성하는 것을 특징으로 하는 태양전지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080099258A KR100976594B1 (ko) | 2008-10-09 | 2008-10-09 | 태양전지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080099258A KR100976594B1 (ko) | 2008-10-09 | 2008-10-09 | 태양전지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100040162A KR20100040162A (ko) | 2010-04-19 |
| KR100976594B1 true KR100976594B1 (ko) | 2010-08-17 |
Family
ID=42216354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080099258A KR100976594B1 (ko) | 2008-10-09 | 2008-10-09 | 태양전지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100976594B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000052280A (ko) * | 1999-01-18 | 2000-08-16 | 마스다 노부유키 | 비정질실리콘 태양전지 |
| KR100543717B1 (ko) * | 2003-05-27 | 2006-01-23 | 노재상 | 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막 |
-
2008
- 2008-10-09 KR KR1020080099258A patent/KR100976594B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000052280A (ko) * | 1999-01-18 | 2000-08-16 | 마스다 노부유키 | 비정질실리콘 태양전지 |
| KR100543717B1 (ko) * | 2003-05-27 | 2006-01-23 | 노재상 | 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100040162A (ko) | 2010-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104205359B (zh) | 光电动势元件及其制造方法、太阳能电池模块 | |
| TW318286B (ko) | ||
| JP5223004B2 (ja) | 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池 | |
| CA1091361A (en) | Semiconductor device having an amorphous silicon active region | |
| US20080290368A1 (en) | Photovoltaic cell with shallow emitter | |
| KR20100015622A (ko) | 태양 전지 | |
| JP2010171464A (ja) | へテロ接合およびインターフィンガ構造を有する半導体デバイス | |
| NL2004066C2 (en) | Solar cell and method for manufacturing of such a solar cell. | |
| KR102148427B1 (ko) | 광전소자 및 그 제조방법 | |
| JP4486622B2 (ja) | 太陽電池の製造方法 | |
| JP2008227269A (ja) | 光電変換素子、太陽電池モジュール、太陽光発電システム | |
| KR20100057424A (ko) | 후면전극 태양전지의 제조방법 및 이를 이용한 후면전극 태양전지 | |
| KR100976594B1 (ko) | 태양전지의 제조방법 | |
| JP2014523129A (ja) | ラップスルー接続を用いた光電池 | |
| JP2005167291A (ja) | 太陽電池の製造方法及び半導体装置の製造方法 | |
| JPS5910593B2 (ja) | 光起電力装置の製造方法 | |
| US20120104382A1 (en) | Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode | |
| JPS58215083A (ja) | ヘテロ接合光電素子及びヘテロ接合光電装置 | |
| JP5747304B2 (ja) | 表面処理方法及び太陽電池セルの製造方法 | |
| KR101031881B1 (ko) | 태양전지의 제조방법 | |
| JP4220014B2 (ja) | 薄膜太陽電池の形成方法 | |
| WO2015198978A1 (ja) | 光電変換装置およびその製造方法 | |
| KR100419383B1 (ko) | 피-아이-엔(p-i-n) 비정질 실리콘 태양전지의 제조방법 | |
| JPH04299576A (ja) | 光起電力素子及びその製造方法 | |
| WO2012029282A1 (ja) | 光電変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150804 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |