CN1921124A - 平板显示装置和互补金属氧化物半导体 - Google Patents

平板显示装置和互补金属氧化物半导体 Download PDF

Info

Publication number
CN1921124A
CN1921124A CNA2006101100905A CN200610110090A CN1921124A CN 1921124 A CN1921124 A CN 1921124A CN A2006101100905 A CNA2006101100905 A CN A2006101100905A CN 200610110090 A CN200610110090 A CN 200610110090A CN 1921124 A CN1921124 A CN 1921124A
Authority
CN
China
Prior art keywords
active channel
tft
basically
cmos
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101100905A
Other languages
English (en)
Other versions
CN100517730C (zh
Inventor
朴志容
具在本
朴惠香
李基龙
李乙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1921124A publication Critical patent/CN1921124A/zh
Application granted granted Critical
Publication of CN100517730C publication Critical patent/CN100517730C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种包括多晶硅薄膜晶体管的平板显示装置和互补金属氧化物半导体。形成于这种平板显示装置的驱动电路部分和象素部分的薄膜晶体管的有源沟道区域中的多晶硅晶粒的晶粒大小彼此不相同。而且，这种平板显示装置包括彼此具有不同晶粒形状的P型和N型薄膜晶体管。对于诸如电流迁移率这样的电特性，在驱动电路部分中要好于在所述象素部分中。而且，由于晶粒大小在象素部分中比在驱动电路部分中更为均匀，所以在象素部分中具有更好的电流一致性。

Description

平板显示装置和互补金属氧化物半导体
本申请是于2004年7月16日提交的题为“包括多晶硅薄膜晶体管的平板显示装置及其制造方法”的第200410071242.6号发明专利申请的分案申请。
技术领域
本发明涉及一种包括多晶硅薄膜晶体管的平板显示装置和互补金属氧化物半导体。尤其是，涉及这样一种包括多晶硅薄膜晶体管的平板显示装置和互补金属氧化物半导体，其中在薄膜晶体管的有源沟道区中形成的多晶硅晶粒具有不同的大小和形状。
背景技术
诸如悬空键这样的键合缺陷存在于用在薄膜晶体管(thin film transistor，TFT)的有源沟道区域中的多晶硅的晶粒间界处。已经知道这些缺陷会成为电荷载流子的陷阱。
TFT特性比如阈值电压(Vth)、亚阈值斜率、电荷载流子迁移率、漏泄电流、器件稳定性以及类似指标会直接或间接地受到TFT沟道区域中的晶粒和/或晶粒间界的大小、一致性、数目、位置以及方向的影响。例如，晶粒的位置也能够直接或间接地影响为有源矩阵显示器而制造的TFT的一致性。
目前，在整个衬底上，包括在TFT有源沟道区域中的晶粒间界(也可以被称作“主”晶粒间界)的数目彼此可以相等或者不相等。参照图1A和1B，该数目取决于晶粒的大小、倾斜角度θ、有源沟道区域的尺寸(比如长度L、宽度W)以及各个TFT在衬底上的位置。
如图1A和1B中所示，能够被包括在所述有源沟道区域中的主晶粒间界的数目可以被表示为Nmax。该数目取决于晶粒大小(Gs)、有源沟道尺寸(L×W)、倾斜角度(θ)以及在TFT衬底上的位置。主晶粒间界的最大数目为Nmax，并且在图1A所示出的情况下为3。在图1B所示出的情况下，主晶粒间界的最大数目变为Nmax-1，即为2。
当衬底上TFT的有源沟道区域中包括的主晶粒间界数量为Nmax时，可以获得优越的TFT特性。随着可以得到具有相同数目晶粒间界的一定数量的TFT，器件的一致性增加。
相反，当包括Nmax数量主晶粒间界的TFT的数目等于包括Nmax-1个主晶粒间界的TFT的数目时，一致性很差。
就此而言，顺序横向固化(sequential lateral solidification，SLS)结晶技术能够如图2A和图2B中示出的那样在衬底上形成多晶硅的大硅晶粒或者单晶晶粒。已经报道，利用SLS结晶技术制成的TFT具有与利用单晶体制成的TFT相似的特性。
在有源矩阵显示器的制造中，需要大量用于驱动器和象素阵列的TFT。例如，具有SVGA分辨率等级的有源矩阵显示器将会利用大约一百万个象素制成。还有，当利用一个液晶显示器(LCD)时，各个象素需要一个TFT，而当利用一种有机发光材料(比如有机场致发光器件)时，各个象素需要至少两个TFT。因此，在有源矩阵显示器中将会需要一百万或者两百万个TFT。因此，由于所需TFT的数目大，所以对于这些TFT中的每一个来说，在有源沟道区域中不可能在一致方向上生长和制成一致数目的晶粒。
美国专利No.6322625公开了用于将非晶硅转换成多晶硅的技术。该专利通过参考结合入本申请，如同在这里充分陈述过一样。此外，该专利公开了通过利用SLS技术使得衬底上的选定区域发生结晶。非晶硅可以利用等离子增强化学汽相沉积(plasma enhanced chemical vapor deposition，PECVD)、低压化学汽相沉积(low pressure chemical vapor deposition，LPCVD)、溅射技术或者类似技术进行淀积。
参照图2A和图2B，当与有源沟道区域相比较时，用于结晶的选定区域可以是相当宽的区域。也就是说，所述选定区域可以是几微米×几微米。此外，在结晶技术中使用的激光器可以具有几毫米×几十毫米的射束面积。所述激光器可以利用一个用于移动激光束的步进器(stepper)或者台阶(stage)，以便使得衬底上的整个区域或者选定区域中的非晶硅发生结晶。
激光束在工作过程中的未对准，例如，在辐照过程中区域之间的未对准，会导致大量TFT的有源沟道区域的未对准。由此，在整个衬底上或者在驱动器和象素单元区域中，各个TFT中的晶粒间界数量会不同，从而造成不可预料的性能。这些不一致会对有源矩阵显示装置产生负面影响。
美国专利No.6177391在此通过参考结合入本申请，如同在这里充分陈述过一样。如同在美国专利No.6177391中所述并且参照图3A，当有源沟道的方向与利用SLS结晶生长出的晶粒方向平行时，晶粒间界相对于电荷载流子方向的势垒效应最小。由此，可以获得类似于单晶硅的TFT特性。参照图3B，当所述有源沟道方向与晶粒方向构成一个大约90度的角度时，大量的晶粒间界用作电荷载流子的陷阱，并且TFT特性明显降低。
一般来说，当制造有源矩阵显示器时，驱动电路中的TFT和象素单元区域中的TFT的有源沟道方向与晶粒方向可以构成90度的角度。参照图3C，为了改善TFT之间的一致性特性并且不会大幅度降低各个TFT的特性，所述有源沟道方向相对于晶粒生长方向被制成具有一个大约30度至90度的倾斜角度。最终，器件的一致性可以提高。
但是，这种方法通过利用由SLS结晶技术形成的有限大小晶粒而有可能在有源沟道区域中具有主晶粒间界。因此，存在不一致性的不可预料问题，并且导致TFT之间的不同特性。
此外，显示装置可以在电路中采用互补金属氧化物半导体(CMOS)薄膜晶体管(TFT)。一般来说，该TFT的阈值电压的绝对值大于利用单晶半导体制成的MOS晶体管的阈值电压绝对值。还有，N型TFT的阈值电压的绝对值与P型TFT的绝对值存在相当的差异。例如，当N型TFT的阈值电压为2V时，P型TFT的阈值电压为-4V。
因此，P型TFT与N型TFT的阈值电压绝对值之间的这些明显差异会对电路的工作过程产生负面影响，尤其是在降低驱动电压的过程中充当大的障碍。例如，一般来说P型TFT具有一个大的阈值电压绝对值，并且不适合于在低驱动电压下工作。也就是说，P型TFT在低驱动电压下用作一个无源器件，比如一个寄存器，并且无法正常工作。为了使得P型TFT适合于作为有源器件进行工作，需要一个相当高的电压。
当栅电极与本征硅之间的功函数存在差异时这一点可以被放大。例如，栅电极可以由铝制成并且具有一个低于5eV的功函数。随着栅电极与本征硅半导体之间的功函数变小，比如-0.6eV，P型TFT的阈值电压接近一个负值，而N型TFT的阈值电压接近于0V。因此，N型TFT将会转变为工作的“导通”状态。
在前述状态下，N型TFT与P型TFT的阈值电压绝对值优选地彼此基本上相等。在传统单晶半导体集成电路技术的情况下，可以利用N型或者P型杂质对所述阈值电压进行控制。也就是说，这些杂质可以以非常低的浓度掺入到所述半导体内，大约为1018个原子/平方厘米或者更低。因此，通过1015至1018个原子/平方厘米浓度的杂质掺杂，阈值电压被精确地控制在0.1V以下。
相反，当利用一个不是单晶半导体的半导体时，通过添加大约1018个原子/平方厘米以下浓度的杂质无法观察到阈值电压的变化。此外，当杂质浓度高于1018个原子/平方厘米时，阈值电压会快速变化，并且由于多晶硅包含许多缺陷，导电性会变为P型或者N型。由于缺陷浓度为1018个原子/平方厘米，所以所添加的杂质无法被这些缺陷俘获和/或激活。还有，杂质的浓度大于缺陷的浓度，并且过多的杂质被激活，将会导致导电性从N型或者P型发生变化。
现有技术力图解决前述问题，比如在美国专利No.6492268、No.6124603和No.5615935中，方法是使得P型TFT的沟道长度短于N型TFT的沟道长度。在此所引用的这些专利通过参考将它们的全部内容结合入本申请。但是，由于所制成的沟道长度相互不等而导致制造工艺复杂化，所以这些专利也带来了一些问题。
发明内容
因此，本发明涉及一种包括多晶硅薄膜晶体管的平板显示装置和互补金属氧化物半导体，它们基本上避免了由于现有技术的局限性和缺点所导致的一种或多种问题。
本发明的一个优点在于提供了CMOS TFT，其中通过调整TFT的有源沟道区域中的多晶硅晶粒的形状，P型TFT和N型TFT的绝对阈值电压彼此基本上相等，并且具有高的电流迁移率。
另外一个优点在于提供了具有良好特性的TFT。
本发明的其它特征和优点将在后面的描述中予以陈述，并且部分地从这些描述中显现，或者可以通过实施本发明而得以领会。本发明的目的和其它优点将利用在本说明书、其权利要求以及附图中特别指出的结构得以实现和达到。
在本发明的一个方面，一种平板显示装置，包括：P型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向异性形状的多晶硅晶粒结构；和N型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向同性形状的多晶硅晶粒结构。
在本发明的另一个方面，一种互补金属氧化物半导体(CMOS)，包括：P型薄膜晶体管，其具有一种形成于有源沟道区域中基本上呈各向异性形状的多晶硅晶粒结构；和N型薄膜晶体管，具有一种形成于有源沟道区域中基本上呈各向同性形状的多晶硅晶粒结构。
需要明白的是，前面的总体描述和下面的详细描述均是示例性和说明性的，并且用于为所要求保护的本发明提供进一步解释。
附图说明
附图示出了本发明的一些实施例，并且与后面的描述一同用于解释本发明的原理，其中附图是用于进一步理解本发明，其被结合入本说明书并且构成了本说明书的一部分。
图1A示出了一具有两个主晶粒间界的TFT的示意性剖视图；
图1B示出了一具有三个主晶粒间界的TFT的示意性剖视图，相对于相等的晶粒大小(Gs)和有源沟道尺寸(L×W)；
图2A和2B示出了TFT的有源沟道的示意性剖视图，其中包括利用根据现有技术的SLS结晶方法制成的大颗粒尺寸的硅晶粒；
图3A、3B和3C示出了利用现有技术制成的TFT的有源沟道的示意性剖视图；
图4A和4B示出了按照本发明实施例形成于一象素部分和一驱动电路部分的有源沟道区域中的多晶硅晶粒的平面视图；
图5示出了一按照本发明实施例的平板显示装置的平面视图，其中形成在包括于一驱动电路部分中的TFT有源沟道区域中的每单位面积上的多晶硅晶粒数目小于形成在包括于一象素部分中的TFT有源沟道区域中的每单位面积上的多晶硅晶粒数目；
图6A、6B、6C、6D、6E、6F和6G示出了按照本发明一实施例制造用在液晶显示装置中的CMOS TFT的工艺视图；
图7A、7B和7C示出了包括于P型TFT和N型TFT的有源沟道区域中的多晶硅薄膜的各向异性形状结晶晶粒形状，所述P型TFT和N型TFT具有图6G中所示的LDD结构；
图7D示出了图6G的各向同性晶粒形状；
图8A是一个图表，示出了采用具有图7A、7B、7C和7D中所示晶体形状的多晶硅的P型TFT的阈值电压值；
图8B是一个图表，示出了采用具有图7A和7B中所示晶体形状的多晶硅的N型TFT的阈值电压值。
具体实施方式
下面将详细地参照本发明的实施例，它们的示例在附图中示出。但是，本发明可以以不同形式实施，并且不应认为局限于这里所陈述的实施例。相反，提供这些实施例的目的在于使得本公开详尽和全面，并且向本领域中的技术人员完整地传达本发明的保护范围。在附图中，为了清楚起见放大了层和区域的厚度。贯穿本说明书，相同的附图标记用于相同的元件。
在本发明中，“晶粒大小”定义为可辨别晶粒间界之间的距离。当然，计算出的距离具有常规的误差范围。
存在于有源沟道区域中的晶粒间界会对TFT特性产生负面影响。由于工艺缺陷、工艺的局限性、以及在多晶硅薄膜的成形过程中精度较低，所以这些负面影响是不可避免的。
还有，根据晶粒的大小和方向、有源沟道的尺寸、以及类似指标，包括于在驱动电路衬底或者显示器衬底上制成的TFT有源沟道区域中的晶粒间界数目会存在差异。最终，所制成的TFT的特性会变得不规则并且在极端情况下有可能无法被驱动。
本发明旨在提供一种包括TFT的平板显示装置，使得可以对存在于TFT的有源沟道区域中的晶粒和/或晶粒间界的数目进行调整。
图4A和4B是两个平面视图，示出了按照本发明的一个实施例形成于一个平板显示装置的象素部分(图4A)和驱动电路部分(图4B)的有源沟道区域中的多晶硅晶粒。
参照图4A和4B，多晶硅可以通过使得非晶硅发生结晶而制成。结晶操作比如通过利用激光结晶方法来完成，例如受激准分子激光退火方法(ELA方法)、顺序横向固化方法(SLS方法)以及类似方法。
在结晶过程中，辐照在所述驱动电路部分上的激光能量大于辐照在所述象素部分上的激光能量。例如，当利用ELA方法时，利用能量范围从约320至540mJ/cm2的激光对所述驱动电路部分进行辐照，并且利用能量范围从约200至320mJ/cm2的激光对所述象素部分进行辐照。因此，形成于所述象素部分中的多晶硅的每单位面积上的平均晶粒大小小于所述驱动电路部分中的平均晶粒大小。
当多晶硅利用这种方法制造并且用于具有至少一个栅极的TFT时，在所述象素部分区域中的每单位面积上的平均晶粒数目大于在所述驱动电路部分区域中的平均晶粒数目。由此，所述象素部分区域比所述驱动电路部分区域具有更多的晶粒间界。
图5是一个平面视图，示出了一个按照本发明一实施例的平板显示装置。在这种构造中，在一驱动电路部分中的TFT的有源沟道区域中每单位面积上的晶粒数目小于在一象素部分中的TFT的有源沟道区域中每单位面积上的晶粒数目。
图5中的(B)部分示出了形成于包括在驱动电路部分10中的TFT的有源沟道区域中的多晶硅晶粒数目。图5中的(A)部分示出了形成于包括在象素部分20中的TFT的有源沟道区域中的多晶硅晶粒数目。在所述驱动电路部分中的有源沟道区域的多晶硅晶粒数目被制成为至少小于形成于象素部分20的有源沟道区域中的多晶硅晶粒数目。
此外，在至少一个TFT中，形成于象素部分20的有源沟道区域中的多晶硅晶粒大小比形成于驱动电路部分10的有源沟道区域中的多晶硅晶粒大小更为均匀。还有，在所述象素部分中晶粒较小，也就是说，环绕在一个晶粒周围的晶粒间界面积较小。因此，包括在所述象素部分的有源沟道中的晶粒间界的数目和面积增加。还有，包括在各个栅极区域的有源沟道区域中的多晶硅晶粒的平均晶粒大小在所述驱动电路部分中大于在所述象素部分中。
因此，对于诸如电流迁移率这样的电特性，在所述驱动电路部分中要好于在所述象素部分中。还有，由于晶粒大小在所述象素部分中比在所述驱动电路部分中更为均匀，所以在所述象素部分中具有更好的电流一致性。
包括利用前述方法形成的多晶硅薄膜的平板显示装置可以是一个有机场致发光显示装置、液晶显示装置或者类似装置。任选性地，本发明中的TFT能够具有至少两个栅极。
图6A、6B、6C、6D、6E、6F和6G示出了按照本发明一实施例制造一个用在液晶显示装置中的CMOS TFT的工艺视图。
参照图6A，一多晶硅薄膜被淀积在衬底210上，并且带有一N型TFT区域210a和一P型TFT区域210b。一第一掩模(未示出)被置于衬底210上来对多晶硅薄膜进行蚀刻，由此分别在N型TFT区域210a和P型TFT区域210b上形成多晶硅图案211a和211b。N型TFT和P型TFT的沟道区域被制成具有基本上相同的宽度。
当多晶硅图案211a和211b形成时，形成于区域210b和区域210a上的有源沟道中的多晶硅晶粒的形状可以被制成相互不同。具体地是，形成于N型TFT区域的有源沟道中的多晶硅晶粒具有基本上各向同性的晶粒形状，而形成于P型TFT区域的有源沟道中的多晶硅晶粒具有基本上各向异性的晶粒形状。
在本发明中，所述多晶硅图案通过利用激光器使得非晶硅发生结晶由此形成多晶硅薄膜而形成。例如，结晶操作可以利用激光结晶方法的任意组合来完成，激光结晶方法例如是受激准分子激光退火方法(ELA方法)、顺序横向固化方法(SLS方法)以及类似方法。
在本实施例中，P型TFT的有源沟道区域通过利用SLS方法来形成，而N型TFT的有源沟道区域通过利用ELA方法来形成。
任选性地，在各个区域中，可以采用相同的激光结晶技术来形成多晶硅。当利用相同的激光结晶技术时，辐照在P型TFT的有源沟道区域上的激光能量水平高于辐照在N型TFT的有源沟道区域上的激光能量水平。
P型TFT的平均晶粒大小可以大于N型TFT的平均晶粒大小。例如，在P型TFT的有源沟道区域中，平均晶粒大小可以大于2微米，而在N型TFT的有源沟道区域中，平均晶粒大小可以小于1微米。
如图6B所示，在多晶硅图案形成之后，利用N型杂质进行沟道掺杂，以便使得N型TFT导电。可以利用一光致抗蚀剂212作为掩模来进行注入操作。这种注入操作在N型TFT的沟道区域210a的多晶硅图案211a露出来之后进行。
本发明还可以包括任何数目的用于源极区域和漏极区域的常规TFT结构，比如可以采用轻掺杂漏极结构(LDD结构)、偏移结构(an offset structure)或者类似结构。
相对于具有LDD结构的CMOS TFT来说，本实施例采用了下述工艺。下面将对制造这种结构的方法进行描述。
参照图6C，在光致抗蚀剂212被去除之后，在衬底210上形成一栅极绝缘膜213，并且在该栅极绝缘膜213上淀积栅电极材料。通过利用一个掩模在衬底210上对栅电极材料进行蚀刻，来分别形成N型TFT和P型TFT的栅电极214a和214b。为了形成LDD结构，N型低浓度杂质被离子注入N型TFT区域的多晶硅图案211a中，由此在栅电极214a的两侧形成低浓度源极和漏极区域215。
参照图6D，一光致抗蚀剂被淀积在衬底210的整个表面上。执行光刻工艺，来防止离子杂质注入到N型TFT区域210a内。与此同时，一掩模216被用于形成P型TFT的源极和漏极区域。利用这种掩模，一种高浓度的P型杂质被离子注入到P型TFT区域210b中的多晶硅图案211b内，由此形成P型TFT的高浓度源极和漏极区域217。
参照图6E，所述掩模被去除，并且另外一种光致抗蚀剂被淀积在衬底210上。执行光刻工艺，来形成一个掩模218，由此防止杂质被离子注入到N型TFT的栅电极和P型TFT区域210b中。利用掩模218，N型高浓度杂质离子被注入N型TFT区域210a的多晶硅图案211a内，由此形成一高浓度源极和漏极区域219。
参照图6F，在掩模218被去除之后，在衬底210的整个表面上形成一层间绝缘膜220。一个掩模(未示出)被置于衬底210上，来在层间绝缘膜220内蚀刻出接触孔221a和221b。这些接触孔露出N型TFT和P型TFT的源极/漏极区域217和219。
参照图6G，一种导电金属材料被淀积在衬底210的整个表面上，用于形成源电极和漏电极。为了对导电金属材料进行蚀刻，使用了一个掩模(未示出)，来分别形成N型TFT和P型TFT的源极和漏极电极222a和222b。因此，CMOS TFT带有具有LDD结构的N型TFT和具有常规源极与漏极结构的P型TFT。
图7A、7B、7C和7D示出了包括于图6G的P型TFT和具有LDD结构的N型TFT的有源沟道区域中的多晶硅薄膜的结晶晶粒形状。图7A、7B和7C示出了各向异性的晶粒形状，而图7D示出了各向同性的晶粒形状。
图8A示出了一个图表，表示了采用具有如图7A、7B、7C和7D中所示晶体形状的多晶硅薄膜的P型TFT的阈值电压值。图8B示出了一个图表，表示了采用具有如图7A、7B、7C和7D中所示晶体形状的多晶硅薄膜的N型TFT的阈值电压值。所述阈值电压值如下在表1中示出。
                        表1
  晶粒形状  P型TFT的Vth(伏特)  N型TFT的Vth(伏特)
  图7A(各向异性)  -4.82  1.41
  图7B(各向异性)  -4.01  2.34
  图7C(各向异性)  -5.84  0.92
  图7D(各向同性)  -11.60  7.90
参照表1和图8A、8B，示出了在图7A至7C所示情况下具有基本上各向异性晶体形状的P型TFT和N型TFT的阈值电压Vth的绝对值小于在图7D所示情况下具有基本上各向同性晶体形状的阈值电压的绝对值。当希望P型与N型TFT之间存在较小的绝对阈值电压差时，P型TFT应当采用一种基本上各向异性的晶体形状，而N型TFT应当采用一种基本上各向同性的晶体形状。
参照图7A、7B、7C和7D，图7A的各向异性晶体形状基本上呈六边形形状。图7B的晶体形状基本上呈各向异性的圆柱形状。图7C的晶体形状基本上呈矩形形状。图7D的基本上各向同性的晶体形状是大致各方等大的形状(equiaxed shape)。
在本发明中，N型和P型TFT内包括于有源沟道区域中的多晶硅可以具有不同的晶粒形状。这些TFT可以被用在多种不同的平板显示装置中，比如，它们可以被用在有源器件型LCD、有机场致发光显示装置或者类似装置中。
如前所述，包括有按照本发明的多晶硅TFT的平板显示装置能够满足所需的电特性。这一点可以通过改变包括于有源沟道区域中的多晶硅的晶粒大小和/或通过在非晶硅的结晶过程中改变辐照在驱动电路部分和象素部分上的激光能量来实现。
此外，本发明能够提供一种电特性得以改进的CMOS TFT。例如，通过改变N型和P型TFT的有源沟道区域中的“主”晶粒间界数目，来控制CMOS TFT的阈值电压绝对值和电流迁移率。
对于本领域的技术人员来说将会明白的是，在不脱离本发明的技术构思和保护范围的条件下，可以对本发明进行各种改进和变型。因此，所希望的是，本发明覆盖所有落入所附权利要求的保护范围及其等效范围内的各种改进和变型。
本申请要求享有于2003年7月16日提交的韩国专利申请No.2003-48889和于2003年7月23日提交的韩国专利申请No.2003-50772的优先权，在此通过引用结合入本申请，以便如同在这里充分陈述过一样。

Claims (10)

1、一种平板显示装置，包括：
P型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向异性形状的多晶硅晶粒结构；和
N型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向同性形状的多晶硅晶粒结构。
2、如权利要求1中所述的平板显示装置，其中：该平板显示装置是一有机场致发光显示装置。
3、如权利要求1中所述的平板显示装置，其中：该平板显示装置是一液晶显示装置。
4、一种互补金属氧化物半导体，包括：
P型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向异性形状的多晶硅晶粒结构；和
N型薄膜晶体管，具有一种形成于有源沟道区域中的基本上呈各向同性形状的多晶硅晶粒结构。
5、如权利要求4中所述的互补金属氧化物半导体，其中：所述基本上呈各向异性形状的晶粒结构的晶粒大小大于所述基本上呈各向同性形状的晶粒结构的晶粒大小。
6、如权利要求4中所述的互补金属氧化物半导体，其中：所述基本上呈各向同性形状的晶粒结构的平均晶粒大小小于或者等于1微米左右。
7、如权利要求6中所述的互补金属氧化物半导体，其中：所述基本上呈各向异性形状的晶粒结构的平均晶粒大小大于或者等于2微米左右。
8、如权利要求4中所述的互补金属氧化物半导体，其中：形成于所述P型薄膜晶体管的所述有源沟道中的所述多晶硅晶粒结构利用顺序横向固化方法形成，而形成于所述N型薄膜晶体管的所述有源沟道中的所述多晶硅晶粒结构利用一受激准分子激光器形成。
9、如权利要求4中所述的互补金属氧化物半导体，其中：形成于所述P型和N型薄膜晶体管的所述有源沟道中的所述多晶硅晶粒结构均利用激光结晶方法形成，并且辐照在所述P型薄膜晶体管的所述有源沟道中的能量大于辐照在所述N型薄膜晶体管的所述有源沟道中的能量。
10、如权利要求4中所述的互补金属氧化物半导体，其中：所述基本上各向异性晶体形状是基本上六边形形状、基本上圆柱形形状或基本上长方形形状中的一种，而所述基本上各向同性晶体形状是基本上各方等大形状。
CNB2006101100905A 2003-07-16 2004-07-16 平板显示装置和互补金属氧化物半导体器件 Expired - Lifetime CN100517730C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR48889/03 2003-07-16
KR1020030048889A KR100552958B1 (ko) 2003-07-16 2003-07-16 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
KR50772/03 2003-07-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100712426A Division CN1324696C (zh) 2003-07-16 2004-07-16 包括多晶硅薄膜晶体管的平板显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1921124A true CN1921124A (zh) 2007-02-28
CN100517730C CN100517730C (zh) 2009-07-22

Family

ID=37222253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101100905A Expired - Lifetime CN100517730C (zh) 2003-07-16 2004-07-16 平板显示装置和互补金属氧化物半导体器件

Country Status (2)

Country Link
KR (1) KR100552958B1 (zh)
CN (1) CN100517730C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101400A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251998B1 (ko) 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100934480B1 (ko) * 2009-03-17 2009-12-30 실리콘 디스플레이 (주) 유기 발광 표시 패널 및 그의 제조 방법
CN106910749A (zh) * 2017-04-19 2017-06-30 京东方科技集团股份有限公司 低温多晶硅层及制备方法、显示基板和显示装置
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
KR102384289B1 (ko) * 2017-10-17 2022-04-08 삼성디스플레이 주식회사 레이저 결정화 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101400A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构

Also Published As

Publication number Publication date
KR20050009532A (ko) 2005-01-25
KR100552958B1 (ko) 2006-02-15
CN100517730C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US8987120B2 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
CN1198596A (zh) 薄膜晶体管及其制造方法和使用它的液晶显示装置
CN1716617A (zh) 半导体装置及其制造方法
CN1310338C (zh) 用于薄膜晶体管的多晶硅薄膜及使用该多晶硅薄膜的显示器件
CN1458698A (zh) 薄膜半导体器件
CN1421935A (zh) 薄膜晶体管的多晶硅层及其显示器
CN1716552A (zh) 半导体器件的制造方法及通过该方法制造的半导体
CN1921124A (zh) 平板显示装置和互补金属氧化物半导体
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
US7535024B2 (en) Display device and fabrication method thereof
CN1910756A (zh) 晶体管制造
CN1638023A (zh) 多晶硅膜的形成方法
CN1297008C (zh) 薄膜晶体管及其制造方法和使用其的显示器件
CN1577457A (zh) 平板显示器
CN100474627C (zh) 具有轻掺杂漏区/偏移区（ldd/offset）结构的薄膜晶体管
CN1577886A (zh) 半导体装置及其制造方法
CN101060140A (zh) 薄膜晶体管、有源矩阵型显示装置及其制造方法
CN1315156C (zh) 多晶硅薄膜的制造方法
CN1822334A (zh) 多晶硅薄膜晶体管的制作方法
CN1497685A (zh) 制造使用双重或多重栅极的薄膜晶体管的方法
CN1154191C (zh) 稳定绝缘体基半导体器件的方法及绝缘体基半导体器件
KR100542989B1 (ko) 씨모스 박막 트래지스터 및 이를 사용한 디스플레이디바이스
CN1134036A (zh) 制造半导体器件的方法
CN1820372A (zh) 半导体装置及其制造方法
CN1855369A (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.