CN1910756A - 晶体管制造 - Google Patents
晶体管制造 Download PDFInfo
- Publication number
- CN1910756A CN1910756A CNA2005800029333A CN200580002933A CN1910756A CN 1910756 A CN1910756 A CN 1910756A CN A2005800029333 A CNA2005800029333 A CN A2005800029333A CN 200580002933 A CN200580002933 A CN 200580002933A CN 1910756 A CN1910756 A CN 1910756A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- grid
- semiconductor layer
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 238000005286 illumination Methods 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 238000005036 potential barrier Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000012797 qualification Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
描述了一种制造源－栅控晶体管的方法，其中在衬底(2)上提供栅极(4)，随后提供栅绝缘体(6)和半导体层(8)。使用栅极(4)作为掩模，通过使用光致抗蚀剂(12)和穿过衬底(2)的背面照明，来构图该层以使源极和栅极(4)相对准。源极和漏极之间的间距也可使用间隔物技术来自对准。
Description
技术领域
本发明涉及一种制造晶体管的方法和通过该方法制造的晶体管。
背景技术
该方法尤其涉及在IEEE Electron Device Letters，2003年6月第24卷第6号、Shannon和Gerstner的“Source-gated Thin-FilmTransistors”中所描述类型的源-栅控晶体管(source-gatedtransistor)的制造。
在图1中示意性地示出了这种晶体管。栅电极100通过栅绝缘体102与半导体层106分开。源极110与半导体层106形成肖特基势垒，且漏极104与源极110横向间隔开。该结构设置在衬底108上。
代替使用场效应来调整两个欧姆接触之间沟道的导电，与常规薄膜晶体管(TFT)中一样，使用在源极110处的肖特基势垒来限制载流子的流动。使用与势垒交叠的栅极100来调整势垒高度，且该调整改变了源极110和漏极104之间的载流子流动。
这种晶体管具有超越常规薄膜晶体管的几点益处。它们具有降低了功率耗散的小很多的饱和电压和增加了器件增益的高很多的输出阻抗。
薄膜制造通常达不到与在单晶半导体制造中所达到的相同低的特征尺寸，这是由于通常需要构图有时具有不完全平坦衬底的大区域，这使得光学构图更加困难。
发明内容
需要一种有效的制造方法以制造这种晶体管。
根据本发明，提供一种制造源-栅控晶体管的方法，包括：
(a)提供透明衬底；
(b)沉积栅层，并构图该栅层以形成栅极；
(c)沉积栅绝缘层；
(d)沉积薄膜半导体层；
(e)沉积用半导体层限定势垒的源层，使用栅极作掩模，使用通过衬底的背面曝光步骤来限定源层和半导体层之间的势垒区域。
使用背面曝光减少了使用的掩模数目并由此提高了简易性，可以简易地制造器件。而且，自动实现了源极和栅极的对准，而不需要大量掩模的配准。
在典型的设置中，源极的材料是透明的，使用栅极作掩模用于在源层和半导体层之间限定势垒的穿过衬底的背面曝光步骤包括在透明的源层上沉积光致抗蚀剂，并使用栅极作掩模，通过穿过衬底、栅绝缘体、半导体层和透明源层的照明来曝光该光致抗蚀剂。
然而，在可选设置中，作为可选方案或直接构图源层的补充，绝缘层可沉积在半导体层上，并使用背面曝光与栅极对准地构图绝缘层中的窗口。
该方法可包括在与漏极触点接触的半导体层中限定漏区；其中间隔物用于使用自对准工艺限定在与栅极配准的半导体层的间隔物区的横向宽度，该间隔物区是漏区和势垒之间的区域。
在比所使用工艺的最小设计规则间距小的实施例中，以这种方式，可以将势垒和漏区之间的间隔物区的长度设置得尽可能短。由此，能够实现非常短的漏接触区至栅极的横向间隔，小于1μm，通常为0.25至1μm。这允许最大的电流处理，同时最小化栅-漏电容和漏极电阻。
该方法还包括通过使用自对准背面曝光工艺在与栅极配准的源极边缘处限定一个或多个场释放区，在自对准背面曝光工艺中，用栅极作掩模、使用用穿过衬底的照明曝光的衬底顶部上的光致抗蚀剂来构图所述的一个或多个场释放区。
以这种方式，在源极边缘处提供场释放区，降低了当将显著的电压施加到源极时击穿的危险。
在特定实施例中，可以使用间隔物以自对准方式构图一个或多个场释放区。
在各实施例中，该方法包括步骤：
(e)沉积透明源层，用于在透明源层和半导体层之间的界面处形成势垒；
(f)沉积正性光致抗蚀剂层；
(g)使用栅极作掩模穿过透明衬底和源层曝光正性光致抗蚀剂层，以构图与栅极自对准的光致抗蚀剂；
(h)蚀刻透明源层，以使用由光致抗蚀剂层直接或间接限定的图案形成源区；
(i)在步骤(h)之前、之后或期间在源区边缘处形成间隔物；
(j)使用源区和间隔物作为掩模将掺杂剂注入到半导体层的漏区中，以形成与源区间隔间了隔物宽度的重掺杂漏区。
该方法包括在沉积半导体层的步骤(d)之后沉积绝缘层；和蚀刻绝缘层以形成与掩模对准的源极窗口。
该方法包括在进行沉积和构图正性光致抗蚀剂层的步骤(f)和(g)之前，在透明源层上沉积透明牺牲层；在进行步骤(g)之后，在透明牺牲层的侧壁上形成间隔物，以使间隔物和透明牺牲层合起来比栅极宽；和使用透明牺牲层和间隔物作为掩模，以蚀刻源层和下部绝缘层，以留下在比栅极宽的区域上方延伸的源层，并形成绝缘层，以在源层和半导体层之间限定场极板间隔物。以这种方式，由光致抗蚀剂间接地构图源层。
尤其，在形成源区的步骤(h)之后进行形成间隔物的步骤(i)，以在源区边缘上形成间隔物。
在形成源区的步骤(h)之后，可向半导体层中实施注入，以形成与源极对准的半导体层的掺杂区。
该方法还包括在半导体层中进行势垒降低注入。这可以控制势垒高度以及因此可以控制获得的半导体特性。
在特别优选的设置中，势垒降低注入与栅极自对准，但是是在比限定了势垒降低注入附近的没有用势垒降低注入进行注入的中心区的场释放区的栅极区域窄的区域上方注入的。该场释放区可提供其它的场释放，且因此仍可进一步降低器件击穿的危险。
在各实施例中，该方法还可包括在源极和半导体层之间势垒的中心区中沉积透明绝缘层。这防止经过中心区中势垒上方，确保了电子在边缘处的注入。反过来这能降低寄生源电容和源渡越时间，加快器件的速度。
本发明不只是涉及方法，还涉及由此形成的器件。因此，在另一方面，提供了一种晶体管，其包括：
透明衬底；
在衬底上的栅极；
在栅极上的栅绝缘体；
在栅极上方的半导体层；
源极，其沿着在源极和与栅极交叠的半导体层之间的界面处限定势垒的半导体层延伸；
半导体层的重掺杂漏区；和
限定漏区和势垒之间横向间隔的自对准间隔物和场释放区。
附图说明
为了更好地理解本发明，现在将完全借助于实例、参考附图描述实施例，附图中：
图1示出了根据Shannon和Gerstner的论文的源-栅控晶体管的示意图；
图2是根据本发明的第一实施例在晶体管制造中的第一步骤的示意图；
图3是根据本发明的第一实施例在晶体管制造中的第二步骤的示意图；
图4是根据本发明的第一实施例在晶体管制造中的第三步骤的示意图；
图5是根据本发明的第一实施例在晶体管制造中的第四步骤的示意图；
图6示出了根据本发明第一实施例的晶体管；
图7是根据本发明第二实施例在晶体管制造中的一步骤的示意图；
图8是根据本发明第二实施例在晶体管制造中的其它步骤的示意图；
图9示出了根据本发明第二实施例的晶体管；
图10是根据本发明的第三实施例在晶体管制造中的一步骤的示意图；
图11示出了根据本发明第三实施例的晶体管；以及
图12示出了根据本发明第四实施例的晶体管。
注意，实施例并非按照比例且完全是示意性的。而且，注意，在不同的图中，相同参考字符用于相同或相似的部件。
具体实施方式
参考图2至6，现在将描述根据本发明第一实施例制造源-栅控晶体管的方法。
该实施例中为玻璃但也可以是透明塑料或其它透明材料的透明衬底2覆盖有栅金属层4。栅金属例如可以是100nm厚的Cr或重掺杂的多晶硅。如本领域技术人员所公知的，使用通过第一掩模构图的光致抗蚀剂来构图栅金属层4。
然后，沉积用作栅绝缘体的二氧化硅层6，随后沉积用作有源晶体管层的多晶硅薄膜层8，实现图2中示出的结构。
接下来，沉积绝缘层10，该层在完成的晶体管中将形成场极板，随后沉积负性光致抗蚀剂12。使用栅极4作为掩模，通过穿过衬底的照明来构图该光致抗蚀剂12，如由示出照明方向的图3中的箭头所示意性示出的。示出了光致抗蚀剂在暴露的区域13中被遮蔽且在未暴露的区域15中是清楚的。
显影负性光致抗蚀剂12，该步骤从未暴露的区域15中移除了光致抗蚀剂12。使用在与栅极自对准的绝缘层10中留下源极孔14的光致抗蚀剂12来蚀刻绝缘层10。可在该点处进行向多晶硅8中的注入16以控制势垒高度，如以下将参考第三实施例所描述的。
接下来，在其与多晶硅层8的界面处形成肖特基势垒的金属透明源层18沉积于衬底上方，随后沉积牺牲透明绝缘层20。合适的金属包括氧化铟锡和其它的透明金属。然后沉积正性光致抗蚀剂22，并再次使用栅极4作掩模使用穿过衬底2的背面曝光来构图该正性光致抗蚀剂22。
应当理解，源层18和牺牲绝缘层20只需要足够透明，以允许在构图光致抗蚀剂22中使用的照明穿过这些层到达光致抗蚀剂22，并且不需要完全的光学透明度。
接下来，使用干法蚀刻来蚀刻透明绝缘层20，以留下垂直侧壁，如图4中所示。这之后沉积间隔物形成层28。然后使用进一步的干法蚀刻以形成间隔物区28。
然后使用间隔物28作为掩模来蚀刻掉源层18和绝缘层10，以暴露出远离栅极4的有源晶体管层8，实现图5中示出的结构。
通过使用绝缘间隔物28、源极18和场极板10作为掩模来注入n+掺杂剂，将漏区24限定在有源层8中。然后蚀刻掉牺牲层20和间隔物28。然后沉积漏极触点26，以实现图6中示出的结构。
因此在势垒和漏区24之间的那部分半导体层8，即在场极板10下方的那部分将称作间隔物区，正如其由间隔物28限定的。
通过使用其中源极和漏极通过使用栅极作掩模的背面曝光来自对准的该工艺和间隔物，自对准了晶体管结构，并因此实现了漏区24和势垒之间的非常小的横向间隙，即小的间隔物区，例如小于1μm。尽管这种尺寸由现有单晶半导体结构的标准看来并不小，但是，在这里，通常在绝缘衬底上沉积为大面积阵列的薄膜结构的环境中，这是良好的。在这种器件中，所需的光学元件通常不能够实现如通过使用根据本发明的自对准结构可实现的那些一样低的特征尺寸。在形成势垒的源极18/半导体8的界面和高掺杂漏区24之间的小间距降低了电阻，并最大化了电流操作，同时通过避免栅漏交叠使栅-漏电容最小。
场极板10在源极的边缘处提供了场释放。
图7至9示出了根据本发明的第二实施例用于制造源-栅控晶体管的自对准工艺。在该器件中，不是通过使用如第一实施例中的场极板而是通过提供源极边缘和重掺杂漏区24之间适度掺杂的n型区来实现场释放。
该工艺与第一实施例中的那些相同，直到沉积多晶硅层8(图2)。然后，沉积透明源层18，随后沉积正性光致抗蚀剂。通过使用栅层4作为掩模通过穿过衬底2的照明来将其曝光。然后在由光致抗蚀剂暴露的位置处蚀刻掉源层18，获得了如图7中示出的源极18。
源极18用作掩模，用于将n注入到多晶硅层8中。这些步骤可以以任意顺序发生，这取决于所使用的抗蚀剂和注入工艺。
接下来，沉积用于在源区边缘处形成绝缘间隔物28的薄绝缘层。这通过使用干法蚀刻首先蚀刻薄绝缘层达足够时间以移除在该结构的平坦部分上方的薄绝缘层来实现。该步骤留下一些绝缘层以在绝缘层需要上升到源区边缘上方的源区边缘处形成间隔物。该获得的结构在图8中示出。
然后将间隔物28和源极18用作掩模，用于在有源层8中限定了高掺杂的n+漏区24的n+漏注入。硅化物层34形成于漏区24上方。这可通过沉积金属和使金属与多晶硅反应以形成硅化物来实现。然后形成漏极触点26，以实现图9中示出的结构。
在一个变形中，省略了硅化物层34。
源区和势垒下方的半导体层8的中心区30保持未掺杂，且在间隔物28下方的n掺杂间隔物区32将漏区24与中心区分离。该间隔物区32提供场释放。与在第一实施例中相同，可实现在漏区24和中心区30之间的小于1μm的非常小的横向间隔。在间隔物区32中的较低掺杂在源区边缘处提供了场释放。
图10和11示出了对场释放使用第三途径的本发明的第三实施例。在该器件中，将势垒降低注入提供于源接触区的内部，以由较高的有效势垒包围较低的有效势垒。
用于制造第三实施例的步骤与第一和第二实施例的那些相同，直到沉积半导体8，这在该实施例中由非晶硅(a-Si:H)代替多晶硅。
然后，沉积透明牺牲氧化物层36，随后沉积负性光致抗蚀剂。使用背面曝光来将其构图，以通过过曝光和显影抗蚀剂在光致抗蚀剂中形成窗口，以使该窗口比栅极4窄。然后，使用该抗蚀剂来构图透明牺牲氧化物层36，以具有窗口38并移除抗蚀剂，如图10中所示。在可选实施例中，省略了牺牲氧化物层36，并且在随后的步骤中使用在光致抗蚀剂中形成的窗口代替在牺牲氧化物层36中的窗口38。
窗口38用于在源区中沉积势垒降低注入40。本领域技术人员应当清楚怎样使用注入以降低肖特基势垒的高度，例如Shannon等人在US3,943,552中所说明的。蚀刻掉牺牲氧化物层36。
接下来，沉积源层18，随后沉积正性光致抗蚀剂22，且然后通过背面曝光用作掩模的栅极4来构图该抗蚀剂。然后，使用图案化的光致抗蚀剂22来构图源极18，以与栅极自对准。然后，使用源极作掩模，用于n注入。
然后，接着进行第二实施例的处理，以提供漏区24，并实现图11中示出的结构。注意，省略了硅化物层34。与在第二实施例中的相同，由间隔物28限定的间隔物区32将与源极18相邻的中心区30与高掺杂的漏区24分离。在该实施例中，通过在中心区30的中心部分中而不是在形成场释放区48的中心区30附近的边缘区48中的注入40来降低势垒。将该场释放增加到由间隔物区32提供的区域中。
本发明的第四实施例在图12中示出。在该实施例中，将阻挡层42提供于源极18的中心部分中，以阻挡在源极中间的注入。这降低了寄生源电容和源渡越时间。
把用于将注入40构图成比栅极窄的、与在第三实施例中所使用的那些相似的技术用在第四实施例中，以构图阻挡层42。用于构成第四实施例的步骤与第一、第二和第三实施例的那些相同，直到沉积半导体层8。接下来，沉积透明绝缘层42，在示出的实施例中，使用氧化物44和氮化物46的双层结构。然后涂敷正性光致抗蚀剂，并通过使用栅极作掩模的背面曝光，使用过曝光光致抗蚀剂、过蚀刻或使用此两者，在光致抗蚀剂中限定阻挡区。然后移除除了由光致抗蚀剂保护之外的、由氧化物44和氮化物46制成的透明绝缘层42，留下具有中心阻挡区42的结构。
然后，移除光致抗蚀剂，且进行与第一实施例的步骤相同的处理，以沉积绝缘层10开始，在完成这些步骤之后实现图12的器件。
注意，可将上述实施例中的各种不同特征相组合和结合到不同的组合中，如本领域技术人员将理解的。可使用各种半导体材料。
而且，注意，尽管描述的实施例包括其中一对漏区包围单个源极的两侧设置，但是本领域技术人员应当理解，也可以是与单个源极相邻设置的单个漏极的单侧设置。可是，该两侧设置通常提供更高的电流。
而且，可使用分开的势垒层代替使用肖特基势垒。
衬底材料以及在衬底上沉积的各个层可由其等价物来代替，这对于本领域技术人员来讲是显而易见的。
Claims (16)
1.一种制造源-栅控晶体管的方法，包括：
(a)提供透明衬底(2)；
(b)沉积栅层，并构图该栅层以形成栅极(4)；
(c)沉积栅绝缘层(6)；
(d)沉积薄膜半导体层(8)；
(e)沉积与半导体层(8)限定了势垒的源层(18)，使用栅极(4)作掩模，使用穿过衬底的背面曝光步骤以限定源层(18)和半导体层(8)之间的势垒。
2.根据权利要求1的方法，还包括：
在半导体层中限定与漏极触点相接触的漏区(24)；
其中间隔物(28)用于使用自对准工艺限定与栅极(4)相配准的半导体层(8)的间隔物区(32)的横向宽度，间隔物区(32)是在漏区(24)和势垒之间的区域。
3.根据权利要求1或2的方法，其中源层是透明源层，还包括：
(f)在透明源层(18)上沉积光致抗蚀剂(12，22)；
其中背面曝光步骤包括使用栅极(4)作掩模通过穿过衬底(2)、栅绝缘体(6)、半导体层(8)和透明源层(18)的照明来曝光光致抗蚀剂。
4.根据前述权利要求中任一项的方法，还包括使用自对准背面曝光工艺在与栅极(4)配准的源极边缘处限定一个或多个场释放区(32、48)，该自对准背面曝光工艺中，使用栅极(4)作为掩模，使用在通过穿过衬底(2)的照明曝光的衬底顶部上的光致抗蚀剂来构图所述的一个或多个场释放区。
5.根据前述权利要求中任一项的方法，在步骤(d)之后包括步骤：
(e)沉积透明源层(18)，用于在透明源层(18)和半导体层(8)的界面处形成势垒；
(f)沉积正性光致抗蚀剂层(22)；
(g)使用栅极(4)作为掩模，穿过透明衬底(2)和源层(18)曝光正性光致抗蚀剂层(22)，以构图与栅极(4)自对准的光致抗蚀剂；
(h)蚀刻透明源层(18)，以使用由光致抗蚀剂层(22)直接或间接限定的图案来形成源区；
(i)在步骤(h)之前、之后或期间，在源区边缘处形成间隔物(28，36)；
(j)使用源区(18)和间隔物(10、28)作为掩模，将掺杂剂注入到半导体层(8)的漏区中，以形成与源区间隔了间隔物宽度的高掺杂漏区。
6.根据权利要求5的方法，包括：
在沉积半导体层(8)的步骤(d)之后沉积绝缘层(10)；
蚀刻绝缘层(10)以形成与掩模对准的源极窗口(14)。
7.根据权利要求5或6的方法，还包括：
在进行沉积和构图正性光致抗蚀剂层(22)的步骤(f)和(g)之前，在透明源层(18)上沉积透明牺牲层(20)；
在进行步骤(g)之后，在透明牺牲层(20)的侧壁上形成间隔物(28)，以使间隔物(28)和透明牺牲层(20)合起来比栅极宽；和
使用透明牺牲层(20)和间隔物(28)作为掩模，以蚀刻源层(18)和下面的绝缘层(10)，以留下在比栅极宽的区域上方延伸的源层，并形成绝缘层，以限定在源层(18)和半导体层(8)之间的场极板间隔物(10)。
8.根据权利要求5的方法，其中在形成源区的步骤(h)之后进行形成间隔物的步骤(i)，以在源区边缘上形成间隔物。
9.根据权利要求5至8中任一项的方法，还包括在形成源区的步骤(h)之后进行向半导体层(8)中的注入，以形成与源区(18)对准的半导体层(8)的掺杂区(32)。
10.根据前述权利要求中任一项的方法，还包括在半导体层(8)中沉积势垒降低注入(16)。
11.根据权利要求10的方法，其中势垒降低注入与栅极自对准，但是是在比限定了势垒降低注入附近的没有用势垒降低注入进行注入的中心区的场释放区(48)的栅极区域窄的区域上方注入。
12.根据前述任一项权利要求的方法，还包括在源极(18)和半导体层(8)之间的势垒中心处的中心区中沉积透明绝缘层(42)。
13.一种晶体管，包括：
透明衬底(2)；
在衬底(2)上的栅极(4)；
在栅极上的栅绝缘体(6)；
在栅极上方的半导体层(8)；
源极(18)，其沿着在源极(18)和与栅极(4)交叠的半导体层(8)之间的界面处限定势垒的半导体层(8)延伸；
半导体层(8)的重掺杂漏区(24)；和
在漏区(24)和势垒之间限定横向间隔的自对准间隔物区(32)。
14.根据权利要求13的晶体管，还包括在半导体层(8)中的势垒降低注入(16)。
15.根据权利要求14的晶体管，其中势垒降低注入提供于限定了在势垒降低注入附近的中心区的场释放区(48)的势垒中心部分中。
16.根据权利要求13、14或15中任一项的晶体管，还包括在源极(18)和半导体层(8)之间的势垒中心处的中心区域中的透明绝缘层(42)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0401579.8 | 2004-01-24 | ||
| GBGB0401579.8A GB0401579D0 (en) | 2004-01-24 | 2004-01-24 | Transistor manufacture |
| PCT/IB2005/050249 WO2005071753A1 (en) | 2004-01-24 | 2005-01-21 | Transistor manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1910756A true CN1910756A (zh) | 2007-02-07 |
| CN1910756B CN1910756B (zh) | 2010-09-08 |
Family
ID=31971406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800029333A Active CN1910756B (zh) | 2004-01-24 | 2005-01-21 | 晶体管制造 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7569435B2 (zh) |
| EP (1) | EP1711965B1 (zh) |
| JP (1) | JP4995577B2 (zh) |
| KR (1) | KR20070007046A (zh) |
| CN (1) | CN1910756B (zh) |
| GB (1) | GB0401579D0 (zh) |
| TW (1) | TW200535936A (zh) |
| WO (1) | WO2005071753A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071878A1 (zh) * | 2010-12-01 | 2012-06-07 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8003504B2 (en) * | 2006-09-01 | 2011-08-23 | Bae Systems Information And Electronic Systems Integration Inc. | Structure and method for fabrication of field effect transistor gates with or without field plates |
| KR100885783B1 (ko) | 2007-01-23 | 2009-02-26 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
| JP2009076866A (ja) * | 2007-08-31 | 2009-04-09 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| TWI511200B (zh) * | 2013-07-25 | 2015-12-01 | Ye Xin Technology Consulting Co Ltd | 顯示面板製作方法 |
| US11088078B2 (en) * | 2019-05-22 | 2021-08-10 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3562124A (en) * | 1968-08-02 | 1971-02-09 | Hooker Chemical Corp | Composition for corrosion protection |
| US3998779A (en) * | 1973-05-21 | 1976-12-21 | Chromalloy American Corporation | Coating method and composition for the sacrificial protection of metal substrates |
| GB1459231A (en) * | 1973-06-26 | 1976-12-22 | Mullard Ltd | Semiconductor devices |
| US5175056A (en) * | 1990-06-08 | 1992-12-29 | Potters Industries, Inc. | Galvanically compatible conductive filler |
| KR940007451B1 (ko) * | 1991-09-06 | 1994-08-18 | 주식회사 금성사 | 박막트랜지스터 제조방법 |
| US5441905A (en) | 1993-04-29 | 1995-08-15 | Industrial Technology Research Institute | Process of making self-aligned amorphous-silicon thin film transistors |
| GB9311129D0 (en) * | 1993-05-28 | 1993-07-14 | Philips Electronics Uk Ltd | Electronic devices with-film circuit elements forming a sampling circuit |
| JP2938351B2 (ja) | 1994-10-18 | 1999-08-23 | 株式会社フロンテック | 電界効果トランジスタ |
| US5700398A (en) * | 1994-12-14 | 1997-12-23 | International Business Machines Corporation | Composition containing a polymer and conductive filler and use thereof |
| US5968417A (en) * | 1997-03-03 | 1999-10-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Conducting compositions of matter |
| US6627117B2 (en) * | 1998-06-09 | 2003-09-30 | Geotech Chemical Company, Llc | Method for applying a coating that acts as an electrolytic barrier and a cathodic corrosion prevention system |
| KR20000076864A (ko) * | 1999-03-16 | 2000-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 능동 소자 어레이 기판의 제조 방법 |
| US6402933B1 (en) * | 2001-06-08 | 2002-06-11 | Applied Semiconductor, Inc. | Method and system of preventing corrosion of conductive structures |
| US6562201B2 (en) * | 2001-06-08 | 2003-05-13 | Applied Semiconductor, Inc. | Semiconductive polymeric system, devices incorporating the same, and its use in controlling corrosion |
| JP2003273397A (ja) * | 2002-03-19 | 2003-09-26 | Fuji Xerox Co Ltd | 半導体発光素子、半導体複合素子、及び半導体発光素子の製造方法 |
| US6841434B2 (en) * | 2002-03-26 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
-
2004
- 2004-01-24 GB GBGB0401579.8A patent/GB0401579D0/en not_active Ceased
-
2005
- 2005-01-21 US US10/597,252 patent/US7569435B2/en active Active
- 2005-01-21 TW TW094101864A patent/TW200535936A/zh unknown
- 2005-01-21 KR KR1020067014528A patent/KR20070007046A/ko not_active Application Discontinuation
- 2005-01-21 WO PCT/IB2005/050249 patent/WO2005071753A1/en active Application Filing
- 2005-01-21 CN CN2005800029333A patent/CN1910756B/zh active Active
- 2005-01-21 EP EP05702743.5A patent/EP1711965B1/en active Active
- 2005-01-21 JP JP2006550430A patent/JP4995577B2/ja active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071878A1 (zh) * | 2010-12-01 | 2012-06-07 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
| US11456386B2 (en) | 2018-02-27 | 2022-09-27 | Ordos Yuansheng Optoelectronics Co., Ltd. | Thin film transistor, manufacturing method thereof, array substrate and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4995577B2 (ja) | 2012-08-08 |
| CN1910756B (zh) | 2010-09-08 |
| EP1711965B1 (en) | 2013-04-24 |
| TW200535936A (en) | 2005-11-01 |
| WO2005071753A1 (en) | 2005-08-04 |
| US20080224184A1 (en) | 2008-09-18 |
| EP1711965A1 (en) | 2006-10-18 |
| JP2007519251A (ja) | 2007-07-12 |
| US7569435B2 (en) | 2009-08-04 |
| KR20070007046A (ko) | 2007-01-12 |
| GB0401579D0 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101960889B1 (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| KR102080732B1 (ko) | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| TWI578541B (zh) | 薄膜電晶體、製造其之方法以及包括其的有機發光二極體顯示裝置 | |
| KR100796608B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| WO2016165186A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN1910756A (zh) | 晶体管制造 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| KR20100029038A (ko) | 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법 | |
| CN1719615A (zh) | 薄膜晶体管及其制造方法 | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN1061469C (zh) | 具有偏置栅极结构的薄膜晶体管的制造方法 | |
| CN107507839B (zh) | 一种阵列基板及其制造方法 | |
| CN1402357A (zh) | 场效应型晶体管及制造方法、液晶显示装置及制造方法 | |
| CN1670930A (zh) | 具有轻掺杂漏极的金属氧化物半导体的制作方法 | |
| US20240079471A1 (en) | Mosfet device structure with air-gaps in spacer and methods for forming the same | |
| CN1638147A (zh) | 薄膜晶体管 | |
| CN104347639A (zh) | 薄膜晶体管基板及其制作方法 | |
| US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| CN1222022C (zh) | 薄膜晶体管的制造方法及结构 | |
| CN1828943A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP3934173B2 (ja) | 表示装置 | |
| CN109037232B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| CN1230891C (zh) | 互补式金属氧化物半导体薄膜晶体管组件的制造方法 | |
| CN111106132B (zh) | 阵列基板的制作方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: The city of Eindhoven in Holland Patentee after: KONINKLIJKE PHILIPS N.V. Address before: Holland Ian Deho Finn Patentee before: Koninklijke Philips Electronics N.V. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180619 Address after: Beijing City, Haidian District Qinghe Street No. 68 Huarun colorful city shopping center two 9 floor room 01 Patentee after: BEIJING XIAOMI MOBILE SOFTWARE Co.,Ltd. Address before: The city of Eindhoven in Holland Patentee before: KONINKLIJKE PHILIPS N.V. |
|
| TR01 | Transfer of patent right |