CN1061469C - 具有偏置栅极结构的薄膜晶体管的制造方法 - Google Patents
具有偏置栅极结构的薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN1061469C CN1061469C CN94120059A CN94120059A CN1061469C CN 1061469 C CN1061469 C CN 1061469C CN 94120059 A CN94120059 A CN 94120059A CN 94120059 A CN94120059 A CN 94120059A CN 1061469 C CN1061469 C CN 1061469C
- Authority
- CN
- China
- Prior art keywords
- film
- gate electrode
- photoresist
- thin
- bias area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000010409 thin film Substances 0.000 title abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 97
- 150000002500 ions Chemical class 0.000 abstract description 28
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229940090044 injection Drugs 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 208000034189 Sclerosis Diseases 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
以形成在半导体膜之上的栅电极内掩模，把杂质离子注入半导体膜。之后，在包括栅电极的基片上形成光刻胶膜。从栅电极后背使栅电极上的光刻胶膜曝光。按此自对准方法，形成宽度窄于栅电极的光刻胶图形。然后以光刻胶图形为掩模，通过腐蚀使栅电极变窄，从而获得膜晶体管的偏置栅极结构。
Description
本发明一般涉及用于在有源矩阵液晶显示器(LCD)中驱动液晶的薄膜晶体管，更具体地涉及具有偏置区的薄膜晶体管。
近来，供平面显示器件和其它图象显示器件用的薄膜晶体管方面的研究及开发极为活跃。用于有源矩阵LCD或其它显示器件的薄膜晶体管需要具有如下特性，高的迁移率，高的接通电流与关断电流的比例，高的耐电压，有减小器件尺寸的能力。
多晶半导体薄膜晶体管具有高性能和高可靠性的优点，但与使用非晶半导体膜的晶体管相比，也存在需要高温来形成膜这样的缺点。因此，对通过激光照射而不使用高温处理，来使非晶半导体膜晶化成为多晶半导体膜，进行了许多研究和技术应用。
图1展示了采用多晶半导体膜的传统薄膜晶体管的剖面图，图2A、2B、2C、2D、2E、2F、2G、2H展示了图1所示晶体管的制造工艺步骤。以下参考这些图说明制造工艺。首先，在玻璃基片61上形成非晶半导体(a-Si)膜62a，如图2A所示。然后对非晶半导体膜62a刻图，并用准分子激光做局部照射，以使非晶半导体膜62a的部分生长成为多晶半导体(P-Si)膜62b，并仅留下该部分，如图2B所示。之后，形成栅绝缘膜63和金属膜64a，如图2C所示。接着把金属膜64a刻成栅电极64，并以栅电极64作为掩模，把杂质离子注入多晶膜62b，如图2D所示。结果，形成源区66a和漏区66b，如图2E所示。接着用准分子激光局部照射基片，以此激活及注入离子。随后，形成层间绝缘膜65，同时对层间绝缘65和栅绝缘膜63进行刻图，形成接触孔，如图2F所示。然后形成金属膜并刻成源电极67和漏电极68，如图2G和2H所示。最后，由透明导电膜如铟锡氧化物(ITO)膜形成具有特定图形的象素电极69。按此方法制成图1的传统薄膜晶体管。
采用多晶半导体膜形成的薄膜晶体管，接通电流具有相当大的值。然而，由于多晶半导体膜中存在大量的陷阱能级，通过陷阱能级不利地流动有相当大量的关断电流。这使数据保持能力恶化。因此，急迫地需要把关断电流抑制至小的数值。
为了赋予薄膜晶体管以高的接通电流与关断电流的比例，以及高的耐电压，已经尝试通过在每个源和漏电极与栅电极之间设置偏置区，来降低关断电流，并由此降低在源区和漏区之间形成的P-N结中的场聚集。
图3A是具有偏置栅极结构的传统多晶半导体薄膜晶体管平面图。图3B是沿图3A中线3B-3B的剖面图。图4A、4B、4C、4D、4E、4F、4G、4H和4I展示了图3A和3B所示薄膜晶体管的制造工艺步骤。以下参考这些图说明该制造工艺。首先，在玻璃基片51上形成非晶半导体(a-Si)膜52a，如图4A所示。然后对非晶半导体膜52a刻图，并用准分子激光进行局部照射，以使非晶半导体膜52a生长成为多晶半导体(P-Si)膜52b，如图4B所示。之后，形成栅绝缘膜53和金属膜54a，如图4C所示。把金属膜54a刻成栅电极54。由光刻胶膜1构成离子注入掩模，并由上述光刻胶膜1把杂质离子注入多晶半导体膜52b，如图4D和4E所示。结果，形成源区56a和漏区56b，如图4F所示。除去作为离子掩模的光刻胶膜1，即可获得偏置区50，如图4F所示。接着，进行准分子激光等的局部照射，以此激活及注入离子。随后，形成层间绝缘膜55，把层间绝缘膜55和栅绝缘膜53一起刻成特定构形，以此形成接触孔2，如图4G所示。然后，形成金属膜并刻成源电极57和漏电极58，如图4H和4I所示。最后，由透明导电膜如ITO膜形成具有特定图形的象素电极59。按此方法，制成图3A和3B的具有偏置区即偏置栅结构的传统薄膜晶体管。
然而，图4A-4I所示的制造工艺需要光刻步骤，来形成作为杂质离子注入掩模的光刻胶膜。这导致生产成本的增大。此外，离子注入期间，光刻胶膜有害地硬化了，以致难于分离或去除该膜。该制造工艺还存在以下问题，由于是以光刻胶膜作为掩模来进行离子注入的，所以难于控制偏置区。由于光刻工艺尚无高对准精度，故无法获得所期望的偏置区。
为解决上述问题，发明了制造薄膜晶体管的其它方法，例如公开于JP-A-4-360580和JP-A-4-360581中的方法。
图7A、7B、7C和7D展示了等效于JP-A-4-360580公开的制造工艺的步骤，图5展示了由此制造工艺生产的薄膜晶体管的截面图。直至用于形成栅电极44的形成金属膜的步骤为止，均与图4A-4C相同。这些步骤之后，把金属膜刻成栅电极44，如图7A所示。采用栅电极44作为掩模，注入杂质离子，如图7B所示，由此形成源区46a和漏区46b，如图7C所示。然后，利用准分子激光照射来激活及注入离子。接着，对栅电极44的表面作阳极氧化处理，使之成为阳极氧化膜3。栅电极44由此变窄，以致形成偏置区40，如图7D所示。之后，形成层间绝缘膜45，并与栅绝缘膜43一起被刻图，从而形成接触孔2。再形成金属膜并刻成源电极47和漏电48。最后，形成透明导电膜49，从而获得图5的具有偏置区的薄膜晶体管。
图8A、8B、8C、8D和8E展示了与JP-A-4-360581公开的制造工艺等效的制造工艺的各步骤，图6展示了由此制造工艺生产的薄膜晶体管的剖面图。直至用于形成栅电极34的形成金属膜的步骤为止，均与图4A-4C所示相同。这些步骤之后，通过光刻工艺把金属膜刻成栅电极34。用于栅电极34刻图的光刻胶膜1留在该栅电极34之上，如图8A所示。以栅电极34和光刻胶膜1两者作为掩模，注入杂质离子，如图8B所示，以此形成源区36a和漏区36b，如图8C所示。接着，在光刻胶膜1仍留在栅电极之上的情况下，由湿法腐蚀除去栅电极34的两侧边，如图8D所示。结果，栅电极34变窄，由此形成偏置区30，如图8E所示。除去光刻胶膜1之后，用准分子激光照射基片，激活及灌输已注入的离子。之后，形成层间绝缘膜35，并与栅绝缘膜33一起刻图，以致形成接触孔。再形成金属膜，并刻成源电极37和漏电极38。最后，形成透明导电膜39，从而获得图6的具有偏置区的薄膜晶体管。
图5的薄膜晶体管中，由阳极氧化处理形成偏置区，但阳极氧化膜的厚度受到限制。更具体地说，为了获得足够的偏置区宽度，必须增大阳极氧化膜的厚度。但是，如果增大阳极氧化膜的厚度，则栅电极的膜厚将随之减小，并且电流无法很好地流动。此外，由于阳极氧化膜不仅形成在栅电极的两侧，而且还形成在其顶表面，所以层间绝缘膜的厚度将增大，因此极有可能导致源电极与漏电极出现断路。此外，由于是通过栅电极的阳极氧化来形成偏置区，所以栅电极所用材料受到限制。另一方面，图8A-8E的薄膜晶体管的制造工艺存在以下问题，在离子注入处理期间，作为杂质离子注入掩模的光刻胶膜，会产生硬化，以致无法除去该膜，正如图4A-4I所示薄膜晶体管制造工艺那样。此外，由湿法腐蚀除去栅电极的两侧需要高级技术。因此，难于控制偏置区。
为了实际上解决上述问题，完成了本发明，其基本目的是提供一种制造具有偏置栅极结构的晶体管的方法，以减少用于光刻工艺步骤的掩模数量，并可具有高的对准精度，以及使所得晶体管的可靠性提高。
为了实现上述目的，本发明提供一种具有偏置栅结构的晶体管的制造方法，其中偏置区形成在栅电极与源区之间以及栅电极与漏区之间，包括以下步骤：
在由绝缘材料制成的、或者其表面上具有绝缘膜的基片的顶表面上，按顺序形成半导体膜、栅绝缘膜和栅电极；
以栅电极为掩模，在半导体膜中掺杂杂质离子，由此在半导体膜中形成源区和漏区；
在包括栅电极和栅绝缘膜的整个表面上形成光刻胶膜；
从基片后背使光刻膜曝光，以此形成宽度小于栅电极宽度的光刻胶图形；
以光刻胶图形为掩模，腐蚀栅电极的两侧面，由此在所述栅电极与源区和漏区中的每一个之间形成具有特定宽度的偏置区。
通过控制对光刻胶膜的曝光时间、对光刻胶膜的显影时间和对栅电极的腐蚀时间，可以控制偏置区的宽度。
此外，在偏置区形成步骤之后，以栅电极为掩模，按低于在源和漏区掺杂的杂质离子的浓度的浓度，在半导体膜中掺杂杂质离子，由此可获得LDD(轻掺杂漏区)结构。由此可实现晶体管性能的稳定。
由于本发明的晶体管制造方法，在用于形成源区和漏区的杂质离子注入中，以栅电极为掩模，所以形成源区和漏区时不进行光刻步骤。另一方面，当形成用于腐蚀栅电极两侧面的光刻胶图形时，需要进行光刻。但是，采用栅电极作为掩模进行光刻胶制图时，无需形成光刻掩模。结果，与图4A-4I的传统薄膜晶体管制造方法相比，在那里，形成源区和漏区时用光刻胶作为杂质离子注入掩模，本发明中用于光刻胶的制图的光刻掩模数量减少了一个。因此，成本降低了。此外，由于不使用光刻胶膜作为离子注入膜，所以本发明的方法不存在光刻胶膜硬化及无法去除的问题。
另外，本发明的方法可以根据需要，通过调整后背曝光时间、显影时间或栅腐蚀时间，来控制偏置区的宽度，获得足够宽度的偏置区，而不是象图7A-7D的传统薄膜晶体管制造方法那样，是通过阳极氧化处理来获得偏置区。此外，由于易于控制偏置区，所以可以降低关断电流(Ioff)而不提高接通电流(Ion)。而且，由于不用阳极氧化处理，所以栅电极材料不受限制。
此外，由于本发明的晶体管制造方法，是通过自对准方式，利用后背曝光来形成用于使栅电极变窄的光刻胶图形的，所以甚至可以按精细的晶体管结构来准确形成偏置区，因而本方法可以用于大尺寸显示器。
通过以下的详细说明，并参考附图，可以更全面地了解本发明，但这并不构成对本发明的限制。
图1是传统薄膜晶体管的剖面图。
图2A、2B、2C、2D、2E、2F、2G和2H分别展示了图1的薄膜晶体管所用制造工艺的各步骤。
图3A是具有偏置栅极结构的传统薄膜晶体管的平面图。
图3B是沿图3A的线3B-3B的剖面图。
图4A、4B、4C、4D、4E、4F、4G、4H和4I分别展示了图3A和3B的薄膜晶体管所用制造工艺的各步骤。
图5是另一种具有偏置栅极结构的传统薄膜晶体管的剖面图。
图6是又一种具有偏置栅极结构的传统薄膜晶体管的剖面图。
图7A、7B、7C和7D展示了图5的薄膜晶体管所用制造工艺的某些步骤。
图8A、8B、8C、8D和8E展示了图6的薄膜晶体管所用制造工艺的某些步骤。
图9A是采用本发明第一实施例的制造工艺生产的具有偏置栅极结构的薄膜晶体管的平面图。
图9B是沿图9A的线9B-9B的剖面图。
图10A、10B、10C、10D、10E、10F、10G、10H、10I和10J分别展示了图9A和9B的薄膜晶体管所用制造工艺的各步骤。
图11是采用本发明第二实施例的制造工艺生产的具有偏置栅极结构的薄膜晶体管的剖面图。
图12A和12B展示了图11的薄膜晶体管所用制造工艺的某些步骤。
第一实施例
图9A是采用图10A-10J所示的本发明第一实施例的制造工艺生产的薄膜晶体管的平面图，图9B是沿图9A的线9B-9B的剖面图。以下结合这些图说明本实施例的制造工艺。
首先，在玻璃基片1上形成非晶半导体(a-Si)膜12a，这是采用CVD、溅射等形成的本征半导体膜，厚度为30～150nm数量级，如图10A所示。其上形成有绝缘膜的基片也可用来代替玻璃基片。
然后，把非晶半导体膜12a刻成特定构型，并用准分子激光进行局部照射，以使部分非晶半导体膜12a生长成为多晶半导体(P-Si)膜12b，如图10B所示。
之后，采用TEOS(四乙基原硅酸盐)法、CVD法、溅射法等，形成厚度为100nm数量级的SiO2或其它适合材料的绝缘膜(即栅绝缘膜)13，如图10C所示。随后，采用导电材料，例如Ta、Nb、Al或其它金属、掺杂有n型或p型杂质的Si、或ITO，形成膜厚为200nm数量级的膜作为栅电极14。利用光刻工艺或其它方法把该膜刻成栅电极14。在此步骤获得的栅电极14的宽度(即源与漏区之间的尺寸)，被定为大于最终的薄膜晶体管中栅电极的设计宽度，大于的部分即是后面要形成的偏置区的宽度。
接着，采用离子注入法，以栅电极14为掩模，把由磷为代表的5价元素离子或者由硼为代表的3价元素离子掺杂入多晶半导体(P-Si)膜12b，如图10D所示。离子注入所用加速电压为10KV～70KV，离子剂量为1×1015／Cm2～1×1017／Cm2。作为杂质离子的掺杂结果，形成了源区16a和漏区16b。然后，用准分子激光照射基片，激活及注入源和漏区中的离子。
接着，用光刻胶1涂覆基片的整个顶表面。以栅电极14为掩模，从基片背侧对光刻胶1曝光，如图10E所示。此时，为了使光刻胶1的图形窄于栅宽度，曝光时间长于通常时间，如图10F所示。显然，由于可根据需要来控制曝光时间，以此改变光刻胶1的图形宽度，所以栅电极14的宽度是可控的。还可以通过控制显影时间来控制光刻胶图形。也可通过控制腐蚀时间来控制栅电极14的图形。
接着，采用光刻胶1图形为掩模，再次腐蚀栅电极14，使之更窄。结果，形成偏置区10，如图10G所示。栅电极14在每侧最好蚀刻约0．5～2．0微米，更好地为1．0～1．5微米。按此掺杂，晶体管可具有优异的关断性能和高的接通电流／关断电流比例。
在除去光刻胶膜1之后，在整个基片上形成SiNx、SiO2或其它合适材料的绝缘膜15，厚约为300～400nm。对绝缘膜15和栅绝缘膜13一起刻图，由此形成接触孔2，如图10H所示。
接着，淀积厚约500～600nm的金属材料膜如Al或Mo，或者导电材料膜如ITO，如图10I所示。再以特定图形把膜制成源电极17和漏电极18，如图10J所示。
最后，按特定图形形成透明导电膜如ITO膜，用作象素电极19，制成图9A和9B所示的薄膜晶体管。
第二实施例
图11是采用图12A-12B所示的本发明第二实施例的制造工艺生产的具有偏置栅极结构的薄膜晶体管的剖面图。以下结合这些图说明本实施例的制造工艺
在第二实施例的制造工艺中，直至形成偏置区20的步骤为止，均与上述第一实施例的制造工艺相同，故在此略去这些步骤的说明。
在形成偏置区20之后，进行离子注入，所用杂质与在源区26a和漏区26b掺参杂的杂质相同，加速电压为10～70KV，低浓度剂量为1×1012／Cm2～1×1015／Cm2。低浓度离子注入使得偏置区20变成LDD(轻掺杂漏)区4。
随后，与第一实施例的制造方法相同，在除去光刻胶膜之后，在整个基片上形成SiNX、SiO2或其它合适材料的绝缘膜25，厚约为300～400nm。对绝缘膜25和栅绝缘膜23一起刻图，形成接触孔2。之后，淀积金属材料如Al或Mo的膜，或者导电材料如ITO的膜，厚约500～600nm，并按特定图形刻成源电极27和漏电极28。最后，按特定图形形成透明导电膜如ITO，作为象素电极29，制成图11所示的薄膜晶体管。
显然，以上所说明的本发明可按许多方式进行变化。这种变化不会被以为可脱离本发明的精神和范围，而且所有这种对于本领域的普通技术人员来说是显而易见的改进均将被包含在以下的权利要求书的范围内。
Claims (6)
1．一种具有偏置栅极结构的晶体管的制造方法，其中偏置区形成在栅电极与源区之间、以及栅电极与漏区之间，包括以下步骤：
在由绝缘材料形成的、或者其表面上具有绝缘膜的基片顶表面上，按顺序形成半导体膜、栅绝缘膜和栅电极；
以所述栅电极为掩模，在所述半导体膜中掺杂杂质离子，由此在半导体膜中形成源区和漏区；
在包括所述栅电极和栅绝缘膜的整个表面上形成光刻胶膜；
其特征在于，
从所述基片背侧对所述光刻胶膜曝光，形成宽度小于所述栅电极宽度的光刻胶图形，
以所述光刻胶图形作为掩模，腐蚀所述栅电极的两侧表面，由此在所述栅电极与所述源区和漏区中的每一个之间形成特定宽度的偏置区。
2．根据权利要求1的晶体管制造方法，其特征在于，所述半导体膜是本征半导体膜。
3．根据权利要求1的晶体管制造方法，其特征在于，通过控制对所述光刻胶膜的曝光时间，来控制所述偏置区的宽度。
4．根据权利要求1的晶体管制造方法，其特征在于，通过控制对所述光刻胶膜的显影时间，来控制所述偏置区的宽度。
5．根据权利要求1的晶体管制造方法，其特征在于，通过控制对所述栅电极的腐蚀时间，来控制所述偏置区的宽度。
6．根据权利要求1的晶体管制造方法，其特征在于，还包括以下步骤：
在形成所述偏置区的步骤之后，以所述栅电极为掩模，按低于在所述源区和漏区已掺杂的杂质离子浓度的浓度，在所述半导体膜中掺杂杂质离子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320135A JP2905680B2 (ja) | 1993-12-20 | 1993-12-20 | 薄膜トランジスターの製造方法 |
| JP320135/93 | 1993-12-20 | ||
| JP320135/1993 | 1993-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1111819A CN1111819A (zh) | 1995-11-15 |
| CN1061469C true CN1061469C (zh) | 2001-01-31 |
Family
ID=18118101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN94120059A Expired - Fee Related CN1061469C (zh) | 1993-12-20 | 1994-12-20 | 具有偏置栅极结构的薄膜晶体管的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5439837A (zh) |
| JP (1) | JP2905680B2 (zh) |
| KR (1) | KR0143732B1 (zh) |
| CN (1) | CN1061469C (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP3403812B2 (ja) * | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JPH0964364A (ja) * | 1995-08-28 | 1997-03-07 | Sharp Corp | 半導体装置の製造方法 |
| JPH09107102A (ja) * | 1995-10-09 | 1997-04-22 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US6542137B2 (en) * | 1996-09-26 | 2003-04-01 | Seiko Epson Corporation | Display device |
| JP3185759B2 (ja) * | 1998-06-05 | 2001-07-11 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| EP2309482A3 (en) * | 1998-10-30 | 2013-04-24 | Semiconductor Energy Laboratory Co, Ltd. | Field sequantial liquid crystal display device and driving method thereof, and head mounted display |
| US6277679B1 (en) * | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| CN1375113A (zh) * | 1999-09-16 | 2002-10-16 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| JP2001177097A (ja) * | 1999-12-10 | 2001-06-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタ及びその製造方法 |
| TWI351566B (en) * | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Liquid crystal display device |
| JP2005203579A (ja) * | 2004-01-16 | 2005-07-28 | Chi Mei Electronics Corp | 配線抵抗を低減したアレイ基板およびその製造方法 |
| CN103762244A (zh) * | 2013-11-29 | 2014-04-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4360580B2 (ja) * | 2000-05-01 | 2009-11-11 | 日本地工株式会社 | 自穿孔型アース電極 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196915B1 (en) * | 1985-03-29 | 1991-08-14 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor array and method of manufacturing same |
| JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
| JPH04360581A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタの製造方法 |
| KR940008227B1 (ko) * | 1991-08-27 | 1994-09-08 | 주식회사 금성사 | 박막 트랜지스터 제조방법 |
| JP3019526B2 (ja) * | 1991-09-19 | 2000-03-13 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JPH05175230A (ja) * | 1991-12-20 | 1993-07-13 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH05182983A (ja) * | 1991-12-27 | 1993-07-23 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US5362661A (en) * | 1992-11-20 | 1994-11-08 | Gold Star Co., Ltd. | Method for fabricating thin film transistor |
| US5385854A (en) * | 1993-07-15 | 1995-01-31 | Micron Semiconductor, Inc. | Method of forming a self-aligned low density drain inverted thin film transistor |
-
1993
- 1993-12-20 JP JP5320135A patent/JP2905680B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-18 KR KR1019940035790A patent/KR0143732B1/ko not_active IP Right Cessation
- 1994-12-19 US US08/359,192 patent/US5439837A/en not_active Expired - Fee Related
- 1994-12-20 CN CN94120059A patent/CN1061469C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4360580B2 (ja) * | 2000-05-01 | 2009-11-11 | 日本地工株式会社 | 自穿孔型アース電極 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1111819A (zh) | 1995-11-15 |
| JP2905680B2 (ja) | 1999-06-14 |
| JPH07176750A (ja) | 1995-07-14 |
| KR0143732B1 (ko) | 1998-07-01 |
| US5439837A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1061469C (zh) | 具有偏置栅极结构的薄膜晶体管的制造方法 | |
| US5317432A (en) | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel | |
| US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
| US20020017665A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR100679917B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US20020105033A1 (en) | Thin film transistor having lightly and heavily doped source/drain regions and its manufacture | |
| KR20020025829A (ko) | 평면표시장치 및 그 제조방법 | |
| US5719078A (en) | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor | |
| JPH09232448A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20010019665A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| CN1910756A (zh) | 晶体管制造 | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| KR100587363B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| CN1230891C (zh) | 互补式金属氧化物半导体薄膜晶体管组件的制造方法 | |
| KR100540130B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH08181319A (ja) | 薄膜トランジスタとその製造方法 | |
| CN111769142B (zh) | 一种显示面板及其制备方法、显示装置 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| KR100222898B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100540129B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN115274688A (zh) | 驱动基板及其制作方法、显示面板 | |
| KR100244405B1 (ko) | 반도체 장치의 박막트랜지스터 및 그 제조방법 | |
| KR100191786B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |