CN111769142B - 一种显示面板及其制备方法、显示装置 - Google Patents

一种显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111769142B
CN111769142B CN202010580389.7A CN202010580389A CN111769142B CN 111769142 B CN111769142 B CN 111769142B CN 202010580389 A CN202010580389 A CN 202010580389A CN 111769142 B CN111769142 B CN 111769142B
Authority
CN
China
Prior art keywords
layer
slot
preparing
organic layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010580389.7A
Other languages
English (en)
Other versions
CN111769142A (zh
Inventor
张伟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010580389.7A priority Critical patent/CN111769142B/zh
Publication of CN111769142A publication Critical patent/CN111769142A/zh
Application granted granted Critical
Publication of CN111769142B publication Critical patent/CN111769142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板及其制备方法、显示装置，显示面板包括：基板层；第一栅极层，设于所述基板层上；第一栅极绝缘层,设于所述第一栅极层上，并包覆所述第一栅极层；有源层，设于所述第一栅极绝缘层上；第一有机层，设于所述有源层上；第二有机层，设于所述第一有机层上；第一槽孔，从所述第二有机层远离所述有源层的一面贯穿所述第一有机层，并延伸至所述有源层的表面，所述有源层的部分裸露于所述第一槽孔中；源漏极层，设于所述第二有机层的表面，并通过所述第一槽孔与所述有源层相接。

Description

一种显示面板及其制备方法、显示装置
技术领域
本申请涉及显示面板技术领域，尤其涉及一种显示面板及其制备方法、显示装置。
背景技术
有源矩阵有机发光二极管低温多晶硅屏(AMOLED-LTPS)结构和电性极其精密，对每层膜的质量要求很高。现有的制程中用化学气相沉积方式在缓冲层上沉积一层平坦的非晶硅层，然后进行激光退火晶化形成多晶硅层，进行蚀刻出相应的图形；然后进行多晶硅层整面离子注入，此步骤为沟道掺杂。待栅极绝缘层和栅极层成膜，对栅极层未遮挡的栅极绝缘层下方的多晶硅进行离子注入，此步骤为重掺杂，从而形成薄膜晶体管。
沟道掺杂的目标为栅极层下方的多晶硅，目的是通过注入剂量调节薄膜晶体管的电性，包括阈值电压、迁移率等。
重掺杂的目标为与源漏极接触的多晶硅，目的是降低与源漏极的接触电阻，决定薄膜晶体管的导电类型，注入剂量远大于沟道掺杂。沟道掺杂和重掺杂两个步骤使得制备薄膜晶体管的成本增加。
因此，确有必要来开发一种新型的显示面板，以克服现有技术的缺陷。
发明内容
本发明的一个目的是提供一种显示面板，其能够解决现有技术中制备薄膜晶体管的存在的沟道掺杂和重掺杂两个步骤使得成本大的问题。
为实现上述目的，本发明提供一种显示面板，包括：基板层；第一栅极层，设于所述基板层上；第一栅极绝缘层,设于所述第一栅极层上，并包覆所述第一栅极层；有源层，设于所述第一栅极绝缘层上；第一有机层，设于所述有源层上；第二有机层，设于所述第一有机层上；第一槽孔，从所述第二有机层远离所述有源层的一面贯穿所述第一有机层，并延伸至所述有源层的表面，所述有源层的部分裸露于所述第一槽孔中；源漏极层，设于所述第二有机层的表面，并通过所述第一槽孔与所述有源层相接。
进一步的，在其他实施方式中，所述显示面板还包括平坦层，设于所述源漏极层上；第二槽孔，从所述平坦层远离所述源漏极层的一面延伸至所述源漏极层的表面，所述源漏极层的部分裸露于所述第二槽孔中；像素电极层，设于所述平坦层的表面，并通过所述第二槽孔与所述源漏极层相接；像素定义层，设于所述像素电极层上。
进一步的，在其他实施方式中，其中所述基板层包括衬底层；绝缘层，设于所述衬底层上；缓冲层，设于所述衬底层上；所述第一栅极层设于所述缓冲层上。
为实现上述目的，本发明还提供一种制备方法，用以制备本发明涉及的所述显示面板，所述制备方法包括以下步骤：提供一基板层；制备第一栅极层于所述基板层上；制备第一栅极绝缘层于所述第一栅极层上，并包覆所述第一栅极层；制备多晶硅层于所述第一栅极绝缘层上；制备第一有机层于所述多晶硅层上；制备第一槽孔，所述第一槽孔从所述第一有机层远离所述多晶硅层的一面延伸至所述多晶硅层的表面，所述多晶硅层的部分裸露于所述第一槽孔中；制备第二有机层于所述第一槽孔内和所述第一有机层上；制备第二槽孔，所述第二槽孔从所述第一槽孔中的所述第二有机层远离所述多晶硅层的一面延伸至所述多晶硅层的表面，所述多晶硅层的部分裸露于所述第二槽孔中；对裸露于所述第二槽孔中的部分所述多晶硅层和沟道区的所述多晶硅层同时进行离子注入，形成有源层；制备源漏极层于所述第二槽孔内和所述第二有机层，所述源漏极层并通过所述第二槽孔与所述有源层相接。
进一步的，在其他实施方式中，其中制备所述源漏极层的步骤后还包括以下步骤：制备平坦层于所述源漏极层上；制备第三槽孔，所述第三槽孔从所述平坦层远离所述源漏极层的一面延伸至所述源漏极层的表面，所述源漏极层的部分裸露于所述第三槽孔中；制备像素电极层于所述平坦层的表面，并通过所述第三槽孔与所述源漏极层相接；制备像素定义层于所述像素电极层上。
进一步的，在其他实施方式中，其中所述沟道区域上方的第二有机层的厚度是可调节的，在制备所述第二槽孔时，通过曝光显影的方式减薄所述沟道区域上方的所述第二有机层的厚度和所述第一槽孔内的所述第二有机层的厚度。
进一步的，在其他实施方式中，其中裸露于所述第二槽孔中的部分所述有源层中的离子浓度大于所述沟道区的所述有源层中的离子浓度。
进一步的，在其他实施方式中，其中膜层中被注入的离子浓度与朝向离子注入方向的表面的距离呈左偏正态分布关系；所述沟道区域上的所述有源层、所述第一有机层和所述第二有机层中的被注入的离子浓度与所述沟道区域上的所述有源层、所述第一有机层和所述第二有机层的总厚度呈左偏正态分布关系，裸露于所述第一槽孔中的部分所述有源层中的被注入离子浓度与所述第一槽孔中的所述有源层的厚度呈左偏正态分布关系。
进一步的，在其他实施方式中，其中所述第一有机层的材料采用氮化硅,所述第二有机层的材料采用聚酰亚胺。
为实现上述目的，本发明还提供一种显示装置，包括本发明涉及的所述显示面板。
相对于现有技术，本发明的有益效果在于：本发明提供一种显示面板及其制备方法、显示装置，将多晶硅层设置于栅极层的上方，在多晶硅层的上方设置第一有机层，接着在第一有机层上蚀刻第一槽孔，接着在第一槽孔内和第一有机层上沉积第二有机层，通过曝光把所述第一槽孔内和第一有机层上的第二有机层的厚度减薄，并形成第二槽孔，然后对多晶硅层注入离子，通过控制第二有机层的厚度控制沟道区域内的多晶硅层的离子浓度，将重掺杂和沟道掺杂两个步骤合二为一，减少一道离子注入制成，降低成本，增加产能。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的结构示意图；
图2为本发明实施例提供的显示面板的制备方法的流程图；
图3为本发明实施例提供的显示面板的制备方法的步骤7时的结构示意图；
图4为本发明实施例提供的显示面板的制备方法的步骤9时的结构示意图；
图5为膜层中被注入的离子浓度与朝向离子注入方向的表面的距离h的关系图
图6为本发明实施例提供的显示面板的制备方法的步骤10时的结构示意图。
附图说明：
显示面板-100； 基板层-110；
第一栅极层-120； 第一栅极绝缘层-130；
第二栅极层-140； 第二栅极绝缘层-150；
有源层-160； 第一有机层-171；
第二有机层-172；
第一槽孔-181； 第二槽孔-180；
源漏极层-190； 平坦层-210；
第三槽孔-220； 像素电极层-230；
像素定义层-240；
衬底层-111； 绝缘层-112；
缓冲层-113；
多晶硅层-161； 沟道区-101。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
本发明实施例提供一种显示面板100，请参阅图1，图1为本发明实施例提供的显示面板100的结构示意图，显示面板100包括基板层110、第一栅极层120、第一栅极绝缘层130、第二栅极层140、第二栅极绝缘层150、有源层160、第一有机层171、第二有机层172、第一槽孔180、源漏极层190、平坦层210、第二槽孔220、像素电极层230、像素定义层240。
基板层110包括衬底层111、设于衬底层111上的绝缘层112、设于绝缘层112上的缓冲层113。
第一栅极层120设于缓冲层113上；第一栅极绝缘层130设于第一栅极层120上，并包覆第一栅极层120；第二栅极层140设于第一栅极绝缘层130上；第二栅极绝缘层150设于第二栅极层140上，并包覆第一栅极层120；有源层160设于第一栅极绝缘层130上；第一有机层171设于有源层160上；第二有机层172，设于第一有机层171上；第一槽孔180，从第二有机层172远离有源层160的一面贯穿第一有机层171，并延伸至有源层160的表面，有源层160的部分裸露于第一槽孔180中；源漏极层190，设于第二有机层172的表面，并通过第一槽孔180与有源层160相接。
平坦层210设于源漏极层190上；第二槽孔220，从平坦层210远离源漏极层190的一面延伸至源漏极层190的表面，源漏极层190的部分裸露于第二槽孔220中；像素电极层230，设于平坦层210的表面，并通过第二槽孔220与源漏极层190相接；像素定义层240，设于像素电极层230上。
将有源层设置于栅极层的上方，在有源层的上方设置有机层，用于在有机层上挖孔后对有源层注入离子，同时进行重掺杂合沟道掺杂。由于膜层中被注入的离子浓度与朝向离子注入方向的表面的距离呈左偏正态分布关系，所以可以通过控制有机层的厚度控制沟道区域的有源层的离子浓度，将重掺杂和沟道掺杂两个步骤合二为一，减少一道离子注入制成，降低成本，增加产能。
本发明实施例还提供一种制备方法，用以制备本发明涉及的显示面板100，请参阅图2，图2为本发明实施例提供的显示面板的制备方法的流程图，制备方法包括以下步骤1-步骤9。
步骤1：提供一基板层110；基板层110包括衬底层111、设于衬底层111上的绝缘层112、设于绝缘层112上的缓冲层113。
步骤2：制备第一栅极层120于基板层110上。
步骤3：制备第一栅极绝缘层130于第一栅极层120上，并包覆第一栅极层120，备第二栅极层140于所述第一栅极绝缘层130上，制备第二栅极绝缘层150于第一栅极层140上，并包覆第一栅极层140。
步骤4：沉积多晶硅层161于第一栅极绝缘层130上。
步骤5：制备第一有机层171于多晶硅层161上；第一有机层171的材料采用氮化硅。
步骤6：制备第一槽孔181，第一槽孔181从第一有机层171远离多晶硅层161的一面延伸至多晶硅层161的表面，多晶硅层161的部分裸露于第一槽孔181中。
步骤7：制备第二有机层172于第一槽孔181内和第一有机层171上；第二有机层172的材料采用聚酰亚胺。请参阅图3，图3为本发明实施例提供的显示面板的制备方法的步骤7时的结构示意图。
步骤8：制备第二槽孔180，第二槽孔180从第一槽孔181中的第二有机层172远离多晶硅层161的一面延伸至多晶硅层161的表面，多晶硅层161的部分裸露于第二槽孔180中。
步骤9：对裸露于第二槽孔180中的部分多晶硅层161和沟道区101的多晶硅层161同时进行离子注入，形成有源层160；请参阅图4，图4为本发明实施例提供的显示面板的制备方法的步骤9时的结构示意图。
膜层中被注入的离子浓度与朝向离子注入方向的表面的距离h呈左偏正态分布关系；请参阅图5，图5为膜层中被注入的离子浓度与朝向离子注入方向的表面的距离h的关系图。
当h在0-0.2um时，注入的离子浓度呈上升趋势；当h在0.2-0.3um，离子浓度最高，在90％左右；当h〉0.2um时，注入的离子浓度呈下降趋势。
沟道区域上的有源层160、第一有机层171和第二有机层172中的被注入的离子浓度与沟道区域上的有源层160、第一有机层171和第二有机层172的总厚度呈左偏正态分布关系，裸露于第一槽孔180中的部分有源层160中的被注入离子浓度与有源层160的厚度呈左偏正态分布关系。
沟道区域上方的第二有机层172的厚度是可调节的，在制备第二槽孔时，通过曝光显影的方式减薄所述沟道区域上方的第二有机层172的厚度和所述第一槽孔内的第二有机层172的厚度。
裸露于第二槽孔180中的部分有源层160中的离子浓度大于沟道区的有源层160中的离子浓度。
将多晶硅层设置于栅极层的上方，在多晶硅层的上方设置第一有机层，接着在第一有机层上蚀刻第一槽孔，接着在第一槽孔内和第一有机层上沉积第二有机层，通过曝光把所述第一槽孔内和第一有机层上的第二有机层的厚度减薄，并形成第二槽孔，然后对多晶硅层注入离子，通过控制第二有机层的厚度控制沟道区域内的多晶硅层的离子浓度，将重掺杂和沟道掺杂两个步骤合二为一，减少一道离子注入制成，降低成本，增加产能。
步骤10：制备源漏极层190于第二有机层172的表面，并通过第一槽孔180与有源层160相接。请参阅图6，图6为本发明实施例提供的显示面板的制备方法的步骤10时的结构示意图。
制备源漏极层190的步骤后还包括以下步骤：制备平坦层210于源漏极层190上；制备第三槽孔220，第三槽孔220从平坦层210远离源漏极层190的一面延伸至源漏极层190的表面，源漏极层190的部分裸露于第三槽孔220中；制备像素电极层230于平坦层210的表面，并通过第三槽孔220与源漏极层190相接；制备像素定义层240于像素电极层230上。
为实现上述目的，本发明还提供一种显示装置，包括本发明涉及的显示面板100。
相对于现有技术，本发明的有益效果在于：本发明提供一种显示面板及其制备方法、显示装置，将多晶硅层设置于栅极层的上方，在多晶硅层的上方设置第一有机层，接着在第一有机层上蚀刻第一槽孔，接着在第一槽孔内和第一有机层上沉积第二有机层，通过曝光把所述第一槽孔内和第一有机层上的第二有机层的厚度减薄，并形成第二槽孔，然后对多晶硅层注入离子，通过控制第二有机层的厚度控制沟道区域内的多晶硅层的离子浓度，将重掺杂和沟道掺杂两个步骤合二为一，减少一道离子注入制成，降低成本，增加产能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制备方法、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (6)

1.一种显示面板的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一基板层；
制备第一栅极层于所述基板层上；
制备第一栅极绝缘层于所述第一栅极层上，并包覆所述第一栅极层；
制备多晶硅层于所述第一栅极绝缘层上；
制备第一有机层于所述多晶硅层上；
制备第一槽孔，所述第一槽孔从所述第一有机层远离所述多晶硅层的一面延伸至所述多晶硅层的表面，所述多晶硅层的部分裸露于所述第一槽孔中；
制备第二有机层于所述第一槽孔内和所述第一有机层上；
制备第二槽孔，所述第二槽孔从所述第一槽孔中的所述第二有机层远离所述多晶硅层的一面延伸至所述多晶硅层的表面，所述多晶硅层的部分裸露于所述第二槽孔中；
对裸露于所述第二槽孔中的部分所述多晶硅层和沟道区的所述多晶硅层同时进行离子注入，形成有源层；
制备源漏极层于所述第二槽孔内和所述第二有机层，所述源漏极层并通过所述第二槽孔与所述有源层相接。
2.如权利要求1所述的制备方法，其特征在于，制备所述源漏极层的步骤后还包括以下步骤：
制备平坦层于所述源漏极层上；
制备第三槽孔，所述第三槽孔从所述平坦层远离所述源漏极层的一面延伸至所述源漏极层的表面，所述源漏极层的部分裸露于所述第三槽孔中；
制备像素电极层于所述平坦层的表面，并通过所述第三槽孔与所述源漏极层相接；
制备像素定义层于所述像素电极层上。
3.如权利要求1所述的制备方法，其特征在于，所述沟道区域上方的第二有机层的厚度是可调节的，在制备所述第二槽孔时，通过曝光显影的方式减薄所述沟道区域上方的第二有机层的厚度和所述第一槽孔内的第二有机层的厚度。
4.如权利要求1所述的制备方法，其特征在于，裸露于所述第二槽孔中的部分所述有源层中的离子浓度大于所述沟道区的所述有源层中的离子浓度。
5.如权利要求1所述的制备方法，其特征在于，膜层中被注入的离子浓度与朝向离子注入方向的表面的距离呈左偏正态分布关系。
6.如权利要求1所述的制备方法，其特征在于，所述第一有机层的材料采用氮化硅,所述第二有机层的材料采用聚酰亚胺。
CN202010580389.7A 2020-06-23 2020-06-23 一种显示面板及其制备方法、显示装置 Active CN111769142B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010580389.7A CN111769142B (zh) 2020-06-23 2020-06-23 一种显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010580389.7A CN111769142B (zh) 2020-06-23 2020-06-23 一种显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111769142A CN111769142A (zh) 2020-10-13
CN111769142B true CN111769142B (zh) 2022-07-12

Family

ID=72722009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010580389.7A Active CN111769142B (zh) 2020-06-23 2020-06-23 一种显示面板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111769142B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355235A (en) * 1991-08-15 1994-10-11 Kabushiki Kaisha Toshiba Organic field effect element having organic layers with different carrier concentrations
CN105974687A (zh) * 2016-07-20 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板以及液晶显示器
CN106340457A (zh) * 2016-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示面板
CN106469789A (zh) * 2015-08-18 2017-03-01 乐金显示有限公司 显示设备及其制造方法
CN110828489A (zh) * 2019-11-26 2020-02-21 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327087B1 (ko) * 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107706224B (zh) * 2017-09-30 2020-09-04 武汉华星光电技术有限公司 一种显示面板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355235A (en) * 1991-08-15 1994-10-11 Kabushiki Kaisha Toshiba Organic field effect element having organic layers with different carrier concentrations
CN106469789A (zh) * 2015-08-18 2017-03-01 乐金显示有限公司 显示设备及其制造方法
CN105974687A (zh) * 2016-07-20 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板以及液晶显示器
CN106340457A (zh) * 2016-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示面板
CN110828489A (zh) * 2019-11-26 2020-02-21 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111769142A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
US10312271B2 (en) Array substrate, manufacturing method thereof and display device
KR101613029B1 (ko) 박막 트랜지스터와 그의 제조 방법, 및 표시 장치
US10644159B2 (en) Array substrate, method for manufacturing array substrate, and display device
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
KR20100108070A (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
US20230015515A1 (en) Insulated gate bipolar transistor and preparation method thereof, and electronic device
CN1061469C (zh) 具有偏置栅极结构的薄膜晶体管的制造方法
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN107591413B (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
CN105789317A (zh) 薄膜晶体管器件及其制备方法
CN111524959A (zh) 薄膜晶体管
CN111769142B (zh) 一种显示面板及其制备方法、显示装置
CN101388402B (zh) 有机发光显示器及其制造方法
US10205026B2 (en) Thin film transistor having a composite metal gate layer
US11456386B2 (en) Thin film transistor, manufacturing method thereof, array substrate and electronic device
CN109065548B (zh) 一种阵列基板及其制备方法
TWI555095B (zh) Semiconductor device and manufacturing method thereof
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
US20190221672A1 (en) Low temperature polysilicon thin film transistor and preparation method thereof
KR19990075412A (ko) 박막 트랜지스터 및 그 제조 방법
CN109860107B (zh) 阵列基板及其制作方法
KR20160065398A (ko) 표시 장치의 박막 트랜지스터 제조 방법
KR20100051175A (ko) 반도체 소자의 제조 방법
CN109037234B (zh) 一种阵列基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant