CN115274688A - 驱动基板及其制作方法、显示面板 - Google Patents

驱动基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN115274688A
CN115274688A CN202210798552.6A CN202210798552A CN115274688A CN 115274688 A CN115274688 A CN 115274688A CN 202210798552 A CN202210798552 A CN 202210798552A CN 115274688 A CN115274688 A CN 115274688A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210798552.6A
Other languages
English (en)
Inventor
陈远鹏
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210798552.6A priority Critical patent/CN115274688A/zh
Publication of CN115274688A publication Critical patent/CN115274688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种驱动基板及其制作方法和显示面板，驱动基板包括显示区和外围电路区，外围电路区位于显示区外。驱动基板包括衬底、第一薄膜晶体管结构。第一薄膜晶体管结构设置在衬底上，且第一薄膜晶体管结构位于外围电路区。第一薄膜晶体管结构包括第一有源层，第一有源层包括第一半导体层和第二半导体层，第一半导体层设置在衬底上方，第二半导体层设置在第一半导体层远离衬底的一侧。其中，第一半导体层的载流子迁移率大于第二半导体层的载流子迁移率。由于第一半导体层具有较大的载流子迁移率，第一薄膜晶体管结构的第一有源层可以满足栅极驱动电路的驱动要求，因此可以减小第一薄膜晶体管结构的尺寸，以使实现窄边框设计。

Description

驱动基板及其制作方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种驱动基板及其制作方法、显示面板。
背景技术
随着显示技术的不断发展，人们对于显示器窄边框的要求也越来越高。为了进一步降低显示器边框的宽度，目前采用的技术是将栅极驱动电路(Gate On Array，简称GOA)制作在TFT(Thin Film Transistor，薄膜晶体管)阵列基板上，这样不仅可以减少制作程序，降低成本，且由于不需要栅极驱动芯片(Integrate Circuit，简称IC)，因而可以将边框做到很窄，提高TFT阵列基板的集成度。
现有技术中，由于像素单元中的薄膜晶体管和栅极驱动电路中的薄膜晶体管一般采用相同的材料制作，这就导致像素单元中的薄膜晶体管具有良好的稳定性和栅极驱动电路中的薄膜晶体管具有小尺寸不能同时满足。
发明内容
本申请实施例提供一种驱动基板及其制作方法、显示面板，用于减小驱动基板的外围电路区的宽度，实现窄边框设计。
本申请实施例提供一种驱动基板，包括显示区和位于所述显示区至少一侧的外围电路，所述驱动基板包括：
衬底；
第一薄膜晶体管结构，设置在所述衬底上，且所述第一薄膜晶体管结构位于所述外围电路区，所述第一薄膜晶体管结构包括第一有源层，所述第一有源层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上方，所述第二半导体层设置在所述第一半导体层远离所述衬底的一侧，其中，所述第一半导体层的载流子迁移率大于所述第二半导体层的载流子迁移率。
可选的，在本申请提供的一些实施例中，所述第一有源层包括第一沟道部和位于所述第一沟道部两侧的第一掺杂部，所述第一掺杂部位于所述第二半导体层。
可选的，在本申请提供的一些实施例中，所述第一有源层包括第一沟道部和位于所述第一沟道部两侧的第一掺杂部，所述第一掺杂部包括第一掺杂子部和第二掺杂子部，所述第一掺杂子部位于所述第一半导体层，所述第二掺杂子部位于所述第二半导体层，且所述第二掺杂子部位于所述第一掺杂子部上。
可选的，在本申请提供的一些实施例中，所述第二半导体层覆盖所述第一半导体层远离所述衬底的一侧；或者
所述第二半导体层覆盖所述第一半导体层远离所述衬底的一侧且覆盖所述第一半导体层的侧面。
可选的，在本申请提供的一些实施例中，所述第一半导体层的载流子迁移率大于20cm2/(V·s)。
可选的，在本申请提供的一些实施例中，所述第一有源层为金属氧化物有源层。
可选的，在本申请提供的一些实施例中，所述第一半导体层的材料为铟锡氧化物、铟锌氧化物、铟镓锡氧化物、铟锡锌氧化物、铟镓锌锡氧化物、铟镓锌钛氧化物中的一种。
可选的，在本申请提供的一些实施例中，所述驱动基板还包括第二薄膜晶体管结构，所述第二薄膜晶体管结构设置在所述衬底上，且所述第二薄膜晶体管结构位于所述显示区，所述第二薄膜晶体管结构包括第二有源层，所述第二有源层的材料与所述第二半导体层的材料相同。
可选的，在本申请提供的一些实施例中，所述第一薄膜晶体管结构还包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管结构还包括第二栅极、第二源极和第二漏极，所述驱动基板还包括：
缓冲层，设置在所述衬底上，所述第一有源层和所述第二有源层设置在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，设置在所述第一有源层远离所述衬底的一侧，所述栅极绝缘层覆盖所述第一有源层和所述第二有源层，所述第一栅极和所述第二栅极在设置在所述栅极绝缘层远离所述衬底的一侧。
相应的，本申请实施例还通过一种显示面板，所述显示面板包括上述的驱动基板。
相应的，本申请实施例还提供一种驱动基板的制作方法，所述驱动基板的制作方法包括以下步骤：
提供一衬底；
在所述衬底上形成第一薄膜晶体管结构，所述第一薄膜晶体管结构位于外围电路区，所述第一薄膜晶体管结构包括第一有源层，所述第一有源层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上方，所述第二半导体层设置在所述第一半导体层远离所述衬底的一侧，其中，所述第一半导体层的载流子迁移率大于所述第二半导体层的载流子迁移率。
可选的，在本申请提供的一些实施例中，在衬底上形成第一薄膜晶体管结构的步骤包括：
在所述衬底上形成所述第一有源层；
在所述第一有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一栅极；
以所述第一栅极为掩模板，采用离子注入工艺向所述第一有源层注入掺杂离子，以形成第一掺杂部。
本申请实施例提供一种驱动基板及其制作方法、显示面板，驱动基板包括显示区和外围电路区，外围电路区位于显示区外。驱动基板包括衬底、第一薄膜晶体管结构。第一薄膜晶体管结构设置在衬底上，且第一薄膜晶体管结构位于外围电路区。第一薄膜晶体管结构包括第一有源层，第一有源层包括第一半导体层和第二半导体层，第一半导体层设置在衬底11上方，第二半导体层设置在第一半导体层远离衬底的一侧。其中，第一半导体层的载流子迁移率大于第二半导体层的载流子迁移率。在本申请实施例中，由于第一半导体层具有较大的载流子迁移率，因而形成的第一薄膜晶体管结构的开态电流较大，具有良好的开关特性，即，第一薄膜晶体管结构的第一有源层可以满足栅极驱动电路的驱动要求，因此可以减小第一薄膜晶体管结构的尺寸，以使实现窄边框设计。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的驱动基板的第一种结构示意图；
图2为本申请实施例提供的驱动基板的第二种结构示意图；
图3为本申请实施例提供的驱动基板的第三种结构示意图；
图4为本申请实施例提供的驱动基板的第四种结构示意图；
图5为本申请实施例提供的驱动基板的制作方法的步骤流程图；
图6为本申请实施例提供的驱动基板的制作方法的第一种示意图；
图7为本申请实施例提供的驱动基板的制作方法的第二种示意图；
图8为本申请实施例提供的驱动基板的制作方法的第三种示意图；
图9为本申请实施例提供的驱动基板的制作方法的第四种示意图；
图10为本申请实施例提供的显示面板的一种结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本申请具体实施例，其不应被视为限制本申请未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本申请实施例提供一种驱动基板及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
下面通过具体实施例对本申请提供的驱动基板进行详细的阐述。
阵列基板栅极驱动技术(Gate Driver on Array，简称GOA)，是将栅极驱动电路集成在阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动芯片，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA技术作为一种主流显示技术，在高品质显示器件中实现低成本和实现边框(Border)缩减中具有明显的优势。众所周知，GOA区域需要采用大电流驱动，因此如果采用常规的器件结构，需要把TFT(Thin FilmTransistor，薄膜晶体管)尺寸变大来增大电流，TFT的尺寸在一定程度上限制了GOA电路大小及边框的大小，因此，提升GOA区域TFT载流子迁移率可以减小驱动基板的尺寸，从而实现窄边框设计。本申请实施例提供一种驱动基板及显示面板，用于提高薄膜晶体管的载流子迁移率，从而实现窄边框设计。
请参考图1，图1为本申请实施例提供的驱动基板的第一种结构示意图。本申请实施例提供一种驱动基板，驱动基板100包括显示区AA和外围电路区NA，外围电路区NA位于显示区AA外。驱动基板100包括衬底11、第一薄膜晶体管结构10和第二薄膜晶体管结构20。第一薄膜晶体管结构10和第二薄膜晶体管结构20设置在衬底11上，且第一薄膜晶体管结构10位于外围电路区NA，第二薄膜晶体管结构20位于显示区AA。第一薄膜晶体管结构10包括第一有源层101，第一有源层101包括第一半导体层1011和第二半导体层1012，第一半导体层1011设置在衬底11上方，第二半导体层1012设置在第一半导体层1011远离衬底11的一侧。其中，第一半导体层1011的载流子迁移率大于第二半导体层1012的载流子迁移率。
应该理解的是，在本申请实施例中，外围电路区NA可以是栅极驱动电路区，栅极驱动电路区包括栅极驱动电路，栅极驱动电路用于为显示区AA的像素提供扫描信号。
在本申请实施例中，第一有源层101包括依次层叠设置在衬底11上的第一半导体层1011和第二半导体层1012，由于第一半导体层1011具有较大的载流子迁移率，因而形成的第一薄膜晶体管结构10的开态电流较大，具有良好的开关特性，即，第一薄膜晶体管结构10的第一有源层101可以满足栅极驱动电路的驱动要求，因此可以减小第一薄膜晶体管结构10的尺寸，以使实现窄边框设计。
在一些实施例中，第一半导体层1011的载流子迁移率大于20cm2/(V·s)。例如，第一半导体层1011的载流子迁移率可以是20cm2/(V·s)、25cm2/(V·s)、30cm2/(V·s)、40cm2/(V·s)或50cm2/(V·s)，以保证第一薄膜晶体管结构10的高驱动特性。
需要说明的是，本申请实施例中的载流子迁移率可以是电子迁移率，也可以是空穴迁移率。载流子迁移率可以是霍尔迁移率，也可以是场效应迁移率。
第一薄膜晶体管结构10还包括第一栅极102、第一源极103、和第一漏极104。第二薄膜晶体管结构20包括第二有源层201、第二栅极202、第二源极203和第二漏极204。驱动基板100还包括遮光层12、缓冲层13、栅极绝缘层14、层间介质层15、连接电极16和钝化层17。
其中，缓冲层13设置在衬底11上。第一有源层101和第二有源层201设置在缓冲层13远离衬底11的一侧，且第一有源层101和第二有源层201间隔设置。第一半导体层1011设置在缓冲层13远离衬底11的一侧，第二半导体层1012设置在第一半导体层1011远离缓冲层13的一侧。第一有源层101为金属氧化物有源层。
在本申请实施例中，第一有源层101包括层叠设置的第一半导体层1011和第二半导体层1012。第二半导体层1012用于隔离第一半导体层1011和栅极绝缘层14，使得第一薄膜晶体管结构10的实际沟道位于第一半导体层1011中。由于第一半导体层1011和第二半导体层1012均为金属氧化物半导体材料，两者的材料类型相近，因此第一半导体层1011与第二半导体层1012界面处的缺陷数量少，减少了界面处的缺陷捕获的载流子数量，提高了实际沟道中载流子的数量，进而提高金属氧化物薄膜晶体管的载流子迁移率、提高开态电流，提高金属氧化物薄膜晶体管的稳定性。而且，第一半导体层1011具有高的载流子浓度、高的霍尔迁移率，因此在第一薄膜晶体管结构10工作时，第二半导体层1012能够向第一半导体层1011注入载流子，进一步提高实际沟道中载流子的浓度并降低界面处缺陷态的密度，进一步提高金属氧化物薄膜晶体管的开态电流和提高金属氧化物薄膜晶体管的稳定性。实际沟道产生的光生少子在第一半导体层1011中就会复合，光生少子不容易被第一栅极102捕获，也不容易被第二半导体层1012和栅极绝缘层14的界面处的缺陷捕获，这相当于降低了光生多子的浓度，进而可以提高驱动基板100的光照稳定性、正偏压热稳定性(PBTS)和负偏压热稳定性(NBTS)。
由于氧化物薄膜晶体管(Oxide Thin Film Transistor，简称OTFT)具有较高的载流子迁移率、低功耗、能应用于低频驱动等优点，而成为薄膜晶体管发展的热点。氧化物薄膜晶体管是指薄膜晶体管中的有源层通过金属氧化物半导体形成。本申请采用金属氧化作为第一有源层101的材料，提高栅极驱动电路区的第一薄膜晶体管结构10的驱动能力。
在一些实施例中，第一半导体层1011的材料为铟锡氧化物、铟锌氧化物、铟镓锡氧化物、铟锡锌氧化物、铟镓锌锡氧化物、铟镓锌钛氧化物中的一种。在本申请中，通过在第一半导体层1011内添加氧化铟，从而提高第一半导体层1011的载流子迁移率。例如，第一半导体层1011的材料可以是铟镓锌钛氧化物或铟镓锌锡氧化物，第二半导体层1012的材料可以是铟镓锌氧化物。或者，第一半导体层1011和第二半导体层1012的材料均为铟镓锌氧化物，且第一半导体层1011中铟原子和镓原子的比值大于第二半导体层1012中铟原子和镓原子的比值。
在一些实施例中，第一半导体层1011的厚度介于100埃至1000埃，例如，第一半导体层1011的厚度可以是100埃、200埃、350埃、500埃、700埃、900埃、或1000埃中的任意一者。第二半导体层1012的厚度介于100埃至1000埃，例如，第二半导体层1012的厚度可以是100埃、200埃、350埃、500埃、700埃、900埃、或1000埃中的任意一者。如此，可以避免第一半导体层1011和第二半导体层1012的厚度太薄而容易出现制备不均匀的缺陷，提高第一半导体层1011和第二半导体层1012的均一性并进而提高金属氧化物薄膜晶体管的稳定性。同时，还可以避免第一半导体层1011和第二半导体层1012的厚度太厚而选用低载流子浓度和低载流子霍尔迁移率的金属氧化物材料，且还可以降低金属氧化物薄膜晶体管的厚度，有助于金属氧化物薄膜晶体管的轻薄化。
请继续参考图1，第一有源层101包括第一沟道部101a和位于第一沟道部101a两侧的第一掺杂部101b，第一掺杂部101b包括第一掺杂子部101b1和第二掺杂子部101b2，第一掺杂子部101b1位于第一半导体层1011，第二掺杂子部101b2位于第二半导体层1012，且第二掺杂子部101b2位于第一掺杂子部101b1上。在本申请实施例中，第一掺杂部101b和第一源极103、第一漏极104形成良好接触，从而提高第一薄膜晶体管结构10的稳定性。
在一些实施例中，可以通过离子注入的方式对第一有源层101的氧化物材料进行掺杂，从而形成第一掺杂部101b。具体的，在本申请实施例中，以第一栅极102为掩模板，采用离子注入的方式，掺杂特定元素或粒子用于形成导电特性的第一掺杂部101b，该部分用于与第一源极103和第一漏极104形成良好接触，其中特定的掺杂元素或粒子包含但不限于H、He、B、Al、N、F、P、Ar、S等。需要说明的是，在本申请中，通过调整注入离子的能量，密度，种类等，使得掺杂离子可以到达第一有源层101注入到想要掺杂的区域和深度，从而形成良好的导体化效果。例如，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第一半导体层1011和第二半导体层1012中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；但是，该方式形成的氧空位相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成第一掺杂部101b，减缓短沟道效应，提高驱动基板100的稳定性。
在一些实施例中，第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧且覆盖第一半导体层1011的侧面。在本申请实施例中，第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧且覆盖第一半导体层1011的侧面，该情况下，第二半导体层1012在蚀刻过程中，第一半导体层1011不会接触到蚀刻液体，不会对第一半导体层1011造成影响，即，不会对第一有源层101的稳定性造成影响。
在一些实施例中，第二有源层201的载流子迁移率等于第二半导体层1012的载流子迁移率，第二有源层201的材料和第二半导体层1012的材料相同，即，第二有源层201和第二半导体层1012通过同一道掩模工艺制成。在本申请实施例中，由于第一半导体层1011具有高的载流子迁移率，使得外围电路区NA的第一薄膜晶体管结构10的开态电流较大，具有良好的开关特性，即，第一薄膜晶体管结构10的第一有源层101可以满足栅极驱动电路的驱动要求。另外，第二有源层201的载流子迁移率等于第二半导体层1012的载流子迁移率，即位于显示区AA的第二薄膜晶体管结构20具有良好的稳定性，因此，本申请实施例提供的驱动基板100不仅可以实现窄边框设计，还可以提高驱动基板100的稳定性。
第二有源层201包括第二沟道部201a和第二掺杂部201b。在一些实施例中，第二掺杂部201b和第一掺杂部101b同时形成。
栅极绝缘层14设置在第一有源层101远离衬底11的一侧，栅极绝缘层14覆盖第一有源层101和第二有源层201。第一栅极102和第二栅极202在设置在栅极绝缘层14上，且第一栅极102和第二栅极202同层设置。
在本申请实施例中，薄膜晶体管结构为顶栅型薄膜晶体管，在保证高驱动性能的前提下降低寄生电容。
需要说明的是，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
层间介质层15设置在栅极绝缘层14远离缓冲层13的一侧，且层间介质层15覆盖第一栅极102和第二栅极202。第一源极103和第一漏极104设置在层间介质层15上。且第一源极103和第一漏极104分别通过第一过孔h1和第二过孔h2与第一有源层101连接。第二源极203和第二漏极204设置在层间介质层15上，且第二源极203和第二漏极204分别通过第三过孔h3和第四过孔h4与第二有源层201连接。
连接电极16设置在第五过孔h5内，用于连接第二漏极204和遮光层12。在本申请实施例中，遮光层12不仅能用于为第二有源层201遮光，防止光照影响第二有源层201的稳定性；并且，遮光层12和第二源极203电连接，由于遮光层12与第二有源层201和第二栅极202均存在重叠区域，遮光层12与第二有源层201和第二栅极202之间分别会形成寄生电容。在驱动基板100工作时，随着数据信号线上加载的电压不同，第二漏极204上的电压会随之变化，使得遮光层12上的电压也会随之改变从而影响第二有源层201的电性能。通过将遮光层12与第二源极203连接形成等电位，可以避免遮光层12上的电压变化影响第二有源层201的电性能。
钝化层17设置在层间介质层15远离栅极绝缘层14的一侧，且钝化层17覆盖第一源极103、第一漏极104、第二源极203、第二漏极204和连接电极16。
需要说明的是，在本申请实施例中，第一薄膜晶体管结构10和第二薄膜晶体管结构20可以是顶栅型薄膜晶体管结构，也可以是底栅型薄膜晶体管结构，本申请实施例以顶栅型薄膜晶体管结构为示例进行阐述，但不限于此。
请参考图2，图2为本申请实施例提供的驱动基板的第二种结构示意图。本申请实施例提供的驱动基板100和图1的驱动基板100的区别在于，第一有源层101包括第一沟道部101a和位于第一沟道部101a两侧的第一掺杂部101b，第一掺杂部101b位于第二半导体层1012。在本申请实施例中，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第二半导体层1012中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；该方式形成的氧空位，相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成位于第二半导体层1012的第一掺杂部101b，提高驱动基板100的稳定性。
请参考图3，图3为本申请实施例提供的驱动基板100的第三种结构示意图。本申请实施例提供的驱动基板100和图1提供的驱动基板100的区别在于，第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧。在本申请实施例中，第一半导体层1011的材质的耐蚀刻特性大于第二半导体层1012的耐蚀刻特性。由于第二半导体层1012不覆盖第一半导体层1011的侧面，该情况下，第二半导体层1012的蚀刻过程中，第一半导体层1011会接触到蚀刻液体，此时要求第一半导体层1011的材质的耐蚀刻特性大于第二半导体层1012的耐蚀刻特性。
在一些实施例中，第一半导体层1011的材料可以是含C轴结晶的铟镓锌氧化物。退火后得到的C轴结晶铟镓锌氧化物薄膜中铟镓锌氧的摩尔比为In：Ga：Zn：O＝Y：1：1：X，其中X大于4，Y大于1。第二半导体层1012的材料可以是铟镓锌氧化物，其中，第一半导体层1011中的铟原子和镓原子的比值大于第二半导体中的铟原子和镓原子的比值。在本申请中，而C轴结晶铟镓锌氧化物薄膜具有极强的耐腐蚀性，能够抵抗铜蚀刻液的侵蚀，因此在第二半导体层1012的蚀刻过程中，第一半导体层1011不会受到损害，保证第一有源层101的性能稳定，提高驱动基板100的光学稳定性。
请参考图4，图4为本申请实施例提供的驱动基板的第四种结构示意图。本申请实施例提供的驱动基板100与图3提供的驱动基板100的区别在于，第一掺杂部101b位于第二半导体层1012上。在本申请实施例中，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第二半导体层1012中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；该方式形成的氧空位，相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成位于第二半导体层1012的第一掺杂部101b，提高驱动基板100的稳定性。
相应的，本申请实施例还提供一种驱动基板的制作方法。请参考图5和图6，图5为本申请实施例提供的驱动基板的制作方法的一种步骤流程图。图6为本申请实施例提供的驱动基板的制作方法的第一种示意图。本申请实施例提供的驱动基板100的制作方法的步骤如下：
步骤B001：提供一衬底11，衬底11可以是玻璃衬底11，但不限于此。
随后，在衬底11上沉积遮光层12，遮光层12采用双层结构，其中第一层可以是过渡金属材料，如Mo、Ti、W、Cr、Ni、以及以上金属的合金材料，厚度50埃-500埃，第二层材料为金属层材料，可以Cu、Al，厚度2000埃-5000埃。
接下来，在衬底11上沉积缓冲层13，缓冲层13可以是单层或多层材料，材料为氧化硅、氮化硅或者氮氧化硅等材料，总厚度2000埃-5000埃。
步骤B002：在衬底11上形成第一薄膜晶体管结构，第一薄膜晶体管结构位于外围电路区，第一薄膜晶体管结构包括第一有源层，第一有源层包括第一半导体层和第二半导体层，第一半导体层设置在衬底上方，第二半导体层设置在第一半导体层远离衬底的一侧，其中，第一半导体层的载流子迁移率大于第二半导体层的载流子迁移率。
其中，步骤B002还包括在衬底上形成第二薄膜晶体管结构，第二薄膜晶体管结构位于显示区。
在衬底11上形成第一薄膜晶体管结构和第二薄膜晶体管结构的步骤包括：
在衬底11上第一有源层101。
具体的，在缓冲层13上沉积第一半导体层1011并图形化，第一半导体层1011的材料可以是铟镓锌钛氧化物。厚度100埃-1000埃。随后，在缓冲层13上沉积一氧化物金属层并图形化，以同时形成第二半导体层1012和第二有源层201，其中，第一半导体层1011的载流子迁移率大于所述第二半导体层1012的载流子迁移率。
在第一有源层101上形成栅极绝缘层14。
在一些实施例中，在第一有源层101和第二有源层201沉积形成栅极绝缘层14，栅极绝缘层14的材料可以是氧化硅材料，厚度300埃-1000埃。
在栅极绝缘层14上形成第一栅极102和第二栅极202。
在一些实施例中，在栅极绝缘层14上沉积一金属层，金属层采用双层结构，其中第一层可以是过渡金属材料，如Mo、Ti、W、Cr、Ni、以及以上金属的合金材料，厚度50埃-500埃，第二层材料为金属层材料，可以Cu、Al，厚度1000埃-5000埃。采用黄光制程，并蚀刻金属层，形成第一栅极102和第二栅极202。
随后，以第一栅极102和第二栅极202为掩模板，采用离子注入工艺向第一有源层101和第二有源层201注入掺杂离子，以形成第一掺杂部101b和第二掺杂部201b。具体的，利用第一栅极102和第二栅极202作为源漏区离子掺杂的掩模版，采用离子注入的方式，掺杂特定元素或粒子用于形成导电特性的氧化物半导体区域，该区域用于与源极和漏极金属层形成良好接触，其中特定的掺杂元素或粒子包含但不限于H、He、B、Al、N、F、P、Ar、S等。
在本申请实施例中，第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧且覆盖第一半导体层1011的侧面。由于第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧且覆盖第一半导体层1011的侧面，该情况下，第二半导体层1012在蚀刻过程中，第一半导体层1011不会接触到蚀刻液体，不会对第一半导体层1011造成影响，即，不会对第一有源层101的稳定性造成影响。
第一掺杂部101b包括第一掺杂子部101b1和第二掺杂子部101b2，第一掺杂子部101b1位于第一半导体层1011，第二掺杂子部101b2位于第二半导体层1012，且第二掺杂子部101b2位于第一掺杂子部101b1上。在本申请实施例中，第一掺杂部101b和第一源极103、第一漏极104形成良好接触，从而提高第一薄膜晶体管结构10的稳定性。
接下来，在第一栅极102和第二栅极202上形成层间介质层15，并进行蚀刻，形成暴露第一有源层101和第二有源层201导体化区域的第一过孔h1、第二过孔h2、第三过孔h3、第四过孔h4和第五过孔h5。
接下来，沉积源漏金属层，采用双层金属结构，其中第一层可以是过渡金属材料，如Mo、Ti、W、Cr、Ni、以及以上金属的合金材料，也可以是导电氧化物材料，如ITO、IZO、AZO，厚度50埃-500埃，第二层材料为金属层材料，可以Cu、Al，厚度2000埃-10000埃。并利用同一道光罩，定义出第一源极103、第一漏极104、第二源极203和第二漏极204，以形成第一薄膜晶体管结构10和第二薄膜晶体管结构20。
最后，形成钝化层17，钝化层17的材料可以是氧化硅材料，厚度1000埃-5000埃，用于保护第一薄膜晶体管结构10和第二薄膜晶体管结构20。
在本申请实施提供的驱动基板的制作方法中，采用离子注入工艺形成第一掺杂部和第二掺杂部，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第一有源层和第二有源层中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；该方式形成的氧空位，相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成位于第一掺杂部和第二掺杂部，提高驱动基板100的稳定性。
请参考图7，图7为本申请实施例提供的驱动基板的制作方法的第二种示意图。本申请实施例提供的驱动基板的制作方法与图6提供的驱动基板的制作方法的区别在于，采用离子注入工艺形成的第一掺杂部101b位于第二半导体层1012。在本申请实施例中，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第二半导体层1012中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；该方式形成的氧空位，相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成位于第二半导体层1012的第一掺杂部101b，提高驱动基板100的稳定性。
请参考图8，图8为本申请实施例提供的驱动基板的制作方法的第三种示意图。本申请实施例提供的驱动基板的制作方法与图6提供的驱动基板的制作方法的区别在于，第二半导体层1012覆盖第一半导体层1011远离衬底11的一侧。在本申请实施例中，第一半导体层1011的材质的耐蚀刻特性大于第二半导体层1012的耐蚀刻特性。由于第二半导体层1012不覆盖第一半导体层1011的侧面，该情况下，第二半导体层1012的蚀刻过程中，第一半导体层1011会接触到蚀刻液体，此时要求第一半导体层1011的材质的耐蚀刻特性大于第二半导体层1012的耐蚀刻特性。
请参考图9，图9为本申请实施例提供的驱动基板的制作方法的第四种示意图。本申请实施例提供的驱动基板的制作方法与图8提供的驱动基板的制作方法的区别在于，通过离子注入工艺形成的第一掺杂部101b位于第二半导体层1012。在本申请实施例中，通过注入离子的能量控制，可以控制离子的掺杂深度，使得离子到达第二半导体层1012中。传统的等离子轰击导体化方式是通过高能粒子对有源层材料表面的轰击，形成缺陷(氧空位)，氧空位可以产生载流子从而增加导电特性，实现导体化；该方式形成的氧空位，相比离子注入的掺杂离子而言，具有更大的迁移(移动)能力，更容易向沟道内移动，进而造成载流子向沟道扩散，加剧短沟道效应，使得实际的沟道长度变短，严重影响短沟道器件的开关特性以及稳定性。因此，本申请实施例利用离子注入工艺形成位于第二半导体层1012的第一掺杂部101b，提高驱动基板100的稳定性。
相应的，本申请实施例还提供一种显示面板，请参考图10，图10为本申请实施例提供的显示面板的一种结构示意图。显示面板1000包括驱动基板100和设置在驱动基板100上的发光功能层200。其中，驱动基板100为上述任意一实施例提供的驱动基板100，发光功能层200位于驱动基板100的显示区。
具体的，发光功能层包括阳极、发光层和阴极。显示面板还包括平坦化层和像素定义层。平坦化层设置在钝化层上。阳极通过过孔与第二源极电连接。阳极的材料可以包括依次层叠设置的氧化铟锡、银和氧化铟锡。像素定义层具有开口，发光层限定于像素定义层的开口内。阴极覆盖发光层以及像素定义层的一部分。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (12)

1.一种驱动基板，其特征在于，包括显示区和位于所述显示区至少一侧的外围电路，所述驱动基板包括：
衬底；
第一薄膜晶体管结构，设置在所述衬底上，且所述第一薄膜晶体管结构位于所述外围电路区，所述第一薄膜晶体管结构包括第一有源层，所述第一有源层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上方，所述第二半导体层设置在所述第一半导体层远离所述衬底的一侧，其中，所述第一半导体层的载流子迁移率大于所述第二半导体层的载流子迁移率。
2.根据权利要求1所述的驱动基板，其特征在于，所述第一有源层包括第一沟道部和位于所述第一沟道部两侧的第一掺杂部，所述第一掺杂部位于所述第二半导体层。
3.根据权利要求1所述的驱动基板，其特征在于，所述第一有源层包括第一沟道部和位于所述第一沟道部两侧的第一掺杂部，所述第一掺杂部包括第一掺杂子部和第二掺杂子部，所述第一掺杂子部位于所述第一半导体层，所述第二掺杂子部位于所述第二半导体层，且所述第二掺杂子部位于所述第一掺杂子部上。
4.根据权利要求1所述的驱动基板，其特征在于，所述第二半导体层覆盖所述第一半导体层远离所述衬底的一侧；或者
所述第二半导体层覆盖所述第一半导体层远离所述衬底的一侧且覆盖所述第一半导体层的侧面。
5.根据权利要求1所述的驱动基板，其特征在于，所述第一半导体层的载流子迁移率大于20cm2/(V·s)。
6.根据权利要求1所述的驱动基板，其特征在于，所述第一有源层为金属氧化物有源层。
7.根据权利要求6所述的驱动基板，其特征在于，所述第一半导体层的材料为铟锡氧化物、铟锌氧化物、铟镓锡氧化物、铟锡锌氧化物、铟镓锌锡氧化物、铟镓锌钛氧化物中的一种。
8.根据权利要求1所述的驱动基板，其特征在于，所述驱动基板还包括第二薄膜晶体管结构，所述第二薄膜晶体管结构设置在所述衬底上，且所述第二薄膜晶体管结构位于所述显示区，所述第二薄膜晶体管结构包括第二有源层，所述第二有源层的材料与所述第二半导体层的材料相同。
9.根据权利要求8所述的驱动基板，其特征在于，所述第一薄膜晶体管结构还包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管结构还包括第二栅极、第二源极和第二漏极，所述驱动基板还包括：
缓冲层，设置在所述衬底上，所述第一有源层和所述第二有源层设置在所述缓冲层远离所述衬底的一侧；
栅极绝缘层，设置在所述第一有源层远离所述衬底的一侧，所述栅极绝缘层覆盖所述第一有源层和所述第二有源层，所述第一栅极和所述第二栅极在设置在所述栅极绝缘层远离所述衬底的一侧。
10.一种显示面板，其特征在于，所述显示面板包括权利要求1至9任一项所述的驱动基板。
11.一种驱动基板的制作方法，其特征在于，所述驱动基板的制作方法包括以下步骤：
提供一衬底；
在所述衬底上形成第一薄膜晶体管结构，所述第一薄膜晶体管结构位于外围电路区，所述第一薄膜晶体管结构包括第一有源层，所述第一有源层包括第一半导体层和第二半导体层，所述第一半导体层设置在所述衬底上方，所述第二半导体层设置在所述第一半导体层远离所述衬底的一侧，其中，所述第一半导体层的载流子迁移率大于所述第二半导体层的载流子迁移率。
12.根据权利要求11所述的驱动基板的制作方法，其特征在于，在衬底上形成第一薄膜晶体管结构的步骤包括：
在所述衬底上形成所述第一有源层；
在所述第一有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一栅极；
以所述第一栅极为掩模板，采用离子注入工艺向所述第一有源层注入掺杂离子，以形成第一掺杂部。
CN202210798552.6A 2022-07-06 2022-07-06 驱动基板及其制作方法、显示面板 Pending CN115274688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210798552.6A CN115274688A (zh) 2022-07-06 2022-07-06 驱动基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210798552.6A CN115274688A (zh) 2022-07-06 2022-07-06 驱动基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN115274688A true CN115274688A (zh) 2022-11-01

Family

ID=83762373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210798552.6A Pending CN115274688A (zh) 2022-07-06 2022-07-06 驱动基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN115274688A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024139195A1 (zh) * 2022-12-30 2024-07-04 海信视像科技股份有限公司 显示装置及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024139195A1 (zh) * 2022-12-30 2024-07-04 海信视像科技股份有限公司 显示装置及其制作方法

Similar Documents

Publication Publication Date Title
US12075644B2 (en) Array substrate and method for manufacturing the same, display panel and display device
WO2021254053A9 (zh) 显示基板及其制备方法、驱动方法、显示装置
WO2019071751A1 (zh) Tft基板及其制作方法与oled面板的制作方法
CN109065616B (zh) 柔性显示面板及制造方法
KR102044667B1 (ko) 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
CN111415948A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9698278B2 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
WO2018201963A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US10629747B2 (en) Thin film transistor, manufacturing method thereof, array substrate and manufacturing method thereof
CN113809182B (zh) 金属氧化物薄膜晶体管及其制备方法、阵列基板
CN110061034B (zh) Oled显示面板的制备方法及oled显示面板
US20220352275A1 (en) Oled display panel and method of manufacturing same
CN1061469C (zh) 具有偏置栅极结构的薄膜晶体管的制造方法
WO2020228316A1 (zh) 薄膜晶体管、显示面板和显示装置
KR20010054740A (ko) 박막 트랜지스터의 제조 방법
CN107507839B (zh) 一种阵列基板及其制造方法
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
CN114122014A (zh) 阵列基板及其制备方法、显示面板
WO2023040128A1 (zh) 阵列基板、显示面板以及阵列基板的制备方法
CN115274688A (zh) 驱动基板及其制作方法、显示面板
CN109300841B (zh) 阵列基板的制造方法
CN1215567C (zh) 平板显示器及其制造方法
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
CN112259553A (zh) 阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination