CN1198596A - 薄膜晶体管及其制造方法和使用它的液晶显示装置 - Google Patents

薄膜晶体管及其制造方法和使用它的液晶显示装置 Download PDF

Info

Publication number
CN1198596A
CN1198596A CN98106381A CN98106381A CN1198596A CN 1198596 A CN1198596 A CN 1198596A CN 98106381 A CN98106381 A CN 98106381A CN 98106381 A CN98106381 A CN 98106381A CN 1198596 A CN1198596 A CN 1198596A
Authority
CN
China
Prior art keywords
film transistor
thin
low concentration
polysilicon membrane
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98106381A
Other languages
English (en)
Inventor
古田守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1198596A publication Critical patent/CN1198596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明揭示一种薄膜晶体管及其制造方法和使用它的液晶显示装置,包括借助于仅在活性层中使用的半导体薄膜中低浓度地注入杂质的区域(13b),在多个薄膜晶体管的栅极(15)之间加以连接,做到同时使元件的尺寸缩小和漏电流减小。本发明解决了将具有多个LDD结构的薄膜晶体管进行串联连接的薄膜晶体管,虽然减小漏电流的效果好但元件面积缩小困难的问题。

Description

薄膜晶体管及其制造方法和使用它的液晶显示装置
本发明涉及以减小多晶硅薄膜晶体管(下面简称为TFT)的漏电流为目的的LDD结构及其制造方法，是能应用于液晶显示装置等中的技术。
为了减小多晶硅TFT的漏电流，以往提议的有LDD(Lightly-Doped-Drain)结构。为了进一步减小漏电流，提议有串联地连接LDD结构的结构。与本技术相关的内容记述在93年显示研究国际会议(International Display ResearchConference‘93 p.465)中。
图5a到图5d表示串联连接以往的LDD结构的薄膜晶体管的制造方法。
如图5a所示，利用等离子体气相生长法(PCVD法)，在具有透光性的玻璃基片11(高耐热玻璃基片)上形成非晶态硅薄膜，在氮气中进行600℃热处理，使非晶态硅薄膜结晶化，形成成为活性层的多晶硅薄膜13。
将这种多晶硅薄膜加工成岛状，并在其上形成作为栅极绝缘膜14a的膜厚为85nm的氧化硅薄膜。在这种氧化硅薄膜上形成两个栅极电极15。栅极电极形成后，以栅极电极15为掩模，用离子注入法进行第1杂质的注入，形成低浓度杂质的注入区域(n-区域)13b。
用加速电压80KV、剂量1×1013/cm2注入磷(P)离子，进行第1杂质的注入。这时，栅极电极15下的多晶硅薄膜成为薄膜晶体管的沟道区域13a。
如图5b所示，在第1杂质注入后，用光刻胶25在薄膜晶体管的LDD区域上形成使用光刻胶的注入掩模后，进行第2杂质的注入，形成作为薄膜晶体管的源极区域和漏极区域的高浓度杂质的注入区域(n+区域)13c。
这时光刻胶的形状如图5b所示，在栅极电极间的多晶硅区域上也设置开口部，通过低浓度杂质的注入区域13b和高浓度杂质的注入区域13c，形成连接各栅极电极间的多晶硅薄膜的形状。
用加速电压80KV、剂量1×1015/cm2注入磷(P)离子，进行第2杂质的注入。第2杂质注入后，去除光刻胶掩模，进行注入杂质的活性化处理。活性化处理在900℃进行2小时。
如图5c所示，活性化处理后，形成层间绝缘膜16。如图5d所示，最后在对接触孔进行开孔后，形成源·漏电极21、22，并形成薄膜晶体管。
在用以往例说明了的薄膜晶体管中，在各栅极电极间具有与源极区域和漏极区域相同浓度的高浓度杂质的注入区域13c。因此，如图5b所示，在串联连接的两薄膜晶体管的源·漏区域形成时必须形成掺杂掩模、即在光刻胶25上形成开口部。
以往，考虑用设置各栅极电极间的开口部、即高浓度杂质注入区域13c，削弱源·漏电极间的电场强度，减少TFT的漏电流。
另外，这种开口部的长度越短，元件越有可能实现微细化，但是受到光刻机的图形精度、即最小光刻线宽的限制。
各栅极电极间的低浓度杂质的注入区域13b的长度，受设计尺寸加上光刻机的掩模对准精度的值的限制。
因此，在具有串联连接LDD结构薄膜晶体管的结构的薄膜晶体管中，在光刻机的最小光刻宽度为Wa(μm)、设计上的低浓度杂质的注入区域长度为Ld(μm)、光刻机的相合精度为La(μm)的场合，将各薄膜晶体管间的最小尺寸做成Wa+2Ld+La以下是困难的。
一般地，在制造液晶显示装置中使用的大基片用光刻机中，前述值的典型值是Wa＝5μm、La＝1μm左右，Ld＝2μm时，将栅极电极间隔做在10μm以下是困难的。
在使用这种元件作为液晶显示装置的开关元件的场合，会产生引起液晶显示装置的开口率降低，透明度降低和消耗功率增大的问题。
本发明的目的在于提供，在串联连接具有LDD结构的薄膜晶体管的结构中，能降低薄膜晶体管的漏电流、同时实现元件微细化的薄膜晶体管及其制造方法和液晶显示装置。
为解决这种课题，本发明的薄膜晶体管，在以多晶硅薄膜为活性层、并且在1个薄膜晶体管中具有多根栅极电极的薄膜晶体管中，在薄膜晶体管的沟道区域和源极与漏极区域之间、具有低浓度杂质注入区域，并且仅在低浓度杂质注入区域，连接各栅极电极之间的多晶硅薄膜。
本发明的薄膜晶体管，以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极，当在沟道区域和源极区域以及漏极区域间形成具有低浓度杂质注入区域的LDD结构时，在以栅极电极作为掩模进行第1杂质的注入后，在包含栅极电极间的多晶硅区域上成为LDD区域的区域上形成注入掩模，进行第2杂质的注入。
此外，本发明的薄膜晶体管，以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极，当在沟道区域和源极区域以及漏极区域间形成具有低浓度杂质注入区域的LDD结构时，在多晶硅薄膜上沉积不同种类的栅极绝缘膜，至少在源极区域和漏极区域上除去所述栅极绝缘膜的上层绝缘膜，而且在加工成覆盖在低浓度杂质区域上和各栅极电极间的多晶硅上的形状后，以栅极电极作为掩模，进行再一次的杂质注入。
本发明的液晶显示装置使用有源矩阵阵列，其特征在于，在使用以多晶硅薄膜作为活性层、在同一基片内对驱动电路进行集成化的液晶显示装置用有源矩阵阵列中，驱动象素电极的薄膜晶体管具有多根栅极电极，具有在所述薄膜晶体管的沟道区域和源极区域和漏极区域间具有低浓度杂质注入区域的LDD结构，而且仅在低浓度杂质的注入区域，连接各栅极电极间的多晶硅薄膜。
如果对实施形态进行考察，则其特征在于，首先，本发明的薄膜晶体管在以多晶硅薄膜作为活性层而且在1个薄膜晶体管上具有多个栅极电极的薄膜晶体管中，在薄膜晶体管的沟道区域和源极区域和漏极区域间具有与前述源极区域和漏极区域相比低浓度地注入杂质的多晶硅区域，而且仅用前述低浓度地注入杂质的多晶硅薄膜，形成各栅极电极间的多晶硅薄膜。
由此，能仅用曝光机的最小线宽，决定各栅极电极间的尺寸，能在减小漏电流的同时缩小元件尺寸。
本发明的薄膜晶体管，其特征在于，低浓度地注入杂质的多晶硅薄膜的薄膜电阻是5KΩ～150KΩ为佳。
此外，本发明的薄膜晶体管，其特征在于，在薄膜晶体管的沟道长度方向上，包括薄膜晶体管的源极和漏极区域间的全部低浓度注入杂质的多晶硅薄膜长度的总和是大于6μm小于12μm。
本发明的薄膜晶体管的制造方法，其特征在于，以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极、在沟道区域和源极区域以及漏极区域间具有低浓度杂质注入区域的LDD结构的薄膜晶体管的制造方法包括下述工序：在注入第1杂质后，在包含栅极电极间的多晶硅区域上成为LDD区域的区域上形成注入掩模，进行第2杂质的注入，形成成为薄膜晶体管的源极区域和漏极区域的高浓度杂质注入区域。
本发明的薄膜晶体管的制造方法，其特征在于，以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极、在沟道区域和源极区域以及漏极区域间具有低浓度杂质注入区域的LDD结构的薄膜晶体管的制造方法，包括下述工序：在多晶硅薄膜上沉积不同种类的栅极绝缘膜，至少在源极区域和漏极区域上除去所述栅极绝缘膜的上层绝缘膜，而且在加工成覆盖在低浓度杂质区域上和各栅极电极间的多晶硅上的形状后，再一次利用杂质注入工序，形成薄膜晶体管的源极区域和漏极区域以及低浓度杂质的注入区域，在杂质注入工序后，除去覆盖在低浓度杂质区域和各栅极电极间的多晶硅上的上层栅极绝缘膜，此外，其特征还在于，用在多晶硅薄膜上的氧化硅薄膜及氮化硅或者氧化钽组成的双层栅极绝缘膜，形成栅极绝缘膜。
本发明的使用有源矩阵阵列的液晶显示装置，其特征在于，以多晶硅薄膜作为活性层、在同一基片内对驱动电路进行集成化的有源矩阵阵列，至少驱动象素电极的薄膜晶体管具有多根栅极电极，具有在所述薄膜晶体管的沟道区域和源极区域和漏极区域间具有低浓度杂质注入区域的LDD结构，而且仅在低浓度杂质的注入区域，形成各栅极电极间的多晶硅薄膜。
图1a表示本发明实施例1的薄膜晶体管的剖视图。
图1b表示本发明实施例1的薄膜晶体管的剖视图。
图1c表示本发明实施例1的薄膜晶体管的剖视图。
图1d表示本发明实施例1的薄膜晶体管的剖视图。
图2a表示本发明实施例2的薄膜晶体管的剖视图。
图2b表示本发明实施例2的薄膜晶体管的剖视图。
图2c表示本发明实施例2的薄膜晶体管的剖视图。
图2d表示本发明实施例2的薄膜晶体管的剖视图。
图3a表示本发明实施例3的液晶显示装置用有源矩阵阵列的剖视图。
图3b表示本发明实施例3的液晶显示装置用有源矩阵阵列的剖视图。
图3c表示本发明实施例3的液晶显示装置用有源矩阵阵列的剖视图。
图3d表示本发明实施例3的液晶显示装置用有源矩阵阵列的剖视图。
图4表示使用本发明实施例3的有源矩阵阵列的液晶显示装置剖视图。
图5a表示以往的薄膜晶体管的剖视图。
图5b表示以往的薄膜晶体管的剖视图。
图5c表示以往的薄膜晶体管的剖视图。
图5d表示以往的薄膜晶体管的剖视图。
下面，参照附图对本发明的实施例进行说明。
实施例1
图1a到图1d表示本发明实施例1的具有LDD结构的薄膜晶体管的制造工序。
首先，如图1a所示，利用等离子体CVD法、在表面覆盖氧化硅的玻璃基片11上形成50nm膜厚的非晶态硅薄膜。
在氮气中对非晶态硅进行450℃ 90分钟的热处理、降低膜中的氢浓度后，用受激准分子激光器照射，使非晶态硅薄膜结晶化，形成作为活性层的多晶硅薄膜13。
将这种多晶硅薄膜13加工成薄膜晶体管的形状，并在其上形成作为栅极绝缘膜14a的85nm的氧化硅。
在这种氧化硅上形成2根电气连接的栅极电极15。用光刻机的最小线宽5μm形成各电极间的间隔。用80nm钛(Ti)、及在钛上形成的在铝(Al)中含有7.4％锆(Zr)的100nm合金，即共计180nm的膜厚构成栅极电极15，以便与氧化硅连接。
在栅极电极形成后，以栅极电极15为掩模，用离子掺杂法、进行用加速电压80KV、注入剂量1×1013/cm2注入磷(P)的第1杂质的注入。形成低浓度杂质的注入区域(n-区域)13b。
离子掺杂法用高频放电对在氢气中混合了5％浓度的PH3的气体进行等离子体分解，不用质量分离工序而在薄膜晶体管中注入生成的离子。这时，栅极电极15下的多晶硅薄膜成为薄膜晶体管的沟道区域13a。
如图1b所示，在第1杂质注入后，用光刻胶25在薄膜晶体管的LDD区域上形成注入掩模后，进行第2杂质的注入，形成成为薄膜晶体管的源极区域和漏极区域的高浓度杂质的注入区域(n+区域)13c。用加速电压80KV、剂量1×1015/cm2注入磷(P)，作为第2杂质的注入。
如图1b所示，这时形成光刻胶掩模，使两栅极电极间的多晶硅区域上全部被遮蔽。由此，用仅通过低浓度杂质的注入区域13b连接的形状，形成两栅极电极间的多晶硅薄膜。
如图1c所示，在第2杂质注入后，去除光刻胶掩模，进行注入的杂质的活性化处理。如图1d所示，在活性化处理后形成层间绝缘膜16。最后在对接触孔进行开孔后，形成源·漏电极21、22，并形成薄膜晶体管。
实施例2
图2a到图2d表示本发明实施例2的具有LDD结构的薄膜晶体管的制造工序。
首先，如图2a所示，利用等离子体CVD法、用50nm的膜厚，在表面涂敷氧化硅的玻璃基片11上形成非晶态硅薄膜。在氮气中对非晶态硅进行450℃ 90分钟的热处理、降低膜中的氢浓度后，用激态复合物激光器退火，使非晶态硅薄膜结晶化，形成作为活性层的多晶硅薄膜13。
将这种多晶硅薄膜13加工成薄膜晶体管的形状，并在其上用85nm形成作为栅极绝缘膜14a的氧化硅。在这种氧化硅上形成作为第2栅极绝缘膜14b的50nm的氧化钽。接着，在氧化钽上形成两个栅极电极15。用80nm钛(Ti)、用100nm在钛上形成在铝(Al)中含有7.4％锆(Zr)的合金，用共计180nm的膜厚构成栅极电极15，以便与氧化硅连接。
在形成双栅极电极后，用氧化钽仅覆盖薄膜晶体管的LDD区域上和薄膜晶体管的两栅极电极之间，并有选择地去除源极区域和漏极区域上的氧化钽。
如图2b所示，在对氧化钽薄膜加工成前述形状后，利用离子掺杂法、用加速电压80KV、剂量1×1015/cm2注入磷(P)。离子掺杂法用高频放电对在氢气中混合了5％浓度的PH3的气体进行等离子体分解，不用质量分离工序而在试样中注入生成的离子。
因此，在薄膜晶体管的源极区域和漏极区域通过氧化硅单层膜、并且在LDD区域和两栅极电极间的区域通过氧化钽和氧化硅的沉积膜，注入磷离子。在通过氧化钽和氧化硅的沉积膜注入的区域、即LDD和两栅极电极间的区域，比通过氧化硅注入的区域、即源极区域和漏极区域，注入量减少，利用再一次的杂质注入工序，同时形成高浓度杂质的注入区域13c的源极区域和漏极区域和低浓度杂质的注入区域13b的LDD区域。
再者，这时薄膜晶体管的两栅极电极间仅由注入与LDD区域相同浓度的低浓度杂质的多晶硅薄膜组成的低浓度杂质注入区域13b进行连接。
此外，栅极电极15下的多晶硅薄膜成为薄膜晶体管的沟道区域13a。
如图2c所示，在对薄膜晶体管注入杂质后，去除LDD区域上的氧化钽薄膜。
然后，如图2d所示，形成由氧化硅组成的层间绝缘膜16。在常压下用CVD法在430℃形成氧化硅，在本工序中能同时使注入的杂质活性化。最后，在对接触孔进行开孔后，形成源极·漏极21、22、并形成薄膜晶体管。
实施例3
图3a到图3d表示本发明实施例3的液晶显示装置用有源矩阵阵列的制造工序。
首先，如图3a所示，利用等离子体CVD法、用50nm的膜厚，在表面涂敷氧化硅的玻璃基片11上形成非晶态硅薄膜。在氮气中对非晶态硅进行450℃ 90分钟的热处理、降低膜中的氢浓度后，用激态复合物激光器退火，使非晶态硅薄膜结晶化，形成作为活性层的多晶硅薄膜13。
将这种多晶硅薄膜13加工成薄膜晶体管的形状，并在其上用85nm形成作为栅极绝缘膜14a的氧化硅。在这种氧化硅上形成作为第2栅极绝缘膜14b的50nm的氧化钽。
接着，在p沟道薄膜晶体管上形成两个栅极电极15。用80nm钛(Ti)、及在钛上形成的在铝(Al)中含有7.4％锆(Zr)的150nm合金，即共计230nm的膜厚构成栅极电极15，以便与氧化钽连接。这时，n沟道薄膜晶体管上用栅极电极材料进行覆盖。
然后，在p沟道薄膜晶体管的源极区域和漏极区域中注入硼(B)。利用离子掺杂法、用加速电压60KV、剂量5×1015/cm2注入硼(B)。
如图3b所示，在硼离子注入后，在n沟道薄膜晶体管上形成栅极电极15。象素TFT的栅极电极是双电极结构，而且在LDD区域上和象素TFT的两栅极电极间残存氧化钽膜，有选择地去除源极区域和漏极区域上的氧化钽膜。在对氧化钽薄膜加工成前述形状后，利用离子掺杂法、用加速电压80KV、剂量1×1015/cm2注入磷(P)。
这时，利用注入与LDD区域相同浓度的低浓度杂质的多晶硅薄膜，对象素TFT的两栅极电极间进行连接。在对薄膜晶体管注入杂质后，以栅极电极为掩模，去除LDD区域上和两栅极电极间的氧化钽薄膜。借助于进行这种氧化钽去除工序，能大幅度地降低薄膜晶体管的断开(OFF)电流。
接着，如图3c所示，形成由氧化硅组成的第1层间绝缘膜16。在常压下用CVD法在430℃形成氧化硅，在本工序中能同时使注入的杂质活性化。在第1层间绝缘膜16上形成由ITO(Indium-Tin-Oxide)膜组成的象素电极18，形成由氧化硅组成的第2层间绝缘膜17。
如图3d所示，在对接触孔进行开孔后，形成源·漏电极21、22。此外，在用等离子体CVD形成成为保护膜23的氮化硅、在氢气中进行350℃的退火处理后，有选择地去除象素电极18上的氮化硅·氧化硅沉积膜，形成有源矩阵阵列。
图4是用从图3a到图3d的有源矩阵阵列制作的液晶显示装置的结构剖视图的一例，是对象素单元加以放大表示的图形。在玻璃基片11上形成的有源矩阵与相对的基片43间通过定向膜46保持有液晶47，以薄膜晶体管为开关元件驱动象素电极18，对液晶进行充电、进行图像显示。
这种液晶显示装置与在象素中使用以往的双LDD薄膜晶体管的场合相比，能实现元件的微细化，并能提高液晶显示装置的开口率。这里，41是黑底，42是偏光板，44是彩色滤光片，45是透明导电层。
此外，在本实施例中，虽然对在象素驱动用薄膜晶体管上具有LDD结构的场合进行了说明，但也可以在驱动电路单元的n沟道薄膜晶体管的至少一部分上使用LDD结构，特别具有改善可靠性的效果。
如上所述，具有本发明的LDD结构的薄膜晶体管，最好为5KΩ～150KΩ的薄膜电阻的低浓度杂质区域、将各栅极电极间加以连接，能同时减小薄膜晶体管的漏电流和缩小元件尺寸。能够仅用光刻机的最小线宽，规定薄膜晶体管的各栅极电极间的尺寸，电极间隔能够做成5μm，与以往的10μm相比，能使元件尺寸缩小到50％。
在使用本发明的有源矩阵阵列的液晶显示装置中，具有能缩小驱动象素电极的薄膜晶体管的元件尺寸、提高清晰度、由于开口率改善而使亮度增加、和降低消耗电力的效果。

Claims (8)

1.一种薄膜晶体管，其特征在于，在以多晶硅薄膜为活性层、并且在1个薄膜晶体管具有多根栅极电极的薄膜晶体管中，
在薄膜晶体管的沟道区域和源极与漏极区域之间，具有与所述源极与漏极区域相比低浓度地注入杂质的多晶硅区域，并且
仅用所述低浓度地注入杂质的多晶硅薄膜，形成各栅极电极之间的多晶硅薄膜。
2.如权利要求1所述的薄膜晶体管，其特征在于，低浓度地注入杂质的多晶硅薄膜的薄膜电阻是5KΩ～150KΩ。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，在薄膜晶体管的沟道长度方向上，包括薄膜晶体管的源极和漏极区域间的全部低浓度注入杂质的多晶硅薄膜长度的总和是大于6μm小于12μm。
4.一种薄膜晶体管的制造方法，其特征在于，以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极、在沟道区域和源极区域以及漏极区域间具有低浓度杂质的注入区域的LDD结构的薄膜晶体管的制造方法，包括下述工序：
在注入第1杂质后，在包含栅极电极间的多晶硅区域上成为LDD区域的区域上形成注入掩模，
进行第2杂质的注入，形成成为薄膜晶体管的源极区域和漏极区域的高浓度杂质注入区域。
5.一种薄膜晶体管的制造方法，其特征在于，在以多晶硅薄膜为活性层、在所述多晶硅薄膜上具有栅极绝缘膜、在所述栅极绝缘膜上具有多根栅极电极、在沟道区域和源极区域以及漏极区域间具有低浓度杂质的注入区域的LDD结构的薄膜晶体管的制造方法中，包括下述工序：
在多晶硅薄膜上沉积不同种类的栅极绝缘膜，
至少在源极区域和漏极区域上除去所述栅极绝缘膜的上层绝缘膜，而且
在加工成覆盖在低浓度杂质区域上和各栅极电极间的多晶硅上的形状后，再一次利用杂质注入工序，形成薄膜晶体管的源极区域和漏极区域以及低浓度杂质的注入区域。
6.如权利要求5所述的薄膜晶体管的制造方法，其特征在于，包括在杂质注入工序后，除去覆盖在低浓度杂质区域和各栅极电极间的多晶硅上的上层栅极绝缘膜的工序。
7.如权利要求5或6所述的薄膜晶体管的制造方法，其特征在于，用在多晶硅薄膜上的氧化硅薄膜上由氮化硅或者氧化钽组成的双层栅极绝缘膜，形成栅极绝缘膜。
8.一种液晶显示装置，其特征在于，使用以多晶硅薄膜作为活性层、在同一基片内对驱动电路进行集成化的有源矩阵阵列，
所述有源矩阵阵列至少在驱动象素电极的薄膜晶体管上具有多根栅极电极，
具有在所述薄膜晶体管的沟道区域和源极区域和漏极区域间具有低浓度杂质注入区域的LDD结构，而且
仅在低浓度杂质的注入区域，形成各栅极电极间的多晶硅薄膜。
CN98106381A 1997-04-08 1998-04-08 薄膜晶体管及其制造方法和使用它的液晶显示装置 Pending CN1198596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88563/97 1997-04-08
JP08856397A JP3274081B2 (ja) 1997-04-08 1997-04-08 薄膜トランジスタの製造方法および液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
CN1198596A true CN1198596A (zh) 1998-11-11

Family

ID=13946345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98106381A Pending CN1198596A (zh) 1997-04-08 1998-04-08 薄膜晶体管及其制造方法和使用它的液晶显示装置

Country Status (7)

Country Link
US (1) US6034748A (zh)
EP (1) EP0871227B1 (zh)
JP (1) JP3274081B2 (zh)
KR (1) KR19980081122A (zh)
CN (1) CN1198596A (zh)
DE (1) DE69803713T2 (zh)
TW (1) TW423159B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208352B2 (en) 2001-12-19 2007-04-24 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7211475B2 (en) 2001-12-19 2007-05-01 Samsung Sdi Co., Ltd. CMOS thin film transistor
CN1327283C (zh) * 1999-06-04 2007-07-18 株式会社半导体能源研究所 电光装置和电子装置
CN1327285C (zh) * 2003-07-22 2007-07-18 东芝松下显示技术有限公司 电路阵列基板及其制造方法
CN100358158C (zh) * 2003-09-03 2007-12-26 三星Sdi株式会社 具有串联薄膜晶体管的有源矩阵有机发光装置及其制法
CN100376997C (zh) * 2003-11-22 2008-03-26 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN100523966C (zh) * 2001-02-06 2009-08-05 株式会社日立制作所 显示装置及其制造方法
CN102082181A (zh) * 2010-12-15 2011-06-01 四川虹视显示技术有限公司 一种有机发光器件像素电路的薄膜晶体管结构
WO2014190715A1 (zh) * 2013-05-28 2014-12-04 京东方科技集团股份有限公司 像素结构及液晶面板
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN109950283A (zh) * 2019-03-25 2019-06-28 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3983460B2 (ja) * 1999-07-06 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
GB2358082B (en) * 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
GB2358083B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
KR100698238B1 (ko) * 2000-08-26 2007-03-21 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
JP3522216B2 (ja) * 2000-12-19 2004-04-26 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP2002313804A (ja) * 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
WO2003088193A1 (fr) * 2002-04-16 2003-10-23 Sharp Kabushiki Kaisha Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat
KR100454751B1 (ko) 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
US7145209B2 (en) * 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
CN100392868C (zh) * 2003-10-17 2008-06-04 统宝光电股份有限公司 薄膜晶体管结构
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI268617B (en) * 2005-08-26 2006-12-11 Chunghwa Picture Tubes Ltd Thin film transistor
KR101056431B1 (ko) * 2010-06-04 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법
JP2014165310A (ja) * 2013-02-25 2014-09-08 Japan Display Inc 表示装置
CN104882414B (zh) * 2015-05-06 2018-07-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN104952934B (zh) * 2015-06-25 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072655B2 (ja) * 1991-05-21 2000-07-31 ソニー株式会社 アクティブマトリクス表示装置
JPH05121439A (ja) * 1991-10-25 1993-05-18 Sharp Corp 薄膜トランジスタの製造方法
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP2935083B2 (ja) * 1992-10-22 1999-08-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH08255907A (ja) * 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327283C (zh) * 1999-06-04 2007-07-18 株式会社半导体能源研究所 电光装置和电子装置
CN1874026B (zh) * 1999-06-04 2011-06-08 株式会社半导体能源研究所 电光装置和电子装置
CN100523966C (zh) * 2001-02-06 2009-08-05 株式会社日立制作所 显示装置及其制造方法
US7381990B2 (en) 2001-12-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates fabricated using super grain silicon crystallization
US7211475B2 (en) 2001-12-19 2007-05-01 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7235434B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystallization and method of fabricating the same
US7235435B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Method for fabricating thin film transistor with multiple gates using metal induced lateral crystallization
US7208352B2 (en) 2001-12-19 2007-04-24 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7294537B2 (en) 2001-12-19 2007-11-13 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization
CN1327285C (zh) * 2003-07-22 2007-07-18 东芝松下显示技术有限公司 电路阵列基板及其制造方法
CN100358158C (zh) * 2003-09-03 2007-12-26 三星Sdi株式会社 具有串联薄膜晶体管的有源矩阵有机发光装置及其制法
CN100376997C (zh) * 2003-11-22 2008-03-26 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN102082181A (zh) * 2010-12-15 2011-06-01 四川虹视显示技术有限公司 一种有机发光器件像素电路的薄膜晶体管结构
CN102082181B (zh) * 2010-12-15 2013-01-02 四川虹视显示技术有限公司 一种有机发光器件像素电路的薄膜晶体管结构
WO2014190715A1 (zh) * 2013-05-28 2014-12-04 京东方科技集团股份有限公司 像素结构及液晶面板
CN104282696B (zh) * 2014-10-22 2018-07-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2016061961A1 (zh) * 2014-10-22 2016-04-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9917198B2 (en) 2014-10-22 2018-03-13 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
CN104282696A (zh) * 2014-10-22 2015-01-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
US10304963B2 (en) 2015-04-09 2019-05-28 Boe Technology Group Co., Ltd. Polysilicon thin film transistor and manufacturing method thereof, array substrate, display panel
CN109950283A (zh) * 2019-03-25 2019-06-28 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法
CN109950283B (zh) * 2019-03-25 2021-11-19 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法

Also Published As

Publication number Publication date
US6034748A (en) 2000-03-07
DE69803713T2 (de) 2002-05-29
JP3274081B2 (ja) 2002-04-15
TW423159B (en) 2001-02-21
EP0871227A2 (en) 1998-10-14
DE69803713D1 (de) 2002-03-21
KR19980081122A (ko) 1998-11-25
EP0871227B1 (en) 2002-02-06
JPH10284734A (ja) 1998-10-23
EP0871227A3 (en) 1999-12-08

Similar Documents

Publication Publication Date Title
CN1198596A (zh) 薄膜晶体管及其制造方法和使用它的液晶显示装置
CN1106694C (zh) 半导体器件
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1282252C (zh) 电子电路
CN1553507A (zh) 半导体器件及其制造方法
CN1213812A (zh) 有源矩阵显示器件
CN1160927A (zh) 显示器件
CN1045844C (zh) 制造薄膜晶体管的方法
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
CN1652167A (zh) 有源矩阵面板
CN1992350A (zh) 用于显示面板的薄膜晶体管基板
CN1741257A (zh) 晶体管和半导体电路的制造方法
CN1121741C (zh) 半导体器件及其制造方法
CN1652349A (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
CN1296632A (zh) 场发射器件,其制造方法及使用它的显示器件
CN1248787A (zh) 制造半导体器件的方法
CN1126154C (zh) 有源矩阵型显示装置
CN1612004A (zh) 阵列基板及平面显示装置
CN1287210C (zh) 反射式液晶显示器及周边电路的制造方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
CN1324389C (zh) 液晶显示器的制造方法
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
CN1300856C (zh) 薄膜晶体管结构及其制作方法
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
CN1741284A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication