CN1324389C - 液晶显示器的制造方法 - Google Patents
液晶显示器的制造方法 Download PDFInfo
- Publication number
- CN1324389C CN1324389C CNB031194362A CN03119436A CN1324389C CN 1324389 C CN1324389 C CN 1324389C CN B031194362 A CNB031194362 A CN B031194362A CN 03119436 A CN03119436 A CN 03119436A CN 1324389 C CN1324389 C CN 1324389C
- Authority
- CN
- China
- Prior art keywords
- layer
- conductivity type
- film transistor
- drain
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种制造液晶显示器的方法:首先,依序形成一无掺杂硅层、n型硅层及一金属层于基板上;图案化以定义n型TFT及像素TFT的源极/漏极及储存电容底部电极;全面形成一栅极氧化层及一栅极金属层;图案化以形成n型TFT的栅极、p型TFT的栅极、电源电极及像素TFT的栅极及像素储存电容,其中栅极的位置与其已形成的源极/漏极距离不对称,以抑制漏电流;再形成裸露该p型TFT的预定区的一光阻图案,再施以p型杂质布植以形成p型TFT的源极/漏极。在移除光阻图案后,先施以退火制程以活化杂质,再形成一感光树脂护层于所有表面;再经图案化形成接触洞,再形成ITO层,随之图案化以形成连接透明连接导线及像素电容的顶部电极。
Description
技术领域
本发明与一种液晶显示器制程技术有关,特别是有关于一种低温多晶硅液晶显示器制程技术,以最精简的光罩数去完成包含驱动电路和液晶显示像素制作的技术。
发明背景
液晶显示器(LCD)是一种平面的显示器,具有低耗电量特性,同时由于与同视窗尺寸的阴极射线管(CRT)相比,不论就占用空间或质量而言都要小得多,且不会有一般CRT的曲面。因此已广泛应用于各式产品,包括消费性电子产品如掌上型计算机,电脑字典,手表,手机,尺寸较大的手提型电脑,通讯终端机,显示板,个人桌上型电脑,甚至高解析度电视(HDTV)等都不难看到其踪迹及其受欢迎的程度。特别是主动矩阵型薄膜晶体管液晶显示器(TFT-LCD),由于其可视角、对比表现都比被动矩阵型的STN-LCD要好得多,且具有更佳的反应时间。
此外就TFT-LCD而言,长期以来多以传统非晶硅做为TFT-LCD的TFT的主要材料,如今已另有一选择,即使用多晶硅取代非晶硅并且有可能成为主流。这主要着眼于不管是电子或电洞的移动速率(mobility),多晶硅都要比非晶硅提供更佳的移动速率。除此之外,多晶硅TFT-LCD还有一个优点是形成LCD面板的驱动电路(包含nMOS晶体管或pMOS晶体管甚至于互补式金氧半晶体管)可以和像素面板的制造同时进行。由于所述因素,多晶硅型TFT-LCD可以提供比非晶硅型TFT-LCD更佳的切换速率,更具吸引力。
当然多晶硅型TFT-LCD也并非没有缺点,例如当TFT进行开关切换至关闭状态时,往往仍有甚大的漏极漏电流。不过这通常可以藉助双栅极(dual gate),或淡掺杂漏极(LDD)的技术克服,例如由Ha等人所获得的美国专利第5940151号,即为一例。Ha专利的制造方法简述如下:首先请参考图1A所示TFT-LCD的一个像素的俯视示意图。图1A中扫瞄线50和信号线40垂直相交,其中扫瞄线50,直接与像素TFT栅极14连接,信号线40则是连接至像素TFT的源极11S,储存电容极板17和18则和像素TFT的漏极连接,储存电容的上极板并连接至像素之外,即其顶部电容极板18的接触区在像素面板外。像素电容极板15亦连接于像素TFT的漏极。
图1B至图1E则显示包含一个像素(沿图1A的a-a’线)及其驱动电路的示意图。首先在基板1000上依序先沉积一n型重掺杂的硅层再形成金属层,随后再以使用微影及蚀刻技术(使用第一次光罩图案),定义了像素TFT的源极/漏极区11S及11D,漏极区11D并包含储存电容电极板17;而驱动电路则定义了n型TFT的源极21S/漏极区21D。随后在全面形成一硅层后,再以微影及蚀刻技术(使用第二次光罩图案),定义硅层,以做为像素TFT的通道及淡掺杂漏极区LDD(lightlydoped drain)的预定区域10’、n型TFT的通道及LDD的预定区域20n’,其中被定义的硅层10’、20n’叠加于其对应的源极/漏极区以形成电性连接。此外,并定义硅层以形成p型TFT的通道及源极/漏极区的预定区域20p’。
请参考图1C,随后,在依序形成氧化层及栅极金属,再微影及蚀刻技术(使用第三次光罩图案),定义像素TFT的栅极14、储存电容介电层100及顶部电极18,同时于驱动电路区定义n型TFT的栅极24n及p型TFT的栅极24p。接着,全面性进行n型一LDD离子布植以形成LDD区12与22。
请参考图1D所示的横截面示意图。接着,再形成光阻图案63(使用第四次光罩图案)以掩模像素区及驱动电路区的n型TFT,同时裸露p型TFT的硅层。随后,以p型导电性杂质进行离子植入,用以形成源极23S/漏极23D。
紧接着,在去除光阻图案63后,请参考图1E,先形成护层300于裸露的表面,再以微影及蚀刻技术(使用第五次光罩图案)分别于像素区及驱动电路区形成接触洞。随后,再全面形成氧化铟(ITO)于接触洞中及护层300上。最后再以微影及蚀刻技术(使用第六次光罩图案)定义像素电容的底部电极15并与储存电容及像素TFT形成连接,同时在驱动电路区形成p型TFT及n型TFT的ITO25连接。
发明内容
本发明的目的,是提供一种低温多晶硅液晶显示器的制造方法,在本发明的方法中,只需用五道光罩即可完成驱动电路区的互补式金氧半薄膜晶体管及像素区薄膜晶体管的制造。
一种制造液晶显示器的像素薄膜晶体管(TFT)及于驱动电路区同时形成第一导电型TFT及第二导电型TFT的方法,其中该方法至少包含以下步骤:
由下而上依序形成一无掺杂硅层、第一导电型硅层及一金属层于一基板上;
图案化该金属层及该第一导电型硅层,用以定义该第一导电型TFT的源极/漏极、该像素TFT的源极/漏极及该像素储存电容底部电极;
全面形成一栅极氧化层及一栅极金属层于该基板上图案后的表面上:
图案化该栅极氧化层及该栅极金属层,用以在驱动电路区形成该第一导电型TFT的栅极、该第二导电型TFT的栅极,及电源电极,并同时于该像素区形成该像素TFT的栅极,并形成该像素储存电容;
形成一第一光阻图案于该基板图案后的表面,该第一光阻图案裸露该第二导电型TFT的预定区;
植入第二导电型杂质,以该第一光阻图案及该第二导电型TFT的栅极为掩模,以使得该第二导电型TFT的源极/漏极经仅含有第二导电型杂质;
移除该第一光阻图案;
全面形成一护层于该像素区及该驱动电路区表面;
图案化该护层,用以形成接触洞,该接触洞是用以分别裸露该电源电极、该第一导电型TFT的源极/漏极、该第二导电型TFT的源极/漏极、该像素TFT的源极/漏极及该像素电容的顶部电极;
形成一透明导体氧化层于所有区域,除填满所述接触洞,并形成于该护层上;
图案化该护层上的透明导体氧化层,用以进行该第一导电型TFT、第二导电型TFT、该像素TFT、及该储存电容的连接。
所述的方法,其中所述的无掺杂硅层、一第一导电型硅层沉积法是先以不含第一导电型杂质沉积,次导入包含该第一导电型杂质的气体以沉积该第一导电型杂质掺杂硅层。
所述的方法,其中所述的图案化该金属层及该第一导电型硅层是先以微影及蚀刻技术定义该金属层,次再以该图案化的金属层为掩模蚀刻该第一导电型硅层。
所述的方法,其中所述的第一导电型TFT的栅极与其源极距离小于栅极与其漏极的距离、该像素TFT的栅极与其源极距离小于栅极与其漏极的距离,用以抑制漏电流。
所述的方法,其中还包含在图案化该栅极金属层后及形成一第一光阻图案前,先形成一淡掺杂漏极(LDD)掩模层,以定义进行LDD植入的范围,接着,施以n型杂质掺杂,再移除该LDD掩模层。
所述的方法,其中所述的护层形成图案化该护层步骤是包含先沉积一感光树脂层,再以光罩对该感光树脂照光以形成接触洞图案。
所述的方法,其中还包含在该感光树脂层形成前先进行退火,以活化所述的第一及第二导电型杂质。
所述的方法,其中所述的护层形成及图案化该护层步骤是包含:
先沉积一氮化硅层;
施以退火,以活化所述的第一及第二导电型杂质;
沉积该感光树脂层;
图案化该感光树脂层以形成接触洞上部结构;及
以该感光树脂层为掩模图案化该氮化硅层以完成该接触洞的结构。
一种制造液晶显示器的像素薄膜晶体管(TFT)及于驱动电路区同时形成第一导电型TFT及第二导电型TFT的方法,其中该方法至少包含以下步骤:
由下而上依序形成一无掺杂硅层、第一导电型硅层及一金属层于一基板上;
图案化该金属层及该第一导电型硅层,用以定义该第一导电型TFT的源极/漏极、该像素TFT的源极/漏极及该像素储存电容底部电极;
全面形成一栅极氧化层及一栅极金属层于该基板上图案后的表面上;
图案化该栅极氧化层及该栅极金属层,用以在驱动电路区形成该第一导电型TFT的栅极、该第二导电型TFT的栅极,及电源电极,并同时于该像素区形成该像素TFT的栅极,并形成该像素储存电容,其中第一导电型TFT的栅极与其源极/漏极距离不对称,像素TFT的栅极与其源极/漏极距离亦不对称;
形成一第一光阻图案于该基板图案后的表面,该第一光阻图案裸露该第二导电型TFT的预定区;
植入第二导电型杂质,以该第一光阻图案及该第二导电型TFT的栅极为掩模,以使得该第二导电型TFT的源极/漏极仅含有第二导电型杂质;
移除该第一光阻图案;
施以退火制程,用以活化该第一导电型杂质及该第二导电型杂质;
全面形成一感光树脂做为护层于该像素区及该驱动电路区表面;
图案化该护层,用以形成接触洞,该接触洞是用以分别裸露该电源电极、该第一导电型TFT的源极/漏极、该第二导电型TFT的源极/漏极、该像素TFT的源极/漏极及该像素电容的顶部电极:
形成一透明导体氧化层于所有区域,除填满所述接触洞,并形成于该护层上;
图案化该护层上的透明导体氧化层,用以进行该第一导电型TFT、第二导电型TFT、该像素TFT、及该储存电容的连接。
所述的方法,其中所述的无掺杂硅层、一第一导电型硅层沉积法是先以不含第一导电型杂质沉积,次导入包含该第一导电型杂质的气体以沉积该第一导电型杂质掺杂硅层。
所述的方法,其中所述的图案化该金属层及该第一导电型硅层是先以微影及蚀刻技术定义该金属层,次再以该图案化的金属层为掩模蚀刻该第一导电型硅层。
所述的方法,其中所述的不对称,是指栅极与其源极距离小于栅极与其漏极的距离,用以抑制漏电流。
所述的方法,其中还包含在图案化该栅极金属层后及形成一第一光阻图案前,先形成一淡掺杂漏极(LDD)掩模层,以定义进行LDD植入的范围,接着,施以n型杂质掺杂,再移除该LDD掩模层。
附图说明
图1A所示为传统TFT-LCD一基本像素的俯视示意图;
图1B至图1E的横截面示意图显示传统TFT-LCD的制程步骤,其中像素部分是沿图1A的a-a’线;
图2A所示是依据本技术方案在驱动电路区及像素区分别形成源极/漏极的横截面示意图,此外像素区亦形成储存电容的底部电极;
图2B所示是依据本技术方案在驱动电路区及像素区分别形成栅极的横截面示意图,像素区亦形成储存电容的顶部电极,请注意栅极和源极/漏极距离是不对称的;
图2C所示为依据本发明方法,施以LDD离子布植的示意图;
图2D所示为依据本发明的方法,对驱动电路区的p型TFT区施以离子布植的示意图;
图2E所示为依据本发明的方法,在护层形成后对护层形成接触窗的横截面示意图;
图2F所示为依据本发明的方法,在接触窗形成后,再以ITO回填并图案化,以形成连线,同时也做为像素区液晶储存电容的示意图;
图号说明
储存电容介电层100 光阻图案63、136、150
漏极区11D、21D、23D 源极11S、21S、23S
LDD 12、22 像素TFT的栅极14、140I
像素电容电极15 储存电容电极17、18
通道及LDD的预定区域20n’、10’
通道及源极/漏极的预定区域20p’
源极23S/漏极区23D 栅极24n、14
驱动电路区的IT025 信号源40、124s
扫描线50、140 通道10、20p、20n
n型TFT的栅极120g n型TFT的LDD区120/
p型TFT的源极122s p型TFT的漏极区122d
具体实施方式
请参见图2A所示的横截面示意图。其形成步骤如下:首先形成一非晶硅层103于一透明基板100上。接着,以雷射束对非晶硅层103进行结晶化,随后再沉积n+导电性杂质掺杂的多晶硅层110(以下简称n+多晶硅层110)于非晶硅层103上。最后再沉积金属层115于所述n+多晶硅层110上。所述步骤中,也可以是所述非晶硅层103沉积至一预定厚度后,再同步掺杂所述n+杂质以形成一表层掺杂的非晶硅层110,接着,再以雷射束对所述非晶硅层103及110进行结晶化而分别形成n+多晶硅层110及无掺杂多晶硅层103,接着再沉积金属层115。
仍请参考图2A,接着,再以微影及蚀刻制程,图案化所述金属层115,再以所述金属层115为掩模蚀刻所述n+多晶硅层110,以所述无掺杂多晶硅层103为蚀刻终止层。以定义驱动电路区101的n型TFT的源极120s/漏极120d及像素区102的像素TFT的源极124s/漏极124d与储存电容125的底部电极115。p型TFT至此尚未进行。
接着,请参考图2B,一栅极氧化层130、及栅极金属层135,接着依序沉积于所有表面上。再以微影及蚀刻制程,图案化所述栅极金属层135,再以所述栅极金属层135为掩模,蚀刻栅极氧化层130,用以在驱动电路区101定义出p-型TFT的栅极122g、所述n型TFT的栅极120g、所述像素TFT的的栅极124g、及所述储存电容125的顶部电极135及电容介电层130,与所述驱动电路电源电极VDD(未图示)及参考电位VSS。请注意,为抑制TFT关闭状态时仍可能存在的漏电流,可以将所述栅极位置120g与所述源极120s及所述漏极120d间的距离以不对称距离来形成,例如栅极位置120g与所述漏极120d距离大于所述栅极位置120g与所述源极120s的距离来达到抑制漏电流的效果。同理,像素TFT的栅极124g与所述漏极124d相距间隔也要大于其与源极124s的距离。如图2B所示。另一种抑制所述漏电流的方法是形成光阻136掩模住储存电容区,再全面施以淡掺杂漏极的方式(LDD),还包含在图案化该栅极金属层后及形成一第一光阻图案前,先形成一淡掺杂漏极掩模层,以定义进行淡掺杂漏极植入的范围,接着,施以n型杂质掺杂,再移除该淡掺杂漏极掩模层。如图2C形成LDD区120/及124/于多晶硅层103内,当然栅极122g的两侧也有n-杂质掺杂区。由于已形成栅极对源极/漏极距离不对称,因此,这一步骤是选择性的。
请参考图2D,一用以定义驱动电路区101p型TFT的第一光阻图案150接着覆盖所有区域、紧接着以p-型TFT栅极122g的栅极金属层135,及所述第一光阻图案150为掩模,以p型导电性杂质做为杂质离子,施以离子布植,布植剂量需高于所述LDD的n-剂量,以使得p型TFT的源极/漏极预定区122s及122d,经电性补偿后仍有足够浓度的p型导电性杂质浓度。
请参考图2E,在去除该第一光阻图案150后,接着再形成护层160于所有表面,并平坦化之。护层160的形成方式,可以有如下选择,例如(1)全面沉积氮化硅层,以覆盖所述驱动电路及像素区的所有元件,再继续沉积以平坦化、(2)先沉积一氮化硅层,次沉积氧化硅层也可。(3)先沉积部分厚度的氮化硅层,接着,再沉积感光树脂(photosensitive resin layer)。或(4)全部纯以感光树脂为护层的材料。在后二者包含感光树脂的情况,感光树脂本身即可利用照光的步骤,而形成接触洞的图案如图2E所示。不需额外光阻。不过,感光树脂通常需要在形成后照深紫外光(UV)以除去固有的色彩以使其透明化。而在第(1)及第(2)种情况,则需以额外光阻图案。再利用微影及蚀刻技术转移光阻图案至氮化硅层,但若是第(3)及第(4)种包含感光性树脂时,则感光性树脂本身即可以微影制程图案化,而省去形成光阻步骤。
除此之外,请注意,为活化导电性杂质离子,在护层160形成前或后需进行退火程序,以一较佳实施例而言,如果护层材质是氧化层或氮化硅层。退火时可以选择在含氢的气氛下进行,以减少多晶硅表面断键所可能产生的问题。但若护层160包含感光性树脂,先需在感光性树脂形成前,即需先进行退火。
最后,如图2F所示,再全面沉积透明导电氧化层170,例如ITO以填满所有接触洞,并且在护层160上,形成所述导电氧化层。导电氧化层170需经过微影及蚀刻步骤,以形成如图示,在驱动电路区101形成透明电导线,而在像素区102,不只做为储存电容125与像素TFT的连接线外,同时也可以做为像素电容的底部电极。
本发明以较佳实施例说明如上,而熟悉此领域技术者,在不脱离本发明的精神范围内,当可作些许更动润饰,其专利保护范围更当视后附的申请专利范围及其等同领域而定。
Claims (6)
1、一种制造液晶显示器的像素薄膜晶体管及于驱动电路区同时形成第一导电型薄膜晶体管及第二导电型薄膜晶体管的方法,其特征在于该方法至少包含以下步骤:
由下而上依序形成一无掺杂硅层、第一导电型硅层及一金属层于一基板上;
图案化该金属层及该第一导电型硅层,用以定义该第一导电型薄膜晶体管的源极/漏极、该像素薄膜晶体管的源极/漏极及像素储存电容底部电极;
全面形成一栅极氧化层及一栅极金属层于图案化该金属层及该第一导电型硅层之后的表面上;
图案化该栅极氧化层及该栅极金属层,用以在驱动电路区形成该第一导电型薄膜晶体管的栅极、该第二导电型薄膜晶体管的栅极,及电源电极,并同时于像素区形成该像素薄膜晶体管的栅极,并形成该像素储存电容,其中所述的第一导电型薄膜晶体管的栅极与其源极距离小于栅极与其漏极的距离、该像素薄膜晶体管的栅极与其源极距离小于栅极与其漏极的距离,用以抑制漏电流;
形成一第一光阻图案于图案化该栅极氧化层及该栅极金属层之后的表面,该第一光阻图案裸露该第二导电型薄膜晶体管的预定区;
植入第二导电型杂质,以该第一光阻图案及该第二导电型薄膜晶体管的栅极为掩模,以使得该第二导电型薄膜晶体管的源极/漏极仅含有第二导电型杂质;
移除该第一光阻图案;
全面形成一护层于该像素区及该驱动电路区表面;
图案化该护层,用以形成接触洞,该接触洞是用以分别裸露该电源电极、该第一导电型薄膜晶体管的源极/漏极、该第二导电型薄膜晶体管的源极/漏极、该像素薄膜晶体管的源极/漏极及该像素存储电容的顶部电极;
形成一透明导体氧化层于所有区域,除填满所述接触洞,并形成于该护层上;
图案化该护层上的透明导体氧化层,用以进行该第一导电型薄膜晶体管、第二导电型薄膜晶体管、该像素薄膜晶体管、及该像素储存电容的连接。
2、如权利要求1所述的方法,其特征在于:所述的无掺杂硅层、一第一导电型硅层沉积法是先形成不含第一导电型杂质的该无掺杂硅层,再导入包含该第一导电型杂质的气体以沉积该第一导电型硅层。
3、如权利要求1所述的方法,其特征在于:所述的图案化该金属层及该第一导电型硅层是先以微影及蚀刻技术定义该金属层,次再以该金属层为掩模蚀刻该第一导电型硅层。
4、如权利要求1所述的方法,其特征在于:还包含在图案化该栅极金属层后及形成一第一光阻图案前,先形成一淡掺杂漏极掩模层,以定义进行淡掺杂漏极植入的范围,接着,施以n型杂质掺杂,再移除该淡掺杂漏极掩模层。
5、如权利要求1所述的方法,其特征在于还包含在一感光树脂层形成前先进行退火,以活化前述的第一导电型硅层中的导电型杂质以及活化前述的第二导电型杂质。
6、如权利要求1所述的方法,其特征在于:所述的护层形成及图案化该护层步骤是包含:
先沉积一氮化硅层;
施以退火,以活化前述的第一导电型硅层中的导电型杂质以及活化前述的第二导电型杂质;
沉积感光树脂层;
图案化该感光树脂层以形成接触洞上部结构;及
以该感光树脂层为掩模图案化该氮化硅层以完成该接触洞的结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031194362A CN1324389C (zh) | 2003-03-12 | 2003-03-12 | 液晶显示器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031194362A CN1324389C (zh) | 2003-03-12 | 2003-03-12 | 液晶显示器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1530717A CN1530717A (zh) | 2004-09-22 |
CN1324389C true CN1324389C (zh) | 2007-07-04 |
Family
ID=34285103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031194362A Expired - Fee Related CN1324389C (zh) | 2003-03-12 | 2003-03-12 | 液晶显示器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1324389C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100372083C (zh) * | 2005-06-02 | 2008-02-27 | 友达光电股份有限公司 | 形成薄膜晶体管的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857907A (en) * | 1986-04-30 | 1989-08-15 | 501 Sharp Kabushiki Kaisha | Liquid-crystal display device |
JPH08122819A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
JPH10142630A (ja) * | 1996-11-13 | 1998-05-29 | Mitsubishi Electric Corp | 液晶ディスプレイ装置及びその製造方法 |
CN1383580A (zh) * | 2000-04-07 | 2002-12-04 | 皇家菲利浦电子有限公司 | 电子器件制造 |
-
2003
- 2003-03-12 CN CNB031194362A patent/CN1324389C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857907A (en) * | 1986-04-30 | 1989-08-15 | 501 Sharp Kabushiki Kaisha | Liquid-crystal display device |
JPH08122819A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
JPH10142630A (ja) * | 1996-11-13 | 1998-05-29 | Mitsubishi Electric Corp | 液晶ディスプレイ装置及びその製造方法 |
CN1383580A (zh) * | 2000-04-07 | 2002-12-04 | 皇家菲利浦电子有限公司 | 电子器件制造 |
Also Published As
Publication number | Publication date |
---|---|
CN1530717A (zh) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101154346B (zh) | 影像显示系统及其制造方法 | |
CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
CN1680861A (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
CN105552027A (zh) | 阵列基板的制作方法及阵列基板 | |
CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
CN1375733A (zh) | 具有双金属层源极和漏极的液晶显示器及其制造方法 | |
CN1940683A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
CN1828909A (zh) | 显示装置的薄膜晶体管基板及其制造方法 | |
CN1812109A (zh) | Tft阵列面板及其制造方法 | |
CN101924122B (zh) | 一种有源矩阵有机发光显示器及其制造方法 | |
CN1992350A (zh) | 用于显示面板的薄膜晶体管基板 | |
CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101021658A (zh) | 液晶显示面板的半导体结构及其制作方法 | |
KR100847846B1 (ko) | 국부 도핑을 이용한 박막트랜지스터의 제조 방법 | |
CN1259731C (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
CN1637474A (zh) | 液晶显示器件及其制造方法 | |
CN1577434A (zh) | 薄膜半导体器件和薄膜半导体器件的制造方法 | |
CN1154174C (zh) | 平面显示器制造方法 | |
CN1629706A (zh) | 半导体元件、半导体元件阵列基板及其制造方法 | |
CN1229681C (zh) | 液晶显示器及周边电路结构及其制造方法 | |
TW554444B (en) | Manufacturing method for liquid crystal display | |
CN1237589C (zh) | 制作包含顶部栅极型tft的有源矩阵器件的方法和装置 | |
CN1540717A (zh) | 薄膜晶体管阵列面板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20190312 |
|
CF01 | Termination of patent right due to non-payment of annual fee |