CN1629706A - 半导体元件、半导体元件阵列基板及其制造方法 - Google Patents
半导体元件、半导体元件阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN1629706A CN1629706A CNA2004101020422A CN200410102042A CN1629706A CN 1629706 A CN1629706 A CN 1629706A CN A2004101020422 A CNA2004101020422 A CN A2004101020422A CN 200410102042 A CN200410102042 A CN 200410102042A CN 1629706 A CN1629706 A CN 1629706A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- array substrate
- device array
- layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 135
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 106
- 239000011229 interlayer Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims description 99
- 239000010409 thin film Substances 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 239000004744 fabric Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 31
- 229920005591 polysilicon Polymers 0.000 description 31
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 238000005755 formation reaction Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 239000012530 fluid Substances 0.000 description 7
- 238000005868 electrolysis reaction Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 241001062009 Indigofera Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012267 brine Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供能够抑制静电破坏、能够提高成品率的半导体元件阵列基板。在清洗玻璃基板3的层间绝缘膜一侧之前，在各像素5的每个显示点5a、5b、5c形成隔着层间绝缘膜与栅极电极布线11连通而开口的空孔36。在清洗玻璃基板3的层间绝缘膜一侧时，通过空孔36在栅极电极布线11集聚与薄膜晶体管8的多晶硅半导体层21集聚的电荷同样的电荷。栅极电极布线11与多晶硅半导体层21处于近似相等的电位。能够抑制在多晶硅半导体层21与栅极电极布线11之间产生的电位差。
Description
技术领域
本发明涉及布线层与半导体层分离设置的半导体元件、具有该半导体元件的半导体元件阵列基板、以及该半导体元件阵列基板的制造方法。
背景技术
近年来，作为平面显示装置的液晶显示装置，多数具有作为薄膜晶体管基板的半导体元件阵列基板。该半导体元件阵列基板具有绝缘性的基板，在该基板上矩阵形状成多个像素。这些多个像素具有以1组颜色为单位的例如红(Red：R)、绿(Green：G)及篮(Blue：B)的3个显示点，在这些各显示点的每1个点中分别配置像素电极、存储电容及薄膜晶体管。
然后，在半导体元件阵列基板的基板上，层叠例如多晶硅膜，呈岛状。在包含该多晶硅膜的基板上，层叠栅极绝缘膜。另外，在隔着该多晶硅膜的栅极绝缘膜上，层叠作为栅极电极布线的扫描线。再在与该扫描线分离的栅极绝缘膜上，层叠作为公共电容布线的辅助电容线。
另外，在包含这些扫描线及辅助电容线的栅极绝缘膜上，层叠层间绝缘膜。在该层间绝缘膜上，层叠通过接触孔与多晶硅膜电连接的作为图像信号布线的信号线。
再在该半导体元件阵列基板的信号线一侧，相对配置具有设置在绝缘性基板上的作为彩色层的滤色片的对置基板。另外，将液晶介于该半导体元件阵列基板与对置基板之间，加以封接，就构成液晶显示装置，这一结构是大家所知道的(例如参照专利文献1)。
【专利文献1】特开2000-187248号公报(第4-6页、图1-图3)
但是，在上述的液晶显示装置中，为了显示大量的数据，必须有非常多的像素。特别是将该液晶显示装置作为个人计算机所用的代表性的画面，在分别以3个显示点构成RGB3色时，在半导体元件阵列基板的基板上必须做进去具有这些显示点的数百万个像素。
近些年来，对液晶体显示装置的显示的要求逐步提高，要求该液晶显示装置因像素不好而造成的点缺陷要尽可能少，或者甚至没有。然而，在制造现场要高要以高成品率制造上缺陷完全没有的液晶显示装置是非常困难的，因此提供一种点缺陷少的结构及制造方法是非常重要的。
然而，液晶显示装置产生像素的点缺陷的主要原因之一是在制造该液晶显示装置的半导体元件阵列基板时存在静电破坏。即，在半导体元件阵列基板的基板上，要分别形成薄膜晶体管用的形成图形的多晶硅膜、栅极绝缘膜、扫描线、辅助电容线及层间绝缘膜，在该层间绝缘膜及栅极绝缘膜形成接触孔的阶段，即在层间绝缘膜上形成图像信号布线之间的状态下，若清洗该半导体元件阵列基板，则具有因静电破坏而导致薄膜晶体管产生特性异常的问题。
本发明正是鉴于这一点而提出的，其目的在于提供能够抑制静电破坏、能够提高成品率的半导体元件、半导体元件阵列基板及半导体元件阵列基板的制造方法。
发明内容
本发明的半导体元件具有半导体层；与该半导体层分离设置的布线层；以及设置在该布线层的相对于所述半导体层的反面、并具有与所述半导体层连通而开口的第1开口部及与所述布线层连通而开口的第2开口部的层间绝缘层。
这样，在与半导体层分离设置的布线层的相对于半导体层的反面侧设置层间绝缘层，层间绝缘层具有与半导体层连通而开口的第1开口部及与布线层连通而开口的第2开口部。其结果，因在设置了该层间绝缘层后的工序中能够产生的静电而通过第2开口部存储在布线层的电荷与通过第1开口部存储在半导体层的电荷相同，因而，抑制了加在这些导体层与布线层之间的电压，抑制了该半导体层的静电破坏，因此成品率提高。
根据本发明，由于因在设置了层间绝缘层后的工序中能够产生的静电而通过第2开口部存储在布线层的电荷也与通过第1开口部存储在半导体层的电荷相同，因此能够抑制加在这些半导体层与布线层之间的电压，能够抑制该半导体层的静电破坏，所以能够提高成品率。
附图说明
图1所示为本发明的半导体元件阵列基板第1实施形态的说明平面图。
图2为图1中的形成层间绝缘层为止的状态下的a-a的断面图。
图3为图1中的形成层间绝缘层为止的状态下的b-b的断面图。
图4所示为具有同上半导体元件阵列基板的平面显示装置的说明电路。
图5所示为同上半导体元件阵列基板的断面图。
图6所示为本发明第2实施形态的半导体元件阵列基板的说明平面图。
标号说明
2 半导体元件阵列基板
3 作为透光性基板的玻璃基板
5 像素
5a、5b、5c 显示点
8 作为半导体元件的薄膜晶体管
11 作为布线层的栅极电极布线
13 作为信号布线层的图像信号布线
21 作为半导体层的多晶硅半导体导
31 作为布线绝缘层的栅极绝缘膜
33 作为层间绝缘层的层间绝缘膜
34、35 作为第1开口部的接触孔
36 作为第2开口部的空孔
37 覆盖层
具体实施方式
以下，参照图1至图5说明本发明的液晶显示装置第1实施形态的结构。
在图1至图5中，1是作为平面显示装置的液晶显示装置1，该液晶显示装置1是顶栅型的薄膜晶体管(Thin Film Transistor：TFT)方式。另外，该液晶显示装置1如图5所示，具有作为薄膜晶体管基板的近似矩形平板状的半导体元件阵列基板2。该半导体元件阵列基板2具有近似透明的矩形平板状的作为绝缘性基板的透光性基板玻璃板3。另外，作为该玻璃基板3可以采用例如#1737玻璃基板(康宁公司生产)。
再如图4所示，在该玻璃基板3的一主而即表面上的中间部分形成作为像素显示区画面部4。然后，在该玻璃基板3上的画面部4矩阵状配置多个像素5。这些像素5具有至少2色及2色以上即1组颜色为单位的例如红(Red：R)、绿(Green：G)及蓝(Blue：B)3个显示点5a、5b、5c。这些显示点5a、5b、5c在各像素5中重复配置而构成。另外，对这些显示点5a、5b、5c的各显示点分别各配置1个像素电极6、存储电容7及作为半导体元件的薄膜晶体管8。
再在玻璃基板3的表面沿该玻璃基板3的宽度方向，配置作为布线层的扫描布线即多条栅极电极布线11。这些多条栅极电极布线11用钼(Mo)合金构成，而对玻璃基板3的横向等间隔平行分开。再有，这些多条栅极电极布线11与薄膜晶体管8电连接。
另外，在这些多条栅极电极布线11之间，分别沿玻璃基板3的横向配置作为辅助电容线的多条公共电容布线12。这些多条公共电容布线12面对玻璃基板3的横向等间隔分行分开。再有，这些多条公共电容布线12与存储电容7电连接。另外，这些多条公共电容布线12与薄膜晶体管8电连接。
再有，在玻璃基板3的表面沿该玻璃基板3的纵向，配置作为信号布线层的信号线即多条图像信号布线13。这些多条图像信号布线13用铝(Al)与高熔点金属的层叠膜构成，面对玻璃基板3的纵向等间隔分开。
另外，在该玻璃基板3的周边配置沿该玻璃基板3的横向的一侧边缘设置的、作为周边驱动电路的细长矩形平板状的Y驱动电路即栅极驱动电路14。该栅极驱动电路14沿玻璃基板3的纵向设置，与该玻璃基板3上的各栅极电极布线11的一端电连接。
另外，在沿该玻璃基板3的纵向的一端配置作为周边驱动电路的细长矩形平板状的X驱动电路即图像信号电路15。该图像信号电路15沿玻璃基板3的横向设置，与该玻璃基板3上的各图像信号布线13的一端电连接。再有，前述的公共电容布线12汇总在一起，分别与作为周边驱动电路的驱动电路16电连接。
另外，如图5所示，在该玻璃基板3的表面层叠形成用硅氮化膜或氧化硅膜等构成的未图示的衬底层薄膜。在该衬底层上配置作为开关元件的像素晶体管即薄膜晶体管子，作为1个像素构成要素。而且，这些薄膜晶体管8具有形成在衬底层上的作为半导体层的多晶半导体层即多晶硅半导体层21。
该多晶硅半导体层21是将作为非晶态半导体的非晶态硅(a-Si)通过准分子激光熔解晶化及退火而制成的多晶硅(p-Si)薄膜。另外，该多晶硅半导体层21是薄膜晶体管8用的半导体层图形，具有设置在该多晶硅半导体层21的中间部分的作为活性层的沟道区22。在该沟道区22的两侧分别设置源极区23及漏极区24。
然后，在包含各薄膜晶体管8的沟道区22、源极区23及漏极区24的各部分的衬底层上，层叠形成具有绝缘性的作为布线绝缘层的硅氧化膜即栅极绝缘膜31的薄膜。该栅极绝缘膜31是由利用等离子体化学气相淀积(Chemical VaporDeposition：CVD)法形成的膜厚150nm的氧化硅膜构成。另外，该栅极绝缘膜31配置在多晶硅半导体层21上。
再在与各薄膜晶体管8的沟道区22相对的栅极绝缘膜31上层叠形成一对细长矩形的栅极电极32的薄膜，这些栅极电极32面对沟道区22的长度方向分开配置。另外，这些栅极电极32的各电极隔着栅极绝缘膜31，与各薄膜晶体管8的沟道区22对置。再有，这些栅极电极32如图1所示，与栅极电极布线11的一侧边缘连成一体，构成该栅极电极布线11的一部分。即，这些栅极电极32形成从各栅极电极布线11的一侧边缘垂直突出的细长矩形平板状。
这里，这些各栅极电极布线11分别隔着栅极绝缘膜31、即夹着该栅极绝缘膜31，与多晶硅半导体层21重叠。再有，这些各栅极电极布线11设置在栅极绝缘膜31上。换句话说，这些各栅极电极布线11与各薄膜晶体管8的多晶体层21隔着栅极绝缘膜31分离设置。
公共电容布线12如图5所示，形成在栅极绝缘膜31上，漏极电极39具有隔着层间绝缘膜33与公共电容布线12对置的延伸部。因而，存储电容7由公共电容布线12与漏极电极39的延伸部夹着层间绝缘膜33形成。该公共电容布线12相对于薄膜晶体管8的栅极电极32是电气绝缘的。这里，这些公共电容布线12是与栅极电极布线11在同一工序中用同一材料形成。
然后，在包含该公共电容布线12、栅极电极32及栅极电极布线11的各部分的栅极绝缘膜31上，层叠形成作为层间绝缘层的层间绝缘膜33的薄膜。该层间绝缘膜33是由利用等离子体CVD法形成的膜厚350nm的氮化硅与膜厚450nm的氧化硅的层叠膜构成。这样，该层间绝缘膜33设置在栅极电极布线11的相对于多晶硅半导体层21的反面侧。再有，该层间绝缘膜33设置在栅极电极布线11的一主面上。
另外，如图1、图3及图5所示，在这些层间绝缘膜33及栅极绝缘膜31处，开口设置分别贯穿这些层间绝缘膜33及栅极绝缘膜31的作为第一开口部的导通部即多个接触孔34及35。这里。这些接触孔34及35位于薄膜晶体管8的栅极电极32的两侧的、该薄膜晶体管8的源极区23及漏极区24上。接触孔34是与薄膜晶体管8的源极区23连通而开口的。另外，接触孔35是与薄膜晶体管8的源极区24连通而开口的。
再有，如图1及图2所示，在层间绝缘膜33形成与栅极电极布线11连通而开口的作为第二开口部的接触孔即多个空孔36。这些空孔36分别设置在半导体元件阵列基板2的玻璃基板3上的画面部4的各显示点5a、5b、5c的每个显示点。换句话说，这些空孔36是对每1个显示点5a、5b、5c各设置1个。再有，这些空孔36是利用层间绝缘膜33上形成的开口图形构成的。
即，这些空孔36使栅极电极布线11的一部分通过层间绝缘膜33露出，使该栅极电极布线11上集聚的电荷放出，使薄膜晶体管8的多晶硅半导体层21集聚的电荷向栅极电极布线11流出，抑制位于这些多晶硅半导体层21与栅极电极布线11之间的栅极绝缘膜31上所加的电压，使薄膜晶体管的静电破坏减少。
再有，在分别形成这些空孔36及接触孔34及35、而在被图像信号布线13用的布线材料覆盖之前的状态下，例如用腐蚀液或电解水等对层间绝缘膜33的表面侧进行清洗的清洗工序之后，这些空孔36分别用图像信号布线13用的布线材料形成的图形所构成的作为导电层的覆盖层37覆盖。即，该覆盖层37填入层间绝缘膜33上设置的各空孔36内，覆盖这些空孔36内露出的栅极电极布线11。再有，该覆盖层37与图像信号布线13在同一工序中用同一材料形成。
这里，在各栅极电极布线11的各空孔36的各连通部分分别设置使该栅极电极布线11的一部分向宽度方向扩宽的作为矩形扩宽部分扩宽布线部38。换句话说，这些扩宽布线部38是在这些扩宽布线部38的中间部分与空孔36连通而构成。再有，这些扩宽布线部38设置在各像素5的显示点5a、5b、5c的每一个点中，设置在与各栅极电极布线11形成一体的栅极电极32之间。
即，这些扩宽布线部38设置在这些扩宽布线部38所设置的显示点5a及5b及5c内的薄膜晶体管8的漏极区24、与沿设置这些扩宽布线部38的栅极电极布线11的长度方向相邻的显示点5a及5b及5c内的薄膜晶体管8的漏极区23之间的近似中间部分。另外，这些扩宽布线部38是在与各栅极电极32从各栅极电极布线11突出的方向的相反侧、沿该栅极电极布线11的宽度方向一侧垂直突出。
再有，在包含与薄膜晶体管8的源极区23连通的接触孔34的层间绝缘膜33上，层叠设置起到作为该薄膜晶体管8的源极电极功能的图像信号布线13。该图像信号布线13通过接触孔34，与薄膜晶体管8的源极区23电连接导通。
另外，在包含与该薄膜晶体管8的漏极区24连通的接触孔35的层间绝缘膜33上，层叠设置作为信号线的漏极电极39。该漏极电极39与存储电容7的公共电容布线12对置，隔着层间绝缘膜33在与公共电容布线12之间形成辅助电容。另外，该漏极电极39通过接触孔35，与薄膜晶体管8的漏极区24电接触导通。再有，该漏极电极39与图像信号布线13在同一工序中用同一材料形成。
这里，利用这些图像信号布线13、漏极电极39、多晶硅半导体层21、栅极电极布线11、栅极绝缘膜31及层间绝缘膜33构成各薄膜晶体管8。因而，这些薄膜晶体管8在玻璃基板3的画面部4上作为矩阵状的半导体层图形形成。
另外，在包含这些图像信号布线13及漏极电极39的层间绝缘膜33上，层叠形成作为保护膜的平坦膜41的薄膜。在该平坦膜41上开口设置贯穿该平坦膜41的作为导通部的接触孔42。该接触孔42是与薄膜晶体管8的漏极电极39连通而开口的。
然后，在包含该接触孔42的平坦膜41上，层叠形成ITO薄膜即像素电极6的薄膜。该像素电极6通过接触孔42与漏极电极39电连接导通。这里，该像素电极6利用某一个薄膜晶体管8进行控制。再有，在包含该像素电极6的平坦膜41上，层叠形成取向膜43的薄膜。
另外，在半导体元件阵列基板2的表面，相对配置矩形平板状的对置基板51。该对置基板51具有近似透明的矩形平板状的作为绝缘基板的透光性基板即玻璃基板52。在该玻璃基板52的与半导体元件阵列基板2相对一侧的一主面即表面上，层叠重复配置至少2色及2色以上即1组颜色为单位的例如红(Red：R)、绿(Green：G)及蓝(Blue：B)的3个点而构成的彩色层即多个滤色片53。这些滤色片这样设置，使得在将对置基板51与半导体元件阵列基板2相对时，与该半导体元件阵列基板2的各像素5的显示点5a、5b、5c相对应对置。
另外，在这些滤色片53的表面层叠设置矩形平板状的对置电极54。该对置电极54是在使对置基板51的表面与半导体元件阵列基板2的表面对置时、遍及该半导体元件阵列基板2的玻璃基板3的整个画面部4对置的大的矩形电极。再有，在该对置电极54上层叠形成取向膜55的薄膜。
然后，该对置基板51在使该对置基板51的取向膜55与半导体元件阵列基板2的取向膜43对置的状态下，将半导体元件阵列基板2安装在该对置基板51上。即，该半导体元件阵列基板2的像素电极6与对置基板51的对置电极54相对配置。再在这些对置基板51的取向膜55与半导体元件阵列基板2的取向膜43之间，夹入插进作为光调制层的液晶层即液晶56，然后进行密封。
下面说明上述第1实施形态的半导体元件阵列基板的制造方法。
首先，在玻璃基板3上层叠衬底层后，在该衬底层上利用等离子体CVD法形成未图示的非晶态硅膜的薄膜。
然后，对该非晶态硅膜照射准分子激光，进行激光退火，使该非晶态硅膜进行准分子激光熔解晶化，形成多晶硅薄膜。
接着，对该多晶硅薄膜掺杂后，利用光刻工艺形成岛状，如图1所示，形成多晶硅半导体层21图形。
再利用等离子体CVD法，在包含各岛状的多晶硅半导体层21图形的衬底层上形成膜厚150nm的氧化硅膜的薄膜，形成栅极绝缘膜31。
接着，在该栅极绝缘膜31上形成用钼(Mo)合金构成的未图示的导电层的薄膜后，腐蚀该导电层，分别形成成为各薄膜晶体管8的栅极电极32的栅极电极布线11及公共电容布线12。
在该状态，将栅极电极32作为掩膜，分别对多晶硅半导体层21的成为薄膜晶体管8的源极区域23及漏极区域24的部分进行掺杂，形成P型或N型。
然后，在包含各薄膜晶体管8的栅极电极布线11及存储电容7的公共电容布线12的栅及绝缘膜31上，利用等离子体CVD法形成膜厚350nm的氮化硅与膜厚450nm的氧化硅的层叠膜的薄膜，形成层间绝缘膜33。
接着，利用光刻工序，如图3所示，形成分别贯穿层间绝缘膜33及栅极绝缘膜31、并分别与各薄膜晶体管8的源极区23及漏极区24连通的接触孔34及35。
再利用光刻工序，如图2所示，在各像素5的每个显示点5a、5b、5c中形成贯穿层间绝缘膜33、并分别与各栅极电极布线11的扩宽布线部38连通的空孔36。
在该状态下，作为清洗工序，是采用例如腐蚀液或使二氧化碳(CO2)通过的纯水即电解水等流体，对半导体元件阵列基板2的层间绝缘膜33的表面侧进行清洗。另外，作为该清洗工序，也可以对半导体元件阵列基板2的层间绝缘膜33的表面侧进行腐蚀来清洗。
接着，在包含空孔36及接触孔34和35的各部分的层间绝缘膜33上，形成铝(Al)与高熔点金属的层叠膜的薄膜(层叠结构未图示)，从而形成导电层后，利用光刻工序对该导电层进行腐蚀，在一同工序中用同一材料分别形成覆盖各空孔36的覆盖层37、起到作为各薄膜晶体管8的源极电极功能的图像信号布线13、以及漏极电极39。
再在包含这些图像信号布线13及漏极电极39的层间绝缘膜33上的整个表面形成平坦膜41的薄膜。
接着，利用光刻工序，对该平坦膜41进行腐蚀，在该平坦膜41上形成与漏极电极39导通的接触孔42。
然后，在包含该接触孔42的平坦膜41上溅射透明导电膜，形成像素电极6之后，进行光刻工序及腐蚀工序，将该像素电极6形成像素形状的图形。
接着，在包含该各像素电极6的平坦膜41上形成取向膜43，从而制成半导体元件阵列基板2之后，在该半导体元件阵列基板2的玻璃板3上的画面部4的周边形成栅极驱动器14、图像信号电路15及驱动电路16。
然后，使对置基板51的取向膜55一侧与该半导体元件阵列基板2的取向膜43一侧对置，在该半导体元件阵列基板2安装到对置基板51上后，使液晶56介于插入该半导体元件阵列基板2与对置基板51之间，进行封接。
再将未图示的系统电路、偏光板及背光源等各种部件与该半导体元件阵列基板2及对置基板51组装，形成液晶显示装置1。
如上所述，根据上述第1实施形态，在玻璃基板3上层叠层间绝缘膜33，形成接触孔34及35的状态下，即在该层间绝缘膜33上覆盖图像信号布线13用的布线材料之前的状态下，在用腐蚀液或电解水等流体对该玻璃基板3的层间绝缘膜33一侧进行清洗的情况下，即使对这些流体进行除静电处理之后使用，但这些流体所载的电荷或因这此流体与层间绝缘膜33等之间的磨擦接触等而产生的电荷也从各接触孔34及35集聚在薄膜晶体管8的多晶硅半导体层21。
然后，由于集聚在该多晶硅半导体层21的电荷作用，在该多晶硅半导体层21与栅极电极布线11的栅极电极32之间产生电压差，有可能因该电压差，位于多晶硅半导体层21与栅极电极32之间的栅极绝缘膜31被静电破坏。
因此，在用腐蚀液或电解水等流体对形成层间绝缘膜33及接触孔34和35的玻璃基板3的层间绝缘膜33一侧进行清洗之前，在各像素5的每个显示点5a、5b、5c中形成贯穿层间绝缘膜33、并与栅极电极布线11的扩宽布线部38连通的空孔36。
其结果，在形成这些空孔36的状态下，在用腐蚀液或电解水等流体对玻璃基板3的层间绝缘膜33一侧进行清洗时，与各薄膜晶体管8的多晶硅半导体层21所集聚的电荷相同的电荷从各空孔36流入栅极电极布线11加以集聚，从而这些栅极电极布线11与多晶硅半导体层21处于近似相等的电位。
这样，由于能够抑制该多晶硅半导体层21与栅极电极布线11之间产生的电位差，因此能够抑制位于这些多晶硅半导体层21与栅极电极32之间的栅极绝缘膜31上所加的电压。为此，同由于能够抑制该栅极绝缘膜31的静电破坏，所以能够防止具有该栅极绝缘膜31的各薄膜晶体管8的特性异常。
因而，作为产生所必需的半导体元件阵列基板2上的各像素5的显示点5a、5b、5c中所形成的薄膜晶体管8利用空孔36加以保护的概率提高。这样，能够以在半导体元件阵列基板2的画面部4的栅极电极布线11上的层间绝缘膜33形成空孔36这样的不增加工序的简单结构，减少因在覆盖图像信号布线13用的布线材料前的清洗工序中产生的静电而引起在半导体元件阵列基板2的各像素5的显示点5a、5b、5c的产生的点缺陷、即晶体管损坏。
因而，能够大幅度提高具有该半导体元件阵列基板2的液晶显示装置1的制造成品率。这里，对于在各像素的每个显示点5a、5b、5c形成具有多晶硅半导体层21的薄膜晶体管8的液晶显示装置1、以及画面尺寸大而栅极电极布线11长的液晶显示装置1等特别有效。
再有，由于是在用图像信号布线13用的布线材料所构成的覆盖层37各空孔36之后，在包含这些覆盖层37及图像信号布线13的层间绝缘膜33上层叠平坦膜41，因此不会产生因形成各空孔36而引起的各薄膜晶体管8的误动作及损伤等。
另外，在上述第1实施形态中，是对于半导体元件阵列基板2的各像素5的每个显示点5a、5b、5c分别形成空孔36，但也可以如图6所示的第2实施形态那样，在具有1组颜色为单位即RGB的各显示点5a、5b、5c的各像素5中， 对每个B(蓝)的显示点5c的区域分别形成扩宽布线部38及空孔36的开口图形，使各像素5相应于1个单位。在这种情况下，这些扩宽布线部38及空孔36分别对1个像素5各设置1个。
另外，如图1及图6所示，空孔36对于每个RGB的显示点5a、5b、5c或B的各显示点5c是以1个的比例进行配置，但由于对各显示点5a、5b、5c也可以不一定各设置1个空孔36，因此对各显示点5a、5b、5c也可以配置多个该空孔36。
即，也可能有的情况在1个显示点5a、5b、5c中形成2个及2个以上的空孔36，甚至于也可能有的情况下在1个像素5中设置2个信2个以上的空孔36。
再有，在上述各实施形态中，说明的是在半导体元件阵列基板2与对置基板51之间封入作为光调制层的液晶56的液晶显示装置1，但即使是例如将光调制层采用作为有机发光材料的电致发光(Electro Luminescence：EL)材料以代替液晶材料的有机主动发光型显示装置、即电致发光装置等平面显示装置，也能够相应采用。
另外，是将栅极驱动电路14、图像信号电路15及驱动电路16等周边驱动电路做在半导体元件阵列基板2的玻璃基板3的画面部4的周边，但也可以将这些栅极驱动电路14、图像信号电路15及驱动电路16等周边的电路与半导体元件阵列基板2分开形成，再与该半导体元件阵列基板2连接。
Claims (8)
1.一种半导体元件，其特征在于，包括
半导体层；
与该半导体层分离设置的布线层；以及
设置在该布线层的相对于所述半导体层的反面侧、并具有与所述半导体层连通而开口的第1开口部以及与所述布线层连通而开口的第2开口部的层间绝缘层。
2.一种半导体元件阵列基板，其特征在于，包括
权利要求1所述的半导体元件；以及
在一主面上设置该半导体元件的半导体层的透光性基板，
构成具有所述半导体层、以及在该半导体层的一主面上隔着布线绝缘层设置的所述半导体元件的布线层的薄膜晶体管，
在所述薄膜晶体管的布线层的一主面上设置所述半导体元件的层间绝缘层。
3.如权利要求2所述的半导体元件阵列基板，其特征在于，
透光性基板具有分别设置薄膜晶体管的多个显示点，
在具有所述多个显示点的显示部，设置第2开口部。
4.如权利要求2所述的半导体元件阵列基板，其特征在于，
透光性基板具有分别设置薄膜晶体管的多个显示点，
在每1个所述显示点设置第2开口部。
5.如权利要求2所述的半导体元件阵列基板，其特征在于，
透光性基板包括具有分别设置薄膜晶体管、至少2种及2种以上颜色为单位的显示点的多个像素，
在所述像素单位，设置第2开口部。
6.如权利要求2至5的任一项所述的半导体元件阵列基板，其特征在于，
具有设置在层间绝缘层的一主面的、覆盖该层间绝缘层上设置的第2开口部的覆盖层。
7.如权利要求6所述的半导体元件阵列基板，其特征在于，
具有设置在层间绝缘层的一主面、并与各薄膜晶体管的半导体层电连接的信号布线层，
覆盖层与所述信号布线层用同一工序形成。
8.一种半导体元件阵列基板的制造方法，其特征在于，
是在透光性基板的一主面设置半导体层、并在该半导体层的一主面隔着布线绝缘层设置布线层、以及在该布线层的一主面设置层间绝缘层的半导体元件阵列基板的制造方法，
在该半导体元件阵列基板的所述层间绝缘层及所述布线绝缘层的各层形成与所述半导体层连通而开口的第1开口部，同时在所述半导体元件阵列基板的层间绝缘层形成连通所述布线层而开口的第2开口部，然后清洗所述半导体元件阵列基板的层间绝缘层一侧。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003416676 | 2003-12-15 | ||
| JP2003416676A JP2005175381A (ja) | 2003-12-15 | 2003-12-15 | 半導体素子、アレイ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1629706A true CN1629706A (zh) | 2005-06-22 |
Family
ID=34650637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004101020422A Pending CN1629706A (zh) | 2003-12-15 | 2004-12-15 | 半导体元件、半导体元件阵列基板及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7095048B2 (zh) |
| JP (1) | JP2005175381A (zh) |
| KR (1) | KR100693236B1 (zh) |
| CN (1) | CN1629706A (zh) |
| SG (1) | SG113002A1 (zh) |
| TW (1) | TW200530664A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112219280A (zh) * | 2018-07-06 | 2021-01-12 | 索尼半导体解决方案公司 | 光接收元件、测距模块和电子设备 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340695A (ja) * | 2004-05-31 | 2005-12-08 | Hitachi Displays Ltd | 表示装置の製造方法 |
| EP1987762A1 (de) | 2007-05-03 | 2008-11-05 | F.Hoffmann-La Roche Ag | Oximeter |
| KR101566431B1 (ko) | 2009-09-25 | 2015-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20130007003A (ko) | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| CN104956475B (zh) * | 2013-01-25 | 2017-08-29 | 夏普株式会社 | 半导体装置 |
| KR102441560B1 (ko) * | 2015-04-07 | 2022-09-08 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치 |
| US20170062456A1 (en) * | 2015-08-31 | 2017-03-02 | Cypress Semiconductor Corporation | Vertical division of three-dimensional memory device |
| KR102500799B1 (ko) * | 2018-03-09 | 2023-02-20 | 삼성디스플레이 주식회사 | 트랜지스터 기판 및 이를 구비하는 표시 장치 |
| TWI717972B (zh) * | 2020-01-14 | 2021-02-01 | 友達光電股份有限公司 | 主動陣列基板及其製造方法 |
| CN112713139B (zh) * | 2020-12-28 | 2024-04-02 | 武汉天马微电子有限公司 | 柔性显示面板及柔性显示装置 |
| CN112909020B (zh) * | 2021-01-21 | 2023-04-07 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156178B1 (ko) * | 1995-10-20 | 1998-11-16 | 구자홍 | 액정표시 소자의 제조방법 |
| KR100430773B1 (ko) | 1998-07-14 | 2004-05-10 | 가부시끼가이샤 도시바 | 액티브 매트릭스형 액정표시장치 |
| JP3969510B2 (ja) | 1998-08-31 | 2007-09-05 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタアレイ基板および液晶表示装置 |
| JP2003280020A (ja) * | 2002-03-22 | 2003-10-02 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
-
2003
- 2003-12-15 JP JP2003416676A patent/JP2005175381A/ja active Pending
-
2004
- 2004-11-29 SG SG200407617A patent/SG113002A1/en unknown
- 2004-11-29 US US10/997,934 patent/US7095048B2/en active Active
- 2004-11-30 TW TW093136951A patent/TW200530664A/zh unknown
- 2004-12-14 KR KR1020040105284A patent/KR100693236B1/ko not_active IP Right Cessation
- 2004-12-15 CN CNA2004101020422A patent/CN1629706A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112219280A (zh) * | 2018-07-06 | 2021-01-12 | 索尼半导体解决方案公司 | 光接收元件、测距模块和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI312085B (zh) | 2009-07-11 |
| JP2005175381A (ja) | 2005-06-30 |
| US7095048B2 (en) | 2006-08-22 |
| KR20050060005A (ko) | 2005-06-21 |
| US20050127358A1 (en) | 2005-06-16 |
| SG113002A1 (en) | 2005-07-28 |
| TW200530664A (en) | 2005-09-16 |
| KR100693236B1 (ko) | 2007-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230045520A1 (en) | Semiconductor Device | |
| CN100474043C (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| US9343481B2 (en) | TFT array substrate and manufacturing method thereof and liquid crystal display device | |
| CN1680861A (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
| KR101479995B1 (ko) | 표시 장치 | |
| CN1761050A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
| CN1967866A (zh) | 显示设备 | |
| CN1744322A (zh) | 薄膜晶体管阵列板 | |
| CN1940683A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN1773357A (zh) | 改善了与测试线的连接的薄膜晶体管阵列面板 | |
| CN1847940A (zh) | 形成焊盘电极及液晶显示器件的方法 | |
| CN1489217A (zh) | 薄膜晶体管阵列面板 | |
| CN1629706A (zh) | 半导体元件、半导体元件阵列基板及其制造方法 | |
| CN1773334A (zh) | 电光装置和电子设备 | |
| CN1828910A (zh) | 薄膜晶体管阵列面板 | |
| CN1901204A (zh) | 薄膜晶体管基底、显示装置及其制造方法 | |
| JP2006086514A (ja) | 半導体装置およびその作製方法 | |
| CN1822352A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| TW200535776A (en) | Thin film transistor array and fabricaring method thereof | |
| CN1794066A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1808251A (zh) | 用于液晶显示器的薄膜晶体管阵列面板及液晶显示器 | |
| CN1607443A (zh) | 液晶显示面板器件及其制造方法 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 | |
| CN1991477A (zh) | 液晶显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |