TWI717972B - 主動陣列基板及其製造方法 - Google Patents
主動陣列基板及其製造方法 Download PDFInfo
- Publication number
- TWI717972B TWI717972B TW109101250A TW109101250A TWI717972B TW I717972 B TWI717972 B TW I717972B TW 109101250 A TW109101250 A TW 109101250A TW 109101250 A TW109101250 A TW 109101250A TW I717972 B TWI717972 B TW I717972B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- conductive pattern
- patterns
- pattern
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 47
- 238000000059 patterning Methods 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 abstract 3
- 239000000463 material Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 3
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 3
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 3
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
一種主動陣列基板包括基板、第一及第二閘極驅動器、絕緣層、多個第一及第二電極圖案。基板具有顯示區及周邊區。周邊區包括驅動電路區。第一閘極驅動器位於驅動電路區並包括多個第一移位暫存器，第二閘極驅動器位於驅動電路區並包括多個第二移位暫存器。絕緣層具有多個接觸洞。第一電極圖案各具有位於對應之各接觸洞中的橋接部與位於接觸洞外且與橋接部連接的延伸部。各第一移位暫存器之第一導電圖案藉由對應之第一電極圖案電性連接至另一第一移位暫存器之第一導電圖案。第二電極圖案沿著絕緣層之頂面延伸。
Description
本發明是有關於一種主動陣列基板及其製造方法，且特別是有關於一種具有窄邊框的主動陣列基板及其製造方法。
為了實現窄邊框的面板，目前已發展出閘極驅動電路基板(Gate driver on Array，GOA)技術。而面板的發展方向之一是以大尺寸為目標，面板的顯示區域會以重複曝光來節省光罩的費用。一般而言，GOA製作於面板的左右二側，然而，當需要使面板的左右二側的邊框進一步窄化的話會因GOA而受限。若將GOA移到面板的上側，則由於顯示區域是以重複曝光的方式來製作，會使得GOA電路無法斷開而短路。
本發明提供一種主動陣列基板及其製造方法，使以接曝方法所製作的第一閘極驅動器及第二閘極驅動器可正常操作。
本發明提供一種主動陣列基板，所述主動陣列基
板包括基板、第一閘極驅動器、第二閘極驅動器、絕緣層、多個第一電極圖案以及多個第二電極圖案。基板具有顯示區及周邊區，周邊區位於顯示區之一側且包括驅動電路區，且基板具有法線方向。第一閘極驅動器位於驅動電路區並包括多個第一移位暫存器，各第一移位暫存器包括第一導電圖案。第二閘極驅動器位於驅動電路區且相鄰於第一閘極驅動器。第二閘極驅動器包括多個第二移位暫存器，各第二移位暫存器包括第二導電圖案。絕緣層位於第一導電圖案及第二導電圖案上並具有多個接觸洞。第一電極圖案各具有位於對應之各接觸洞中的橋接部與位於接觸洞外且與橋接部連接的延伸部。各第一移位暫存器之第一導電圖案藉由對應之第一電極圖案電性連接至另一第一移位暫存器之第一導電圖案，且各第二移位暫存器之第二導電圖案藉由對應之第一電極圖案電性連接至另一第二移位暫存器之第二導電圖案。第二電極圖案沿著絕緣層之頂面延伸。
在本發明的一實施例中，上述的第二電極圖案於法線方向上部分重疊於相鄰之第一導電圖案之末端與第二導電圖案之末端。
在本發明的一實施例中，上述各第一電極圖案於法線方向上部分重疊於第一導電圖案之末端及另一相鄰之第一導電圖案之末端，且各第一電極圖案於法線方向上部分重疊於第二導電圖案之末端及另一相鄰之第二導電圖案之末端。
在本發明的一實施例中，上述的第二電極圖案不接觸相鄰之第一導電圖案之末端與第二導電圖案之末端。
在本發明的一實施例中，上述的第二電極圖案於法線方向上不重疊於接觸洞。
在本發明的一實施例中，上述的周邊區更包括接合區，驅動電路區位於接合區及顯示區之間，且主動陣列基板更包括位於接合區的源極驅動器。
本發明一實施例的主動元件基板的製造方法包括下列步驟。形成第一導電層於基板上。圖案化第一導電層，以形成第一閘極驅動器所屬之間隔開的多個第一導電圖案以及第二閘極驅動器所屬之間隔開的多個第二導電圖案，各第一導電圖案對應第一閘極驅動器之多個第一移位暫存器的其中之一，且各第二導電圖案對應第二閘極驅動器之多個第二移位暫存器的其中之一。形成絕緣層於第一導電圖案及第二導電圖案上。圖案化絕緣層，以形成多個接觸洞，接觸洞暴露出第一導電圖案及第二導電圖案。形成第二導電層於絕緣層上。圖案化第二導電層，以形成多個第一電極圖案及多個第二電極圖案。第一電極圖案各具有位於對應之各接觸洞中的橋接部與位於接觸洞外且與橋接部連接的延伸部，各第一移位暫存器之第一導電圖案藉由對應之第一電極圖案電性連接至另一第一移位暫存器之第一導電圖案。第二電極圖案沿著絕緣層之頂面延伸，各第二移位暫存器之第二導電圖案藉由對應之第一電極圖案電性連接至另一第二移位暫存器之第二導電圖案。
在本發明的一實施例中，上述的圖案化第一導電層之步驟包括以下步驟。形成光阻層於第一導電層上。利用第一光罩對光阻層進行第一次曝光製程。移動第一光罩，並利用
第一光罩對光阻層進行第二次曝光製程，第一光罩在第一次曝光製程時在基板的投影面積部分重疊於第一光罩在第二次曝光製程時在基板的投影面積。
在本發明的一實施例中，上述的圖案化第一導電層之步驟更包括。在第二次曝光製程之後，依序進行顯影製程及蝕刻製程，以同時形成第一導電圖案以及第二導電圖案。
在本發明的一實施例中，上述的圖案化絕緣層之步驟包括以下步驟。形成光阻層於絕緣層上。利用第二光罩對第一導電圖案上的光阻層進行曝光。移動第二光罩至第二導電圖案上，並利用第二光罩對第二導電圖案上的光阻層進行曝光。依序進行顯影製程及蝕刻製程，以在絕緣層中形成接觸洞。
基於上述，在本發明一實施例的主動陣列基板及其製造方法中。由於源極驅動電路與第一閘極驅動器、第二閘極驅動器的位置是位於主動陣列基板的同一側，因此可以使主動陣列基板的其他三側設計成窄邊框。各第一移位暫存器之第一導電圖案藉由對應之第一電極圖案電性連接至另一第一移位暫存器之第一導電圖案，且各第二移位暫存器之第二導電圖案藉由對應之第一電極圖案電性連接至另一第二移位暫存器之第二導電圖案。第二電極圖案沿著絕緣層之頂面延伸。以接曝方法圖案化第一導電層，以同時形成第一閘極驅動器所屬之間隔開的多個第一導電圖案以及第二閘極驅動器所屬之間隔開的多個第二導電圖案，因此可以降低光罩成本並製作大面積的第一閘極驅動器及第二閘極驅動器，以提供大尺寸的主動陣列基板。並且，藉由控制絕緣層的接觸洞的位置，可以使各第
一移位暫存器之第一導電圖案與相鄰的第一移位暫存器的第一導電圖案電性連接，使各第二移位暫存器之第二導電圖案與相鄰的第二移位暫存器的第二導電圖案電性連接，並使相鄰的第一移位暫存器之第一導電圖案的末端及第二移位暫存器之第二導電圖案的末端不電性連接，藉此，使以接曝方法所製作的第一閘極驅動器及第二閘極驅動器可正常操作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧主動陣列基板
100‧‧‧基板
100a‧‧‧顯示區
100b‧‧‧周邊區
102‧‧‧第一導電層
104‧‧‧光罩
106‧‧‧光罩
108‧‧‧第一閘極驅動器
110、110a‧‧‧第一導電圖案
112‧‧‧第二閘極驅動器
114、114a‧‧‧第二導電圖案
116‧‧‧第一光罩
118‧‧‧絕緣層
120‧‧‧第二光罩
120a‧‧‧第二光罩
124‧‧‧第一電極圖案
124A‧‧‧橋接部
124B‧‧‧延伸部
126‧‧‧第二電極圖案
128‧‧‧源極驅動器
A1、A2、A3、A4、A5‧‧‧區域
AA1、AA2‧‧‧重疊區
B1、B2‧‧‧區域
C‧‧‧電容器
D1‧‧‧方向
DL‧‧‧資料線
E1、E2、E3‧‧‧區域
F1、F1a‧‧‧末端
F2、F2a‧‧‧末端
F3、F3a‧‧‧末端
F4、F4a‧‧‧末端
Gclk‧‧‧時脈訊號
Gn、Gm‧‧‧輸出端
I-I’‧‧‧剖線
J-J’‧‧‧剖線
K-K’‧‧‧剖線
L‧‧‧中心線
O‧‧‧顯示元件
PR1、PR2‧‧‧光阻層
PR1a、PR2a‧‧‧曝光光阻
PR1b‧‧‧重複曝光光阻
PX‧‧‧畫素單元
SL‧‧‧掃描線
SR1、SR1a‧‧‧第一移位暫存器
SR2、SR2a‧‧‧第二移位暫存器
STV1、STV2‧‧‧起動脈波
T‧‧‧主動元件
R1‧‧‧驅動電路區
R2‧‧‧接合區
TH‧‧‧接觸洞
UV1‧‧‧第一次曝光製程
UV2‧‧‧第二次曝光製程
UV3‧‧‧第三次曝光製程
UV4‧‧‧曝光
UV5‧‧‧曝光
VGH‧‧‧閘極高電壓
VGL‧‧‧閘極低電壓
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。
第1A圖為依照本發明一實施例的多個光罩疊加在基板的上視示意圖。
第1B圖為依照本發明一實施例的主動陣列基板的製造方法的剖面示意圖。
第2圖、第3A圖、第4A圖、第5A圖、第8A圖、第9A圖、第10圖為依照本發明一實施例的主動陣列基板的製造方法的上視示意圖。
第3B圖、第4B圖、第5B圖、第6圖、第7圖、第8B圖、第9B圖、第11圖、第12圖及第13圖為依照本發明一實施例的主動陣列基板的製造方法的剖面示意圖。
第14圖為依照第1B圖至第13圖的製造方法所製作之主動陣列基板的上視示意圖。
第15A圖為依照本發明一實施例的第一閘極驅動器及第二閘極驅動器的電路方塊示意圖。
第15B圖為依照本發明一實施例的第一閘極驅動器及第二閘極驅動器的操作波形圖。
第1A圖為依照本發明一實施例的多個光罩疊加在基板100的上視示意圖。請參照第1A圖，為了方便描述，圖中繪示了方向D1及中心線L，主動陣列基板10具有基板100。基板100的材料例如是玻璃或塑膠等無機或有機的透明材料。基板100沿著方向D1由左至右至少可具有五個區域A1、A2、A3、A4及A5。區域A1位於最左側，區域A5位於最右側。中心線L通過區域A3。區域A2、區域A3及區域A4的面積相同。區域A2和區域A3具有重疊區AA1，區域A3和區域A4具有重疊區AA2。剖線I-I’的位置部分落在重疊區AA1，且剖線K-K’的位置部分落在重疊區AA2。重疊區AA1及重疊區AA2在接下來的製造過程中會被重複曝光。
基板100的各區域A1、A2、A3、A4及A5分別對應曝光源所發出的光線穿過光罩後於基板100上形成的投影位置。舉例而言，曝光源所發出的光線穿過光罩104後於基板100上形成的投影位置落在區域A1。曝光源所發出的光線穿過光罩106後於基板100上形成的投影位置落在區域A5。曝光源所
發出的光線穿過第一光罩116後於基板100上形成的投影位置落在區域A2、區域A3及區域A4。在下文中，將詳細地描述。
第1B圖為依照本發明一實施例的主動陣列基板10的製造方法的剖面示意圖，且第1B圖的剖面位置對應至第1A圖的剖線I-I’、剖線J-J’及剖線K-K’的位置。首先，整面地形成第一導電層102於基板100上。接著，形成光阻層PR1於第一導電層102上。光阻層PR1的形成方法例如是旋轉塗佈法。在本實施例中，光阻層PR1的材料包括光敏材料。
接著，參照第2圖，利用光罩104及光罩106分別對區域A1及區域A5曝光。接著，如第3A圖至第6圖所示，以接曝方法圖案化第一導電層102，以同時形成第一閘極驅動器108所屬之多個第一移位暫存器SR1(見第13圖及第14圖)的各第一導電圖案110以及第二閘極驅動器112所屬之多個第二移位暫存器SR2(見第13圖及第14圖)的各第二導電圖案114。在下文中，將詳細地描述以接曝方法圖案化第一導電層102所包括之步驟。為了清楚地說明，在第2圖、第3A圖、第4A圖及第5A圖中省略繪示光阻層PR1。
請先參照第3A圖及第3B圖，提供第一光罩116於光阻層PR1上。並利用第一光罩116對光阻層PR1進行第一次曝光製程UV1，使光阻層PR1包括多個曝光光阻PR1a。詳言之，利用第一光罩116對位於區域A2的光阻層PR1進行第一次曝光製程UV1。曝光源所發出的光線穿過第一光罩116後於基板100上形成的投影位置落在區域A2。需注意的是，區域A2包括區域A2和區域A3之重疊區AA1。
接著，請參照第4A圖及第4B圖，沿方向D1移動第一光罩116，並利用第一光罩116對光阻層PR1進行第二次曝光製程UV2，使光阻層PR1包括多個曝光光阻PR1a及重複曝光光阻PR1b，其中重複曝光光阻PR1b位於重疊區AA1。詳言之，利用第一光罩116對位於區域A3的光阻層PR1進行第二次曝光製程UV2，曝光源所發出的光線穿過第一光罩116後於基板100上形成的投影位置落在區域A3。需注意的是，區域A3包括區域A2和區域A3之重疊區AA1以及區域A3和區域A4之重疊區AA2，位於重疊區AA1的重複曝光光阻PR1b受到第一次曝光製程UV1(見第3B圖)及第二次曝光製程UV2的曝光。
接著，請參照第5A圖及第5B圖，繼續沿方向D1移動第一光罩116，並利用第一光罩116對光阻層PR1進行第三次曝光製程UV3，使光阻層PR1包括多個曝光光阻PR1a及重複曝光光阻PR1b，其中重複曝光光阻PR1b位於重疊區AA2。詳言之，利用第一光罩116對位於區域A4的光阻層PR1進行第三次曝光製程UV3，曝光源所發出的光線穿過第一光罩116後於基板100上形成的投影位置落在區域A4。需注意的是，區域A4包括區域A3和區域A3之重疊區AA2，位於重疊區AA2的重複曝光光阻PR1b受到第二次曝光製程UV2(見第4B圖)及第三次曝光製程UV3的曝光。
接著，請參照第6圖，在第三次曝光製程UV3之後，依序進行顯影製程及蝕刻製程，以同時形成間隔開之第一導電圖案110、110a以及間隔開之第二導電圖案114、114a。其中第一導電圖案110、110a位於中心線L之左側，第二導電
圖案114、114a位於中心線L之右側。第一導電圖案110a及第二導電圖案114a最靠近中心線L且相鄰。各第一導電圖案110、110a對應第一閘極驅動器108之多個第一移位暫存器SR1(見第13圖及第14圖)的其中之一，且各第二導電圖案114、114a對應第二閘極驅動器112之多個第二移位暫存器SR2(見第13圖及第14圖)的其中之一。第一導電圖案110a對應第一閘極驅動器108所屬之最後一個第一移位暫存器SR1a(見第13圖及第14圖)，且第二導電圖案114a對應第二閘極驅動器112所屬之第一個第二移位暫存器SR2a(見第13圖及第14圖)。
第一導電圖案110、110a由同一道光罩接曝製作而成，因此各第一導電圖案110、110a具有相同的圖案。第二導電圖案114、114a由同一道光罩接曝製作而成，因此各第二導電圖案114、114a具有相同的圖案。並且，第一導電圖案110、110a及第二導電圖案114、114a是由同一道光罩接曝製作而成，因此第一導電圖案110、110a及第二導電圖案114、114a具有相同圖案。在上述的配置下，由於第一閘極驅動器108所屬之第一移位暫存器SR1(見第13圖及第14圖)的第一導電圖案110、110a及第二閘極驅動器112所屬之第二移位暫存器SR2(見第13圖及第14圖)的第二導電圖案114、114a可透過同一道光罩接曝製作而成，因此可以降低光罩成本並製作大面積的第一閘極驅動器108及第二閘極驅動器112(見第14圖)，以提供大尺寸的主動陣列基板10。
請參照第7圖，形成絕緣層118於第一導電圖案110、110a及第二導電圖案114、114a上。絕緣層118的材質
可包括無機材料、有機材料或其組合，其中無機材料例如是(但不限於)：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是(但不限於)：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，絕緣層118為單一膜層，但本發明並不限於此。在其他實施例中，絕緣層118也可以由多個膜層堆疊而成。另外，在本實施例中，絕緣層118的形成方法可包括物理氣相沉積法或化學氣相沉積法。接著，形成光阻層PR2於絕緣層118上。光阻層PR2的形成方法例如是旋轉塗佈法。在本實施例中，光阻層PR2的材料包括光敏材料。
接著，如第8A圖至第9B圖所示，圖案化絕緣層118，以形成多個接觸洞TH。在下文中，將詳細地描述圖案化絕緣層118所包括之步驟。請先參照第8A圖及第8B圖，基板100的區域A2、區域A3及區域A4(見第1A圖)於此分為位於中心線L左右側之具有相同面積的區域B1及區域B2，區域B1不重疊區域B2。提供第二光罩120於光阻層PR2上，並利用第二光罩120對光阻層PR2進行曝光UV4，使光阻層PR2包括多個曝光光阻PR2a。詳言之，曝光源所發出的光線穿過第二光罩120後於基板100上形成的投影位置落在區域B1。
接著，請參照第9A圖及第9B圖，沿方向D1移動第二光罩120，並利用第二光罩120對光阻層PR2進行曝光UV5，使光阻層PR2包括多個曝光光阻PR2a。詳言之，曝光源所發出的光線穿過第二光罩120後於基板100上形成的投影位置落在區域B2。第二光罩120在曝光UV5時在基板100的投
影面積(即區域B2)無重疊於第二光罩120在曝光UV4時在基板100的投影面積(即區域B1)。於其他實施例中，基板100的區域A2、區域A3及區域A4(見第1A圖)可分為三個具有相同面積的區域E1、區域E2及區域E3(見第10圖)，並利用第二光罩120a依序沿方向D1對位於區域E1、區域E2及區域E3的光阻層PR2進行曝光，以形成曝光光阻PR2a。
接著，請參照第11圖，在曝光UV5後，依序進行顯影製程及蝕刻製程，以形成位於絕緣層118中的多個接觸洞TH。於本實施例中，接觸洞TH同時形成於區域B1及區域B2。應當理解的是，若利用第二光罩120a對位於區域E1、區域E2及區域E3的光阻層PR2曝光，接觸洞TH則同時形成於區域E1、區域E2及區域E3(見第10圖)。第一導電圖案110具有末端F1及末端F2，第一導電圖案110a具有末端F1a及末端F2a。第二導電圖案114具有末端F3及末端F4，第二導電圖案114a具有末端F3a及末端F4a。第一導電圖案110a的末端F2a與第二導電圖案114a的末端F3a相鄰。接觸洞TH暴露出第一導電圖案110的末端F1、F2及第一導電圖案110a的末端F1a，且接觸洞TH暴露出第二導電圖案114的末端F3、F4及第二導電圖案114a的末端F4a。接觸洞TH不暴露相鄰之第一導電圖案110a之末端F2a及第二導電圖案114a之末端F3a。換句話說，接觸洞TH在基板100的法線方向上不重疊於相鄰之第一導電圖案110a之末端F2a及第二導電圖案114a之末端F3a。於本實施例中，第二光罩120(見第8A圖及第9A圖)的面積足夠大，因此無須以接曝方法製作接觸洞TH。
請參照第12圖，形成第二導電層122於絕緣層118上。接著圖案化第二導電層122，以形成多個第一電極圖案124及多個第二電極圖案126。其中第一導電圖案110、110a與位於中心線L左側之第一電極圖案124構成第一移位暫存器SR1、SR1a，第二導電圖案114、114a與位於中心線L右側之第一電極圖案124構成第二移位暫存器SR2、SR2a，如第13圖所示。
第14圖為依照第2圖至第13圖的製造方法所製作之主動陣列基板10的上視示意圖。請一併參照第12圖及第13圖，第一電極圖案124各具有位於對應之各接觸洞TH中的橋接部124A與位於接觸洞TH外且與橋接部124A連接的延伸部124B，各第一移位暫存器SR1(包含第一移位暫存器SR1a)之第一導電圖案110、110a藉由對應之第一電極圖案124電性連接至另一第一移位暫存器SR1之第一導電圖案110。第二電極圖案126沿著絕緣層118之頂面延伸，且第二電極圖案126在基板100的法線方向上重疊於相鄰之第一導電圖案110a之末端F2a及第二導電圖案114a之末端F3a，各第二移位暫存器SR2(包含第二移位暫存器SR2a)之第二導電圖案114、114a藉由對應之第一電極圖案124電性連接至另一第二移位暫存器SR2(見第14圖)之第二導電圖案114。
其中為了方便說明，第14圖中繪示了剖線I-I’、剖線J-J’及剖線K-K’的位置。主動陣列基板10包括基板100、第一閘極驅動器108、第二閘極驅動器112、絕緣層118、多個第一電極圖案124以及多個第二電極圖案126。基板100具有顯
示區100a及周邊區100b，周邊區100b位於顯示區100a之一側且包括驅動電路區R1。
至少一個畫素單元PX可包括主動元件T及顯示元件O，其中主動元件T與顯示元件O電性連接。另外，每一畫素單元PX更包括電容器C，其中電容器C與主動元件T及顯示元件O電性連接。在本實施例中，每一畫素單元PX是以1T1C的架構為範例來說明，但並非用以限制本發明，本發明不限每一畫素單元PX內的主動元件T與電容器C的個數。在其他實施例中，每一畫素單元PX也可以是2T1C的架構、3T1C的架構、3T2C的架構、4T1C的架構、4T2C的架構、5T1C的架構、5T2C的架構、6T1C的架構、或6T2C的架構、7T2C的架構或是任何可能的架構。
在本發明的一實施例中，周邊區100b更包括接合區R2，驅動電路區R1位於接合區R2及顯示區100a之間，且主動陣列基板10更包括位於接合區R2的源極驅動器128。主動元件T的一端耦接至資料線DL以接收源極驅動器128所提供的資料信號。主動元件T的另一端耦接至電容器C，且主動元件T的閘極(控制端)耦接至掃描線SL。
掃描線SL與資料線DL經由主動元件T與顯示元件O電性連接，以驅動顯示元件O。掃描線SL與第一閘極驅動器108及第二閘極驅動器112電性連接。
第15A圖為依照本發明一實施例的第一閘極驅動器108及第二閘極驅動器112的電路方塊示意圖，請一併參照第13圖至第15A圖，第一閘極驅動器108位於驅動電路區R1並
包括多個第一移位暫存器SR1，各第一移位暫存器SR1包括第一導電圖案110。第一閘極驅動器108依序提供掃描訊號至掃描線SL，各第一移位暫存器SR1依序相互串聯耦接，各第一移位暫存器SR1耦接多條掃描線SL。第二閘極驅動器112位於驅動電路區R1且相鄰於第一閘極驅動器108。第二閘極驅動器112包括多個第二移位暫存器SR2，各第二移位暫存器SR2包括第二導電圖案114。第二閘極驅動器112依序提供掃描訊號至掃描線SL，各第二移位暫存器SR2依序相互串聯耦接，各第二移位暫存器SR2耦接多條掃描線SL。由於源極驅動器128與第一閘極驅動器108、第二閘極驅動器112的位置是位於主動陣列基板10的同一側，因此可以使主動陣列基板10的其他三側設計成窄邊框。
在本實施例中，第一閘極驅動器108及第二閘極驅動器112的各第一移位暫存器SR1分別有一個起動脈波，表示為STV1及STV2。第15B圖為依照本發明一實施例的第一閘極驅動器108及第二閘極驅動器112的操作波形圖。請一併參考第15A圖及第15B圖，在本實施例中，當開始進行一個圖框的驅動時，啟動脈波STV1、STV2會被致能。之後第一閘極驅動器108內的第一移位暫存器SR1及第二閘極驅動器112內的第二移位暫存器SR2會依序輸出閘極高電壓VGH，直到最後一個第一移位暫存器SR1的輸出端Gn及第二移位暫存器SR2的輸出端Gm輸出閘極高電壓VGH後，時脈訊號Gclk被停止，閘極時脈訊號由閘極高電壓VGH轉為閘極低電壓VGL。但本發明不以此為限，第一移位暫存器SR1及第二移位暫存器SR2更
可具有其他電極結構或元件。
請回到第13圖及第14圖，掃描線SL、主動元件T的閘極及各第一移位暫存器SR1的第一導電圖案110、各第二移位暫存器SR2的第二導電圖案114屬於同一膜層，也就是說，掃描線SL、主動元件T的閘極及各第一移位暫存器SR1的第一導電圖案110、各第二移位暫存器SR2的第二導電圖案114可具有實質上相同的材質，且掃描線SL、主動元件T的閘極及各第一移位暫存器SR1的第一導電圖案110、各第二移位暫存器SR2的第二導電圖案114利用同一道光罩接曝所形成。
資料線DL與第一電極圖案124、第二電極圖案126屬於同一膜層，也就是說，資料線DL與第一電極圖案124、第二電極圖案126可具有實質上相同的材質，且資料線DL與第一電極圖案124、第二電極圖案126在同一道光罩製程中所形成。
絕緣層118位於第一導電圖案110及第二導電圖案114上並具有多個接觸洞TH。各第一電極圖案124於法線方向上部分重疊於第一導電圖案110之末端F1、F2及另一相鄰之第一導電圖案110之末端F1、F2，且各第一電極圖案124於法線方向上部分重疊於第二導電圖案114之末端F3、F4及另一相鄰之第二導電圖案114之末端F3、F4。詳言之，第一電極圖案124各具有位於對應之各接觸洞TH中的橋接部124A與位於接觸洞TH外且與橋接部124A連接的延伸部124B。各第一移位暫存器SR1之第一導電圖案110藉由對應之第一電極圖案124電性連接至相鄰的第一移位暫存器SR1之第一導電圖案110，
且各第二移位暫存器SR2之第二導電圖案114藉由對應之第一電極圖案124電性連接至相鄰的第二移位暫存器SR2之第二導電圖案114。
在本發明的一實施例中，第二電極圖案126沿著方向D1於絕緣層118之頂面延伸，第二電極圖案126在基板100的法線方向上重疊於相鄰之第一導電圖案110a之末端F2a及第二導電圖案114a之末端F3a。詳言之，第二電極圖案126於基板100的法線方向上不重疊於接觸洞TH，且第二電極圖案126不接觸相鄰之第一導電圖案110a之末端F2a與第二導電圖案114之末端F3a。藉由控制絕緣層118的接觸洞TH的位置，可以使各第一移位暫存器SR1之第一導電圖案110及另一相鄰之第一移位暫存器SR1的第一導電圖案110電性連接，使各第二移位暫存器SR2之第二導電圖案114及另一相鄰之第二移位暫存器SR2的第二導電圖案114電性連接，並使相鄰的第一移位暫存器SR1a之第一導電圖案110a的末端F2a及第二移位暫存器SR2a之第二導電圖案114a的末端F3a不電性連接，藉此，第一閘極驅動器108及第二閘極驅動器112可正常操作。
綜上所述，本發明的主動陣列基板及其製造方法中，由於源極驅動電路與第一閘極驅動器、第二閘極驅動器的位置是位於主動陣列基板的同一側，因此可以使主動陣列基板的其他三側設計成窄邊框。並且，以接曝方法圖案化第一導電層，以同時形成第一閘極驅動器所屬之間隔開的多個第一導電圖案以及第二閘極驅動器所屬之間隔開的多個第二導電圖案，因此可以降低光罩成本並製作大面積的第一閘極驅動器及
第二閘極驅動器，以提供大尺寸的主動陣列基板。並且，藉由控制絕緣層的接觸洞的位置，可以使各第一移位暫存器之第一導電圖案與相鄰的第一移位暫存器的第一導電圖案電性連接，使各第二移位暫存器之第二導電圖案與相鄰的第二移位暫存器的第二導電圖案電性連接，並使相鄰的第一移位暫存器之第一導電圖案的末端及第二移位暫存器之第二導電圖案的末端不電性連接，藉此，使以接曝方法所製作的第一閘極驅動器及第二閘極驅動器可正常操作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧主動陣列基板
100‧‧‧基板
110、110a‧‧‧第一導電圖案
114、114a‧‧‧第二導電圖案
118‧‧‧絕緣層
124‧‧‧第一電極圖案
124A‧‧‧橋接部
124B‧‧‧延伸部
126‧‧‧第二電極圖案
B1、B2‧‧‧區域
D1‧‧‧方向
F1、F1a‧‧‧末端
F2、F2a‧‧‧末端
F3、F3a‧‧‧末端
F4、F4a‧‧‧末端
I-I’‧‧‧剖線
J-J’‧‧‧剖線
K-K’‧‧‧剖線
L‧‧‧中心線
SR1、SR1a‧‧‧第一移位暫存器
SR2、SR2a‧‧‧第二移位暫存器
TH‧‧‧接觸洞
Claims (10)
- 一種主動陣列基板，包含：一基板，具有一顯示區及一周邊區，其中該周邊區位於該顯示區之一側且包括一驅動電路區，且該基板具有一法線方向；一第一閘極驅動器，位於該驅動電路區並包含多個第一移位暫存器，其中各該第一移位暫存器包含一第一導電圖案；一第二閘極驅動器，位於該驅動電路區且相鄰於該第一閘極驅動器，該第二閘極驅動器包含多個第二移位暫存器，其中各該第二移位暫存器包含一第二導電圖案；一絕緣層，位於該些第一導電圖案及該些第二導電圖案上並具有多個接觸洞；多個第一電極圖案，其中該些第一電極圖案各具有位於對應之各該接觸洞中的一橋接部與位於該接觸洞外且與該橋接部連接的一延伸部，各該第一移位暫存器之該第一導電圖案藉由對應之該第一電極圖案電性連接至另一該第一移位暫存器之該第一導電圖案，且各該第二移位暫存器之該第二導電圖案藉由對應之該第一電極圖案電性連接至另一該第二移位暫存器之該第二導電圖案；以及多個第二電極圖案，沿著該絕緣層之頂面延伸，其中該些第二電極圖案於該法線方向上部分重疊於相鄰之該第一導電圖案之末端與該第二導電圖案之末端。
- 如請求項1所述之主動陣列基板，其中各該 第一電極圖案於該法線方向上部分重疊於該第一導電圖案之末端及另一相鄰之該第一導電圖案之末端，且各該第一電極圖案於該法線方向上部分重疊於該第二導電圖案之末端及另一相鄰之該第二導電圖案之末端。
- 如請求項1所述之主動陣列基板，其中該些第二電極圖案不接觸相鄰之該第一導電圖案之末端與該第二導電圖案之末端。
- 如請求項1所述之主動陣列基板，其中該些第二電極圖案於該法線方向上不重疊於該些接觸洞。
- 如請求項1所述之主動陣列基板，其中該周邊區更包含一接合區，該驅動電路區位於該接合區及該顯示區之間，且該主動陣列基板更包含位於該接合區的一源極驅動器。
- 一種主動陣列基板之製造方法，包含：形成一第一導電層於一基板上；圖案化該第一導電層，以形成一第一閘極驅動器所屬之間隔開的多個第一導電圖案以及一第二閘極驅動器所屬之間隔開的多個第二導電圖案，其中各該第一導電圖案對應該第一閘極驅動器之多個第一移位暫存器的其中之一，且各該第二導電圖案對應該第二閘極驅動器之多個第二移位暫存器的 其中之一，其中圖案化該第一導電層之步驟包含：形成一第一光阻層於該第一導電層上；利用一第一光罩對該第一光阻層進行一第一次曝光製程；以及移動該第一光罩，並利用該第一光罩對該第一光阻層進行一第二次曝光製程，其中該第一光罩在該第一次曝光製程時在該基板的投影面積部分重疊於該第一光罩在該第二次曝光製程時在該基板的投影面積；形成一絕緣層於該些第一導電圖案及該些第二導電圖案上；圖案化該絕緣層，以形成多個接觸洞，其中該些接觸洞暴露出該些第一導電圖案及該些第二導電圖案；形成一第二導電層於該絕緣層上；以及圖案化該第二導電層，以形成多個第一電極圖案及多個第二電極圖案，該些第一電極圖案各具有位於對應之各該接觸洞中的一橋接部與位於該接觸洞外且與該橋接部連接的一延伸部，各該第一移位暫存器之該第一導電圖案藉由對應之該第一電極圖案電性連接至另一該第一移位暫存器之該第一導電圖案，該些第二電極圖案沿著該絕緣層之頂面延伸，各該第二移位暫存器之該第二導電圖案藉由對應之該第一電極圖案電性連接至另一該第二移位暫存器之該第二導電圖案。
- 如請求項6所述之方法，其中圖案化該第一導電層之步驟更包含： 在該第二次曝光製程之後，依序進行一顯影製程及一蝕刻製程，以同時形成該些第一導電圖案以及該些第二導電圖案。
- 如請求項6所述之方法，其中圖案化該絕緣層之步驟包含：形成一第二光阻層於該絕緣層上；利用一第二光罩對該些第一導電圖案上的該第二光阻層進行曝光；移動該第二光罩至該些第二導電圖案上，並利用該第二光罩對該些第二導電圖案上的該第二光阻層進行曝光；以及依序進行一顯影製程及一蝕刻製程，以在該絕緣層中形成該些接觸洞。
- 一種主動陣列基板，包含：一基板，具有一顯示區及一周邊區，其中該周邊區位於該顯示區之一側且包括一驅動電路區，且該基板具有一法線方向；一第一閘極驅動器，位於該驅動電路區並包含多個第一移位暫存器，其中各該第一移位暫存器包含一第一導電圖案；一第二閘極驅動器，位於該驅動電路區且相鄰於該第一閘極驅動器，該第二閘極驅動器包含多個第二移位暫存器，其中各該第二移位暫存器包含一第二導電圖案；一絕緣層，位於該些第一導電圖案及該些第二導電圖案 上並具有多個接觸洞；多個第一電極圖案，其中該些第一電極圖案各具有位於對應之各該接觸洞中的一橋接部與位於該接觸洞外且與該橋接部連接的一延伸部，各該第一移位暫存器之該第一導電圖案藉由對應之該第一電極圖案電性連接至另一該第一移位暫存器之該第一導電圖案，且各該第二移位暫存器之該第二導電圖案藉由對應之該第一電極圖案電性連接至另一該第二移位暫存器之該第二導電圖案；以及多個第二電極圖案，沿著該絕緣層之頂面延伸，至少一該第二電極圖案位於該第一移位暫存器之該第一導電圖案及該第二移位暫存器之該第二導電圖案之間。
- 一種主動陣列基板之製造方法，包含：形成一第一導電層於一基板上；圖案化該第一導電層，以形成一第一閘極驅動器所屬之間隔開的多個第一導電圖案以及一第二閘極驅動器所屬之間隔開的多個第二導電圖案，其中各該第一導電圖案對應該第一閘極驅動器之多個第一移位暫存器的其中之一，且各該第二導電圖案對應該第二閘極驅動器之多個第二移位暫存器的其中之一；形成一絕緣層於該些第一導電圖案及該些第二導電圖案上；圖案化該絕緣層，以形成多個接觸洞，其中該些接觸洞暴露出該些第一導電圖案及該些第二導電圖案； 形成一第二導電層於該絕緣層上；以及圖案化該第二導電層，以形成多個第一電極圖案及多個第二電極圖案，該些第一電極圖案各具有位於對應之各該接觸洞中的一橋接部與位於該接觸洞外且與該橋接部連接的一延伸部，各該第一移位暫存器之該第一導電圖案藉由對應之該第一電極圖案電性連接至另一該第一移位暫存器之該第一導電圖案，該些第二電極圖案沿著該絕緣層之頂面延伸且和該些第一電極圖案互相分開，該些第二電極圖案在該基板的法線方向上不重疊於該些接觸洞，各該第二移位暫存器之該第二導電圖案藉由對應之該第一電極圖案電性連接至另一該第二移位暫存器之該第二導電圖案。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109101250A TWI717972B (zh) | 2020-01-14 | 2020-01-14 | 主動陣列基板及其製造方法 |
| CN202010511419.9A CN111627934B (zh) | 2020-01-14 | 2020-06-08 | 主动阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109101250A TWI717972B (zh) | 2020-01-14 | 2020-01-14 | 主動陣列基板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI717972B true TWI717972B (zh) | 2021-02-01 |
| TW202127426A TW202127426A (zh) | 2021-07-16 |
Family
ID=72271320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109101250A TWI717972B (zh) | 2020-01-14 | 2020-01-14 | 主動陣列基板及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111627934B (zh) |
| TW (1) | TWI717972B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050093772A1 (en) * | 2003-10-01 | 2005-05-05 | Tae-Seong Kim | Plasma display panel and driving method thereof |
| TW201707216A (zh) * | 2013-10-09 | 2017-02-16 | 夏普股份有限公司 | 半導體裝置及其製造方法 |
| US20170059911A1 (en) * | 2009-10-19 | 2017-03-02 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display device having the same |
| TW201721264A (zh) * | 2015-11-30 | 2017-06-16 | 樂金顯示科技股份有限公司 | 顯示裝置 |
| CN108469696A (zh) * | 2018-01-15 | 2018-08-31 | 友达光电股份有限公司 | 阵列基板以及显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JP2005175381A (ja) * | 2003-12-15 | 2005-06-30 | Toshiba Matsushita Display Technology Co Ltd | 半導体素子、アレイ基板およびその製造方法 |
| KR101917146B1 (ko) * | 2012-03-20 | 2018-11-12 | 삼성디스플레이 주식회사 | 표시 기판 |
| CN108010920B (zh) * | 2017-11-30 | 2020-12-08 | 武汉天马微电子有限公司 | 一种显示面板、显示面板的制作方法及显示装置 |
-
2020
- 2020-01-14 TW TW109101250A patent/TWI717972B/zh active
- 2020-06-08 CN CN202010511419.9A patent/CN111627934B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050093772A1 (en) * | 2003-10-01 | 2005-05-05 | Tae-Seong Kim | Plasma display panel and driving method thereof |
| US20170059911A1 (en) * | 2009-10-19 | 2017-03-02 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same and display device having the same |
| TW201707216A (zh) * | 2013-10-09 | 2017-02-16 | 夏普股份有限公司 | 半導體裝置及其製造方法 |
| TW201721264A (zh) * | 2015-11-30 | 2017-06-16 | 樂金顯示科技股份有限公司 | 顯示裝置 |
| CN108469696A (zh) * | 2018-01-15 | 2018-08-31 | 友达光电股份有限公司 | 阵列基板以及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111627934A (zh) | 2020-09-04 |
| TW202127426A (zh) | 2021-07-16 |
| CN111627934B (zh) | 2023-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4477603B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20090297958A1 (en) | Exposure mask and exposure method using the same | |
| TWI742705B (zh) | 顯示裝置 | |
| JP2004310105A (ja) | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 | |
| US11830883B2 (en) | Display device including fan-out wire with various widths | |
| JP4087949B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| WO2020118931A1 (zh) | 阵列基板及显示面板 | |
| TWI717972B (zh) | 主動陣列基板及其製造方法 | |
| JP2007171858A (ja) | マイクロレンズの製造方法及びマイクロレンズ基板、電気光学装置の製造方法及び電気光学装置、並びに電子機器 | |
| TWI400538B (zh) | 薄膜電晶體陣列及顯示裝置 | |
| KR20060036606A (ko) | 액정표시장치 제조방법 | |
| KR20050060669A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| TWI824542B (zh) | 電子裝置 | |
| TWI771740B (zh) | 電泳顯示裝置及其製作方法 | |
| TW202042207A (zh) | 畫素結構 | |
| WO2024065153A1 (zh) | 阵列基板及其制作方法、掩膜版、显示装置 | |
| US20230255067A1 (en) | Display Substrate, Preparation Method Thereof, and Display Device | |
| KR101221950B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR20210088288A (ko) | 터치 센서 및 이의 제조 방법 | |
| KR20070025155A (ko) | 아이디 마크가 형성된 액정표시장치 및 그 제조방법 | |
| KR100870012B1 (ko) | 액정 표시 장치 | |
| JP2004206097A (ja) | 電気光学装置の製造方法、電気光学装置、および電子機器 | |
| KR20050070200A (ko) | 액정 표시 패널의 어레이 기판 및 그 제조 방법 | |
| KR100770581B1 (ko) | 유기 발광 소자의 제조 방법 | |
| JP2004260075A (ja) | 半導体チップの製造方法、半導体チップ、電気光学装置、および電子機器 |