CN1383580A - 电子器件制造 - Google Patents

电子器件制造 Download PDF

Info

Publication number
CN1383580A
CN1383580A CN01801596A CN01801596A CN1383580A CN 1383580 A CN1383580 A CN 1383580A CN 01801596 A CN01801596 A CN 01801596A CN 01801596 A CN01801596 A CN 01801596A CN 1383580 A CN1383580 A CN 1383580A
Authority
CN
China
Prior art keywords
grid
ldd
mask layer
layer
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01801596A
Other languages
English (en)
Other versions
CN1203537C (zh
Inventor
N·D·杨
J·R·A·艾尔斯
S·D·布拉泽顿
C·A·费希尔
F·W·罗尔芬格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Hong Kong Holding Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0008487.1A external-priority patent/GB0008487D0/en
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1383580A publication Critical patent/CN1383580A/zh
Application granted granted Critical
Publication of CN1203537C publication Critical patent/CN1203537C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种包括薄膜晶体管的电子器件的制造方法,提出了在自对准薄膜晶体管中断态电流增长和载流子迁移率减小的问题。根据此方法,在掩模层(20,48)下面深蚀刻栅层(2,46)。接着利用掩模层作为注入掩模进行注入步骤,深蚀刻露出注入物损害,然后通过能量束(42)给注入物损害退火。

Description

电子器件制造
本发明涉及电子器件制造的方法，包括：薄膜晶体管(下文称为“TFT”)，并且提供了利用自对准技术制造TFT的改进的工艺。所述器件可以是平板显示器(例如，有源矩阵液晶显示器，AMLCD)或者大面积图像传感器或几种其它类型的大面积电子器件(例如薄膜数据保存或存储器件)。
对于大面积电子设备来说，在绝缘衬底上的具有TFTs和其它薄膜电路元件的薄膜电路的研制得到很多的关注，用非晶、微晶或多晶半导体薄膜的一部分制造的这些电路元件可以在单元矩阵中形成开关元件，例如在美国专利说明书US-A-5,130,829(我们的参考文献PHB33646)中描述的平板显示器，这里引入其全文作为参考材料。在最近几年中，器件还可以包含集成的驱动电路，特别是用多晶硅的TFTs作为电路元件。
在多晶硅TFT的制造中，已知用掺杂剂离子(例如磷)的注入以自对准(下文称为“SA”)的方式形成与TFT的栅对准的TFT的源极/漏极区。已知通过将能量束特别是激光束引入薄膜结构激活注入的掺杂剂并且使晶格损害退火。
注入区可以是TFT的高掺杂漏区。对于用于驱动电路的TFT，在TFT的沟道和漏区之间具有包括低掺杂漏区(下文称为“LDD”)的场缓减结构是有利的。在这种情况下，注入的SA区可以是LDD区或者是更高掺杂的漏区。这样，在栅和LDD区之间可能没有明显的重叠，或者在所谓的GOLDD结构中栅可能与LDD区重叠。遗憾的是已经发现得到的SA TFTs的断态漏电流增加，载流子迁移率减小。
本发明寻求提供一种电子器件的SA TFTs的制造方法和制造工艺，允许实现对TFTs和具有TFTs的器件特性的各种改进。
更具体地说，本发明提供了一种包括薄膜晶体管的电子器件的制造方法，包括步骤：
(a)在绝缘膜上淀积栅层，所述栅层位于半导体膜上；
(b)在栅层上限定布图的掩模层；
(c)利用掩模层蚀刻以布图栅层；
(d)利用掩模层和/或栅层作为注入掩模，注入半导体膜；
(e)在掩模层下深蚀刻栅层；
(f)除去掩模层；和
(g)用能量束给半导体膜退火。
在具有SA注入区的TFTs的情况下，发明人相信断态漏电流增加和载流子纤移率减小的重要因素是在栅的边缘下面延伸并在激光退火时被栅遮蔽的晶格缺陷。
例如掩模层可以是光致抗蚀剂掩模。能量束(具体的但不是唯一的，可以是激光束)起到给没有被深蚀刻栅层遮蔽/掩盖的半导体膜中的注入损害退火的作用。
通过此工艺，可以减小或克服或避免由于SA多晶硅TFTs(具有或不具有LDD或GOLDD)中的注入损害而产生的几个问题。
术语“栅深蚀刻”也可以采用其它的术语例如“栅过蚀刻”和“栅基蚀”来描述。每种描述都指的是在位于掩模层下面的深蚀刻栅边缘中发生的蚀刻工艺，以便从掩模窗口的边缘偏移/间隔足够的距离(间隙)以在插入区中进行所希望的晶格损害的退火。通过在步骤(c)中控制蚀刻量，可以根据由不同的注入剂量水平所确定的半导体晶格损害的横向宽度调整偏移(间隙)的幅度。
深蚀刻步骤(e)可以在注入步骤(d)之后进行。然而，当位于上面的掩模图形足够的厚并且稳定以便通过自身遮蔽注入时，那么可以在步骤(d)之前进行步骤(e)。实际上后一个顺序是有利的。用激光退火(具体但不唯一，用UV受激准分子激光束)进行步骤(g)通常是很便利的。然而，也可以用其它类型能量束进行退火。例如用高强度UV闪光灯。
尽管TFTs可以用其它的晶体半导体材料形成，但是采用多晶硅作为提供TFT沟道区的薄膜半导体通常是便利的。其上承载TFTs的绝缘衬底的特性可以随着用它们形成电子器件的一部分的电子器件的特性来改变。一般衬底可以包括便宜的玻璃或绝缘聚合物，也可以采用不锈钢。
在最佳实施例中，蚀刻步骤(c)和(e)可以作为一个步骤进行。这样可以提供更一致的结果和更精确的间隙长度控制。
该方法在步骤(f)之后还可以包含更进一步的注入步骤，提供比步骤(d)更低水平的掺杂。这样在步骤(d)中形成的源极/漏极区和栅之间形成了LDD区。此工艺还适用于在相当低的偏压下(即一般最高大约到5V)工作的TFTs。对于这些器件，与用于建立LDD场缓减区的正常掺杂剂量相比，在进一步的注入步骤中，可以采用更宽范围的注入剂量以减小串连电阻。而且此技术允许形成更短的(一般是亚微米)LDD区，从而减小此区的串连电阻。
在另一个实施例中，步骤(b)包括步骤：(h)限定源极/漏极图形掩模层；(i)进行注入步骤，提供比步骤(d)更高水平的掺杂，以便形成由源极/漏极图形限定的源极和漏极区，仅暴露于步骤(d)注入的区形成LDD区；(j)布图掩模层以限定栅图形。可以选择的方法是，在步骤(c)之后可以进一步包含步骤：(k)在另一个掩模层中限定源极/漏极图形；并且(l)进行注入步骤，提供比步骤(d)更高水平的掺杂，以便形成由源极/漏极图形限定的源极和漏极区，仅暴露于步骤(d)注入的区形成LDD区。因此在这些方法中的栅层深蚀刻在LDD区和栅层边缘之间建立了间隙，注入区完全暴露于能量束。
另一个最佳方法包含步骤：(m)限定最初的布图的掩模层；(n)利用最初的掩模层作为注入掩模进行注入步骤，在横向延伸并且向内超过在步骤(b)中形成的布图的掩模边缘的区中，此注入提供了比步骤(d)更低水平的掺杂；和(o)用能量束给半导体膜退火。这样可以形成在被完成的器件的栅下面延伸的LDD区，其中所有该区已经暴露于能量束，修复了注入物损害。
此方法在深蚀刻步骤(e)之前可以包含使栅层阳极氧化的步骤(p)。注入步骤(d)最好在步骤(p)之前进行，因为步骤(d)可以起到在阳极氧化步骤(p)之前固化掩模层的作用。
栅层可以是金属或半导体(例如多晶硅)或多种材料的组合。最好它包括铝或钛和铝的双层。在步骤(e)中栅可以被深蚀刻3μm或更小的距离，0.25-0.5μm更好。
现在将参考附图和例子描述实施本发明的方法，其中：
图1显示了利用本发明的栅深蚀刻法制造的SA TFTs的器件结构示意图；
图2是作为蚀刻时间的函数的间隙长度的曲线图；
图3显示了底切栅的SEM的显微胶片；
图4是各种TFT结构的迁移率和注入物剂量的曲线图；
图5是各种器件的最小漏电流和注入物剂量的曲线图，漏压为5V；
图6显示了对于各种器件和注入物剂量来说，栅压为-10伏的漏电流比和图5所示的最小漏电流的曲线图；
图7显示了对于各种器件和注入物剂量，在栅压为-10V，并处断开状态条件下对数(漏极电流)的斜率与漏极电压曲线之间的关系；
图8a显示了图1的结构III器件(n-和间隙)的在阈压下1V处的输出特性、VT(闭合符号)和导通电流(打开符号)的曲线图；
图8b显示了SA LDD器件的在阈压下1V处的输出特性、VT(闭合符号)和导通电流(打开符号)的曲线图；
图9显示了对于不同的器件结构来说，特性漏压作为注入物剂量的函数的曲线图，在该特性漏压处，在1分钟应力之后存在30％的导通电流损失；
图10显示了根据本发明用于制造SA GOLDD TFTs的工艺顺序。
伴随传统的SA LDD器件的问题是残余注入物的损害，出现的损害是降低了导通和关断电流，并且稳定性差。在SA LDD器件中引入亚微偏移区允许用激光充分的消除注入物的损害，产生更高的导通电流，并且显著降低了漏场。得到的TFTs还由于更差的栅-漏耦合使其对栅增强漏电流具有减小的灵敏度。在GOLDD TFT的情况下，由深蚀刻限定的偏移区可以是先前注入、先前退火的LDD区的一部分。在这种情况下，后来的高掺杂漏区的注入之后的深蚀刻能够完全消除后来的注入物损害(因此减小了漏电流)和使栅-漏电容的设计最小化。
为了满足目前AMLCD应用和其它的系统在面板上的器件所要求的稳定性标准，对于多晶硅基CMOS器件中的n沟道TFTs来说，采用场缓减结构。没有场缓减的自对准(SA)和非自对准(NSA)n沟道TFTs显示了难以接受的器件不稳定性，表现为在低漏电压时导通电流的损耗和漏电流的增加，同时在没有任何可检测到的器件性能降低的情况下可以将15V漏偏压施加给相应的p沟道器件。在这一点上，可以提供参考文件，例如在“Jpn.J.Appl.Phys.37，1801(1998)”中由JAAyres、SD Brotherton、DJ McCulloch和MJ Trainor发表的文章，这里引入其整个内容作为背景材料。
已经研究了其中场缓减区与栅自对准的SA LDD TFTs，尽管相对于相应的SA器件已经证明了器件稳定性方面的适当改进，但对于目前的AMLCD的应用来说，它们的稳定性仍然不够。此外，SA LDD器件的特征是高的漏电流和减小的导通电流，申请人将这两者都归因于由n-磷注入物导致的晶格损害。
这里描述的实施例由在栅外侧或基本上是栅外侧具有场缓减区的SA结构构成，建议了一些已经辩明上述传统的SA LDD器件的论点。实现了控制在限定栅的抗蚀剂掩模下面的栅金属的过蚀刻。采用由栅的过蚀刻产生的小间隙来提供漏处的场缓减，此场缓减提高了器件稳定性，并且减小了雪崩电流。场缓减可以通过将低剂量的注入物注入到此间隙中以形成LDD区或者通过在准分子激光激活过程中掺杂剂从相邻的LDD或源极/漏极扩散到此间隙中来实现。与传统的SA LDD器件相比，前者的场缓减结构使LDD长度减小，这样将减小串连电阻，而后者的结构通过使用激光能够彻底除去注入物的损害，并且形成更宽的结。这样就得到了更高的迁移率并且减小了漏场。
下面讨论TFT结构的电特性和它们的稳定性并且与SALDD器件相比较。
图1是根据本发明的方法制造的TFT结构的截面图，分别标为I、II和III。
每个器件包括栅绝缘层4上的栅极2。栅极最好由铝、铝合金或钛/铝双层形成。二氧化硅可以形成绝缘层。栅绝缘层4下面是半导体层6，通常是硅。
在每个结构的硅层6的区8和10中已经注入了掺杂剂(n+)，以限定每个TFT的源和漏。结构II和III还包含硅层中相当轻微的掺杂(或n-)区12和14，与各个区8和10邻接，其中之一将形成LDD区。在每个结构中的栅极2下面，存在未掺杂的硅区16，该硅区16形成每个TFT的沟道。
在图1的每个结构中，可以在硅层6中识别出偏移18，从栅极2的边缘横向延伸。在结构I和II中，此偏移由在栅极每侧上的源极和漏极区8和10的边缘限定，在结构II中，它相应于轻掺杂区12和14的宽度。在结构III中，由区12和14的内边缘限定此偏移。
图1的所有TFTs具有SA顶栅结构，在注入掺杂剂以形成源极/漏极区8、10和LDD区12/14(只在结构II和III中)之前，先限定栅2。掺杂剂可以在不除去栅介质层4的情况下注入。在每一种情况下，通过控制抗蚀剂掩模边缘下面的栅金属的过蚀刻来限定与栅2相邻的区，淀积的抗蚀剂掩模是用于限定栅的。这样建立了一些条件，这些条件导致了在0.3μm和3μm之间范围的栅的可重复过蚀刻。
对于结构I和II来说，过蚀刻栅2之后，保留抗蚀剂注入源极/漏极区8和10。对于结构II，接着此工艺的是在除去抗蚀剂之后的低剂量注入，以便在间隙中生成LDD区12/14，其中栅2已经过蚀刻了。对于结构III的制造来说，可以首先注入LDD区12/14，在除去抗蚀剂之后，光刻限定和注入源极/漏极区8/10。可以选择的是，可以采用相同的抗蚀剂层来限定源极/漏极区，然后为LDD注入步骤再次布图。
如上所述，现在看来对于目前的多晶硅AMLCD应用来说，p沟道器件不需要场缓减结构来满足稳定性标准。例如可以提供前面JAAyres等的参考文章作为参考。因此，图1所示的器件结构只用于n沟道TFTs的研究。
可以采用下列方式制造结构I至III中的间隙或偏移18。在40℃温度下在磷的、酸的、硝酸和水(按体积％为16∶1∶1∶2，)的混合溶液中光刻限定和蚀刻栅极2。当在单个步骤中进行栅的蚀刻和过蚀刻，即蚀刻之后不从混合溶液中取出样品时，得到了最一致的结果和最小的间隙长度变化。可以在过蚀刻之后通过限定栅的抗蚀剂直接测量间隙的长度。然而，如果从蚀刻前抗蚀剂的长度和除去抗蚀剂之后栅的长度之差计算间隙的长度，可以得到更精确的结果。
图2说明了厚260nm的溅射铝-钛金属合金(4％重量的钛)的栅长和总的蚀刻时间的关系。对于超过1μm的间隙长度来说，标准偏移显著增加。图3显示了抗蚀剂标号20下面的过蚀刻栅金属的SEM显微照片。
过蚀刻技术允许形成短的、亚微LDD和偏移区，它还揭示了残余注入物对器件性能的损害的影响和比较了结构I(间隙)和III(n-和间隙)与结构II(间隙中的n-)和目前的SA LDD器件的稳定性。在结构I和III中引入未注入间隙对于受激准分子激光掺杂剂激活是有利的，因为激光束将照射整个LDD或源极/漏极(S/D)区，当存在未掺杂间隙时，对于S/D或LDD区域与栅自对准的器件来说，在栅下面可能有未退火的横向(lateral)损害。
具有未注入间隙的TFTs说明扩展结的作用是提供场缓减。在激光激活期间，在间隙/n+结(结构I)、间隙/n-(结构III)以及n+/n-结(结构II和III)处，掺杂剂将在熔融的硅中横向扩散。然而，在结构II中的沟道/n-结处没有这种扩散；取代此结的可能是具有残余注入物损害的断裂。掺杂剂的横向扩散使结扩展，这样减小了结处的峰值电场。结果减小了雪崩电流(扭绞效应(kink effect))和由于热载流子损害而产生的任何不可避免的退化，而且减小了电场增强漏电流的幅度。
下面将参考图4讨论上述器件的TFT迁移率数据。
图4显示了对于结构I至III来说，具有6μm沟道长度的TFTs的场效应迁移率与注入物剂量的关系曲线，同时显示了SA和SA LDD器件的数据。对于结构II、III和SA LDD器件来说，注入物剂量对应于低剂量LDD注入物，同时它代表SA和结构I器件中的S/D剂量，数据点仅由线连接以便减小不同器件的数据差别。所有的结构III(n-和间隙)和SA LDD器件具有3μmLDD长度。
从图4可以看出，迁移率随着注入物剂量而增加，这是由于减小了LDD或S/D的串连电阻。在结构II(间隙中的n-)和III(n-和间隙)中，迁移率随着间隙长度的增加而减小，在后者中，由于未注入偏移区的更大的表面电阻，迁移率随着沟道长度的增加更迅速地降低。然而，为了清楚，图4中只显示了一个LDD长度的迁移率数据。尽管在结构III(n-和间隙)中由0.5μm的间隙产生了附加的串连电阻，对于所有的LDD剂量来说，这些器件的迁移率比具有相同的3μmLDD长度的SA LDD TFTs的迁移率高。实际上，具有0.5μm间隙和1×1014P/cm2的高LDD浓度的结构III TFTs显示了比传统的SA TFTs更大的迁移率，对于5×1014P/cm2的S/D注入物剂量来说，传统的SATFTs一般具有130cm2/Vs的迁移率。这就表明引入完全与栅自对准的亚微偏移区能够通过激光完全激活掺杂剂，并且由残余注入物损害而导致的串连电阻可以使导通电流比掺杂剂扩散到其中的小的未注入偏移区减小得更多，使其足够小。图4中的数据表明具有0.7μm和0.9μm间隙的结构III器件的迁移率显著减小，特别是低LDD剂量。
由于S/D和LDD串连电阻R，减小了TFT导通电流。结构I和III中未注入间隙以及SA、SA LDD和结构II(间隙中的n-)的诸器件中残余注入物损害的存在将导致附加的电阻ΔR，导致这些器件的导通电阻进一步减小。假设总的串连电阻为R+ΔR，可以看出，从TFT传输特性(跨导)得到的迁移率μ与沟道中的电荷载流子迁移率μ0的关系为： μ ( V G ) = μ 0 ( 1 + R + ΔR R ch ( V G ) ) 2 其中Rch是沟道电阻，由下式给出： R ch = L Wμ 0 C OX ( V G - V T )
电阻R可以从低剂量(LDD)和高剂量(S/D)注入的多晶硅膜的表面电阻(利用范德堡测量)以及LDD区和S/D区的尺寸计算出来。迁移率μ0可以由具有足够长的沟道TFTs估算，与沟道电阻相比，此TFTs的总的串联电阻R+ΔR可以忽略。也可以在不存在任何残余注入物损害的情况下，由不具有LDD的NSA参考TFTs来估算。这样，对表面电阻和迁移率μ的测量以及由适当的参考TFTs估算的沟道迁移率μ0使得能够估算未注入间隙的电阻和残余注入物损害。
对于具有6μm沟道长度的SA、SA LDD和结构II(间隙中的n-)的器件来说，申请人通过仅仅考虑S/D和LDD串连电阻计算预期的迁移率的减小。该沟道迁移率μ0为200-250cm2/Vs的数量级，并且由具有60μm沟道长度的参考TFTs估算出来。对于所有这三种TFT结构来说，测得的迁移率与仅由R进行校正的迁移率不一致，这一点对于残余注入物损害也是一样。这些在SA TFTS中已经证实，并且这里讨论的结果确定了在栅边缘附近的注入物损害不能被消除，即使该区中的注入物剂量减小到图4所示的具有最低LDD剂量的SA LDD和结构II(间隙中的n-)器件情况的1/50。电阻ΔR可以从上述等式计算，对于被研究的所有样品来说，已经发现ΔR随着注入物剂量的增加而增加，简单地表示出损害的程度随着剂量增加。
将上述等式用于结构III(n-和间隙)揭示了未注入间隙的电阻随着LDD剂量的增加而减小。对于更高的LDD剂量来说，由于在受激准分子激光掺杂剂激活过程中，掺杂剂在熔融硅中从相邻LDD区的扩散，上述电阻的降低是间隙中更高的掺杂剂浓度的结果。在结构I中也类似，在具有更高S/D注入物剂量的TFTs中可以观测到减小的间隙电阻。
请注意，尽管SEM显微照片显示具有残余注入物损害的区的尺寸比间隙小很多，但由于注入物损害而导致的串联电阻分别和结构III和I中0.7μm和0.5μm未注入间隙的电阻相差不大。此外，不像未注入区，存在残余注入物损害的区通过栅的充分调制，这样来减小其电阻。
对于将用做AMLCD中的像素TFTs来说，低漏电流是对多晶硅TFTs的一个关键的要求。下面讨论的数据表明未注入间隙的好处是在直到高栅压的断态中得到了低电流。
图5说明了对于结构I至III以及作为比较的SA和SA LDD器件来说，最小漏电流和注入剂量之间的关系。所有器件的最小值都在VG＝0±1V处。可以明显看出未注入间隙的引入急剧减小了漏电流：对于所有LDD剂量来说，在结构III中0.5μm的存在使该漏电流减小到与结构II(间隙中的n-)和SA LDD器件相比的1/10-1/30，如果我们比较具有结构I的SA器件，漏电流减小得更大，漏电流减小到1/80。在SA和SA LDD中观察到的高漏电流可以通过漏附近由于残余注入物损害而导致的大量中间间隙陷阱态来解释。观察到的漏电流随剂量的增加而增加是注入损害随剂量的增加而增加的结果，如上面所证明的。在不存在残余注入物损害的情况下，漏电流是低的并且独立于剂量，如在具有未注入间隙(结构I和III)的器件中所看到的。
图6中的数据显示出图5所画出的最小漏电流与栅压为-10V时的电流之间的关系。这些电流比作为注入剂量的函数画出。当在0V至-10V从电流最小值进行时，具有未注入间隙(结构I和III)的器件的漏电流显示了非常小的增加。对于器件结构I至III来说，电流比和注入剂量之间的趋势不一致。对于结构II(间隙中的n-)和SA LDD器件来说，漏电流比更大并且随着注入剂量显著增加，在SATFTs中达到大约200的最大电流比。
为了进一步研究漏电流和场缓减问题，申请人测量了断态的ID-VD曲线，并且在图7中画出了关于-10V栅压的log(ID)-VD曲线与注入剂量之间关系的斜率。此斜率正比于与施加电压相关的电场的因数。可以看出SA LDD器件的斜率比结构III(n-和间隙)的斜率大，忽视在后者中数据随LDD剂量的大的波动，这些数据揭示了与结构II器件相比，在SA LDD和SA器件中电场随注入剂量的增加而更迅速地增加。结构III器件的log(ID)-VD曲线的较小的斜率以及结构I和III器件(见图6)的更小的电流比清楚地表明通过扩展结和结偏移的场缓减的好处，以得到直到高栅压的断态的小电流。
最后，从图5和6应理解，就考虑漏电流和场缓减来说，在SA LDD和结构II(间隙中的n-)器件之间仅存在微小差别，确定LDD长度并不严重影响沟道/LDD结的电场分布。对于0.3μm和3μm之间的LDD长度，证实了此结果。为了清楚，图5和6只显示了具有0.7μm间隙的结构II器件的数据。因此，对于SA LDD器件，就考虑漏电流和场缓减来说，在利用控制栅的过蚀刻而不兼顾漏电流的情况下，3μm的LDD长度可以减小到亚微长度。
图8a和8b显示了分别具有各种LDD注入剂量的结构III器件(n-和间隙)和SA LDD器件在VT-1V记录的输出特性(封闭的符号)。可以看出对于两个器件结构来说，漏电流随着LDD剂量显著增加；具体地说，有一个在9×1012和3×1013P/cm2之间的临界掺杂范围，在该范围内对两种器件结构来说电流都急剧增加。还可以看出临界漏压随注入剂量的增加而减小，在此临界漏压以上，电流显著降低。在结构III TFTs中，对于图8a和8b中的两个最高剂量来说，扭绞效应向更高漏压移动大约2V。这些测量清楚地表明用低剂量的注入物得到了漏场缓减，而且此效果通过扩展偏移结而加强。这些结果与上面讨论的漏电流数据一致。
将器件结构I至III的稳定性与我们的标准SA LDD器件的稳定性作比较。一些结果概括在图8a和8b中，这些结果显示在施加漏偏压应力一分钟之后，在线性区中TFT的导通损耗(打开的符号)，其中在一分钟的过程中，栅偏压设为阈电压，代表最坏情况的应力条件。
源自图8a和8b所示的数据，图9比较了特性漏压，在此漏压处，图8a和8b中的两个器件结构的导通电流减小30％。还显示了对于结构I器件(间隙)的数据。可以看出对于结构III器件来说，间隙的引入提高了器件稳定度1-3V。SA LDD器件随着LDD剂量的增加变得不稳定，接近于SA器件。又图9的数据可以看出，对于结构III器件来说，稳定性LDD剂量之间没有单调关系。对于具有6×1013P/cm2注入剂量的器件来说，得到了更高的稳定性，从数据不清楚这是否是人为现象或者是否存在小的注入物剂量口，在该口范围内可以得到提高的稳定性。对于结构II(间隙中的n-)器件来说，对于0.3μm到3μm之间的长度，稳定性与LDD区的长度无关。这些器件的稳定性随LDD剂量的增加而减小，并且与SA LDD器件相差不大。
小偏移区(结构I和III)的引入提出了对于传统的SA和SA LDDTFTs来说已经证实的问题。这些器件显示了由于串联电阻而导致的低导通电流、高漏电流和差的稳定性。在激光激活SA和SA LDD器件中，由于栅边缘附近的残余注入物损害，迁移率减小。在存在未注入间隙时，当激光照射整个LDD和S/D区时，可以完全除去注入物损害，使器件具有更高的迁移率和更低的漏电流。如果其长度小于0.5μm，由于偏移区而导致的附加的串联电阻不会产生问题。间隙通过结扩展和偏移提供场缓减。这就导致了电场增强漏电流的显著减小。它还减小了雪崩并且提高了器件稳定性。
图1中的TFTs具有通过该栅的深蚀刻暴露激光退火的未注入间隙。图10显示了可以用来在低的栅-漏电容和低的漏电流方面优化SA GOLLD TFT的工艺。在这种情况下，暴露于激光退火的间隙区域是先前注入、先前退火的LDD区(n-)。
在图10(a)中，在衬底32上已经形成器件岛30，并且利用抗蚀剂掩模(未示出)通过注入已经形成轻掺杂n区34和36。这些将最终形成LDD区33和35。而且，所显示的(用点示意的)是与离子注入相关的损害。通过等于注入范围的一般的量，它在整个注入区延伸而且横向超过线38和40，线38和40与掩模边缘的位置对应(当掺杂时)。
在图10(b)中，通过能量束42使该膜被退水，一般是激光照射。使材料结晶以形成高质量多晶硅，激活n掺杂剂，热处理损害，另外可能引起少量的掺杂剂的横向扩散(小于0.25μm)，此扩散会引起结边缘的浓度渐变。
在图10(c)中，通过淀积绝缘体44、然后淀积金属46、然后用光致抗蚀剂48布图和蚀刻该金属形成栅结构。该金属最好是高反射的和光滑的，并且可以包括铝合金或钛/铝双层。现在注入高剂量n+磷离子50，以形成源和漏的触点52和54。这个工艺顺序是基于已知的自对准栅重叠轻掺杂漏结构(SAGOLDD)。SAGOLDD具有栅与LDD的重叠区33/35(它对于最高的稳定性来说是主要的)，但由于LDD/n+结与栅的自对准，SAGOLDD具有最小的重叠电容。
然而，图10(c)显示了与n+有关的注入损害(用点示意的)，它在栅46下横向延伸。通常在此阶段进行第二次激光退火以激活此掺杂剂，但这将在激光不能够穿透的栅下面留下损害区。
在图10(d)中，说明了附加的工艺步骤即回来再蚀刻金属(如箭头5b所示)，一般蚀刻0.25-0.5μm，以便激光42能够进入损害区(图10(e))。注入的光致抗蚀剂非常稳定且是坚硬的掩模。此激光步骤激活n+掺杂剂、除去晶格缺陷和使n+到n-的过渡变缓。以这种方式形成了两个LDD子区(一个是重叠的58，一个非重叠的60)，如图10(f)所示，并且没有遗留残余损害。非重叠的子区60是非常窄的，不会添加任何明显的串连电阻。
这里公开的本发明的工艺的优点在于通过注入物使光致抗蚀剂掩膜48固化，如果在注入之后进行深蚀刻，则为深蚀刻提供了非常坚固的掩模。一般需要氧等离子灰化以除去掩模。
深蚀刻最好是浸入蚀刻。然而，本领域技术人员很清楚可以采用其它的工艺。如果采用喷射抗蚀剂的工艺，要得到高度的可重复性，所希望的深蚀刻会更困难。在这种情况下，可以用湿阳极氧化(例如在diethelyene glycol)或通过等离子阳极氧化精确地得到所希望的深蚀刻。在1996年AMLCD workshop，第29-31页Yoshinouchi等的论文中描述了复杂的三重阳极氧化方案，采用该方案来形成LDD区(在非重叠TFT器件中)。这里引入AMLCD workshop paper的整个内容作为背景材料。至少需要三个阳极氧化中的一个来为横向阳极氧化在顶上金属表面上形成硬的掩模。这里描述的技术对于器件加工来说还具有下列好处：由于硬化抗蚀剂掩模的步骤可以代替这个硬掩模阳极氧化步骤，因此减少了所需要的阳极氧化的次数。
通过本发明的公开，对本领域的技术人员来说，其它的变化和修改都将是显而易见的。这种变化和修改可以包含在电子器件的设计、制造和使用中已经公知的、可以用来代替的等效的和其它的特征，或者除了这里已经公开的特征，所述半导体器件包括薄膜电路、半导体器件及其零部件。
尽管在本申请中已经阐述了特征的具体组合，但是应当理解本发明所公开的范围还包含这里所公开的任何明确的或隐含的或任何概括的新颖性特征或特征的新的组合，不管是否涉及与目前在任何权利要求中所要求的一样的发明，也不管是否解决了与本发明一样的任何或所有的技术问题。在独立的实施例的上下文中，公开的特征也可以组合在一个实施例中。相反，为了简洁，在一个实施例的上下文中描述的各种特征也可以分别提供或在任何适当的子组合中提供。因此，申请人提醒注意，在本申请或源自本申请的其它申请的起诉过程中，可以将这些特征和/或这些特征的组合阐述为新的权利要求。

Claims (15)

1.一种包括薄膜晶体管的电子器件的制造方法，包括步骤：
(a)在绝缘膜上淀积栅层，所述绝缘层位于半导体膜上；
(b)限定在栅层上布图的掩模层；
(c)利用掩模层蚀刻以布图栅层；
(d)利用掩模层和/或栅层作为注入掩模，注入半导体膜；
(e)在掩模层下深蚀刻栅层；
(f)除去掩模层；和
(g)用能量束给半导体膜退火。
2.按权利要求1的方法，其特征在于，在步骤(d)之前进行步骤(e)。
3.按权利要求2的方法，其特征在于，步骤(c)和(e)可以作为一个步骤进行。
4.按前面任一个权利要求的方法，在步骤(f)之后进一步包含注入步骤，提供比步骤(d)更低水平的掺杂。
5.按权利要求1-3任一个权利要求的方法，其特征在于，步骤(b)包括步骤：
(h)限定源极/漏极图形掩模层；
(i)进行注入步骤，提供比步骤(d)更高水平的掺杂，以便形成由源极/漏极图形限定的源极和漏极区，仅暴露于步骤(d)注入的区形成LDD区；和
(j)布图掩模层以限定栅图形。
6.按权利要求1-3任一个权利要求的方法，在步骤(c)之后进一步包含步骤：
(k)在另一个掩模层中限定源极/漏极图形；和
(l)进行注入步骤，提供比步骤(d)更高水平的掺杂，以便形成由源极/漏极图形限定的源极和漏极区，仅暴露于步骤(d)注入的区形成LDD区。
7.按权利要求1-3任一个权利要求的方法，在步骤(a)之前进一步包含步骤：
(m)限定最初的布图的掩模层；
(n)利用最初的掩模层作为注入掩模进行注入步骤，在横向延伸并且向内超过在步骤(b)中形成的布图的掩模边缘的区中，此注入提供了比步骤(d)更低水平的掺杂；和
(o)用能量束给半导体膜退火。
8.按权利要求7的方法，其特征在于，在深蚀刻步骤(e)之后，栅层与在步骤(n)中形成的部分注入区重叠。
9.按前面任一个权利要求的方法，在步骤(e)之前包含使栅层阳极氧化的步骤(p)。
10.按权利要求9的方法，其特征在于，在步骤(p)之前进行步骤(d)。
11.按前面任一个权利要求的方法，其特征在于，在步骤(e)中栅被深蚀刻3μm或更小的距离。
12.按权利要求10的方法，其特征在于，在步骤(e)中栅被深蚀刻到在0.25-0.5μm范围内的一个距离。
13.按前面任一个权利要求的方法，其特征在于，栅层包括铝或钛和铝的双层。
14.按前面任一个权利要求的方法，其特征在于，在一个衬底上形成多个晶体管，作为矩阵中的开关元件。
15.按一种制造电子器件的方法，所述电子器件包括基本上如这里参考附图所描述的薄膜晶体管。
CNB018015964A 2000-04-07 2001-03-28 电子器件制造 Expired - Fee Related CN1203537C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
GB0008487.1 2000-04-07
GB00084871 2000-04-07
GBGB0008487.1A GB0008487D0 (en) 2000-04-07 2000-04-07 Electronic device manufacture
GBGB0027333.4A GB0027333D0 (en) 2000-04-07 2000-11-09 Electronic device manufacture
GB00273334 2000-11-09
GB0027333.4 2000-11-09

Publications (2)

Publication Number Publication Date
CN1383580A true CN1383580A (zh) 2002-12-04
CN1203537C CN1203537C (zh) 2005-05-25

Family

ID=26244055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018015964A Expired - Fee Related CN1203537C (zh) 2000-04-07 2001-03-28 电子器件制造

Country Status (6)

Country Link
US (1) US6632709B2 (zh)
EP (1) EP1275141B1 (zh)
JP (1) JP2003530693A (zh)
CN (1) CN1203537C (zh)
TW (1) TW565939B (zh)
WO (1) WO2001078130A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324389C (zh) * 2003-03-12 2007-07-04 统宝光电股份有限公司 液晶显示器的制造方法
CN101826632A (zh) * 2009-02-19 2010-09-08 株式会社半导体能源研究所 蓄电装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001020685A1 (en) * 1999-09-16 2001-03-22 Matsushita Electric Industrial Co., Ltd. Thin-film transistor and method for producing the same
JP4869509B2 (ja) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6534350B2 (en) * 2001-08-02 2003-03-18 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
US6846707B2 (en) * 2003-05-15 2005-01-25 Au Optronics Corp. Method for forming a self-aligned LTPS TFT
GB0401578D0 (en) * 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Phototransistor
KR101146522B1 (ko) * 2004-12-08 2012-05-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
GB0500114D0 (en) * 2005-01-06 2005-02-09 Koninkl Philips Electronics Nv Inkjet print head
KR101167312B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105762081A (zh) * 2016-05-17 2016-07-13 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
CN108364871A (zh) * 2018-03-30 2018-08-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法
KR20220048250A (ko) 2020-10-12 2022-04-19 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
JPH04260336A (ja) * 1991-02-15 1992-09-16 Matsushita Electron Corp 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JPH04333828A (ja) * 1991-05-09 1992-11-20 Sony Corp 液晶表示装置
JPH04360581A (ja) * 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
JP3645100B2 (ja) * 1992-06-24 2005-05-11 セイコーエプソン株式会社 相補型回路、周辺回路、アクティブマトリックス基板及び電子機器
JP3431653B2 (ja) * 1993-01-18 2003-07-28 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP2551724B2 (ja) * 1993-03-04 1996-11-06 株式会社高度映像技術研究所 薄膜半導体装置およびその製造方法
JPH06275640A (ja) 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JP3325992B2 (ja) 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
WO1998000870A1 (fr) * 1996-06-28 1998-01-08 Seiko Epson Corporation Transistor a couche mince, son procede de production et circuits et affichage a cristaux liquides utilisant le transistor a couche mince
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH11177099A (ja) * 1997-12-12 1999-07-02 Seiko Epson Corp 薄膜トランジスタおよび製造方法、液晶パネル用基板、液晶装置並びに電子機器
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324389C (zh) * 2003-03-12 2007-07-04 统宝光电股份有限公司 液晶显示器的制造方法
CN101826632A (zh) * 2009-02-19 2010-09-08 株式会社半导体能源研究所 蓄电装置
CN101826632B (zh) * 2009-02-19 2014-12-10 株式会社半导体能源研究所 蓄电装置
US8927156B2 (en) 2009-02-19 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Power storage device

Also Published As

Publication number Publication date
EP1275141B1 (en) 2010-04-14
TW565939B (en) 2003-12-11
CN1203537C (zh) 2005-05-25
JP2003530693A (ja) 2003-10-14
US6632709B2 (en) 2003-10-14
WO2001078130A1 (en) 2001-10-18
EP1275141A1 (en) 2003-01-15
US20010031519A1 (en) 2001-10-18

Similar Documents

Publication Publication Date Title
CN1203537C (zh) 电子器件制造
JP2000277738A (ja) 薄膜トランジスタおよびその製造方法
CN1360738A (zh) 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管
JP2000517483A (ja) 低濃度および高濃度にドープされるドレイン領域ならびに非常に高濃度にドープされるソース領域を備えた非対称形トランジスタ
EP0702852A1 (en) Manufacture of electronic devices comprising thin-film transistors
KR100417539B1 (ko) 반도체장치
KR20080008230A (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치
US20050253195A1 (en) Semiconductor device and image display device
US4404576A (en) All implanted MOS transistor
US6140164A (en) Method of manufacturing a semiconductor device
CN100481491C (zh) 薄膜晶体管及其制造方法
CN106684070B (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN1941414B (zh) 功率mos场效应管及其制造方法
JPH07142739A (ja) 多結晶シリコン薄膜トランジスターの製造方法
KR100195265B1 (ko) 박막 트랜지스터의 제조 방법
JP3417402B2 (ja) 薄膜半導体装置の製造方法
CN1263157C (zh) 半导体元件的结构及其制造方法
KR19990037326A (ko) 박막 트랜지스터 제조 방법 및 그에 의해 제조된 박막트랜지스터
KR19980014588A (ko) 반도체 소자용 막 제조방법
JP2002050632A (ja) Ｌｄｄを有する薄膜トランジスタの製造方法
KR100198607B1 (ko) 마스크 롬 제조방법
KR940022870A (ko) 플래쉬 이이피롬 및 그 제조방법
JPH11111987A (ja) 薄膜トランジスタの製造方法
KR20020032428A (ko) 박막 트랜지스터를 포함하는 전자 디바이스 제작
KR20000003109A (ko) 폴리실리콘 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TONGBAO HONG KONG CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070309

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070309

Address after: Floor two, PHILPS tower, 5 East Science Avenue, Sha Tin, Hongkong Science Park, Hongkong

Patentee after: Tpo Hong Kong Holding Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050525

Termination date: 20160328

CF01 Termination of patent right due to non-payment of annual fee