KR20000003109A - 폴리실리콘 박막 트랜지스터 및 그의 제조방법 - Google Patents
폴리실리콘 박막 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20000003109A KR20000003109A KR1019980024221A KR19980024221A KR20000003109A KR 20000003109 A KR20000003109 A KR 20000003109A KR 1019980024221 A KR1019980024221 A KR 1019980024221A KR 19980024221 A KR19980024221 A KR 19980024221A KR 20000003109 A KR20000003109 A KR 20000003109A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- polysilicon
- ohmic contact
- polysilicon layer
- insulating layer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 70
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000007847 structural defect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 239000011521 glass Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 폴리실리콘 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 본 발명의 폴리실리콘 박막 트랜지스터는, 기판; 상기 기판 상에 패턴의 형태되며, 중심부에 돌출부가 구비된 폴리실리콘층; 상기 폴리실리콘층의 돌출부 상에 상기 돌출부의 폭과 동일한 폭으로 적층된 게이트 절연막 및 게이트 전극; 노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 형성된 오믹 접촉층; 전체 상부에 형성되며, 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 절연층; 및 상기 절연층 상에 오믹 접촉층과 콘택되도록 형성된 소오스/드레인 전극을 포함하는 것을 특징으로 하며, 그 제조방법은, 기판 상에 패턴의 형태로 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층을 포함한 기판 전면에 제1절연층 및 게이트 전극용 금속층을 순차적으로 형성하는 단계; 상기 게이트 전극용 금속층 및 제1절연층과 폴리실리콘층 표면의 소정 두께를 동시에 식각하여 게이트 전극, 게이트 절연막, 및 중심부의 높이와 가장자리의 높이가 상이한 폴리실리콘층을 형성하는 단계; 노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 오믹 접촉층을 형성하는 단계; 전체 상부에 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 제2절연층을 형성하는 단계; 및 상기 제2절연층 상에 오믹 접촉층과 콘택되는 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 폴리실리콘 박막 트랜지스터에 관한 것으로, 보다 상세하게는, 수직 옵셋 구조를 갖는 폴리실리콘 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로, 텔레비젼 및 그래픽 디스플레이 등에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod Ray Tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소에 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 높은 화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
한편, 종래 TFT는 반도체층으로서 비정질실리콘층을 이용하는데, 이러한 비정질실리콘 TFT는 소규모 TFT LCD의 제작에는 유리하지만, 비정질실리콘층의 이동도가 낮다는 문제로 인하여 대화면 TFT LCD의 제조에는 적용이 곤란하였다.
따라서, 최근에는 이동도가 우수한 폴리실리콘층을 반도체층으로 이용하는 폴리실리콘 TFT의 연구가 진행중이며, 이러한 폴리실리콘 TFT는 대화면 TFT LCD의 제작에 용이하게 적용시킬 수 있는 잇점과 아울러 TFT 어레이 기판에 구동 드라이브 IC를 함께 집적시킬 수 있다는 잇점도 가지고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 폴리실리콘 TFT의 제조방법을 설명하기 위한 일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 버퍼층(도시안됨)이 형성된 유리기판(1) 전면 상에 폴리실리콘층(2)을 형성한다. 이때, 폴리실리콘층(2)은 유리기판 상에 폴리실리콘을 직접 증착하여 형성하거나, 또는, 유리기판 상에 비정질실리콘층을 형성한 상태에서 공지된 결정화 공정을 실시하여 폴리실리콘층을 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 폴리실리콘층(2)을 식각하여 폴리실리콘층 패턴(2a)을 형성하고, 이러한 폴리실리콘층 패턴(2a)이 형성된 유리기판(1) 전면 상에 게이트 절연막(3) 및 게이트 전극용 금속층(4)을 연속적으로 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 게이트 전극용 금속층(4) 및 게이트 절연막(3)을 식각하여 게이트 전극(4a)을 형성한 후에, 재차 식각 공정을 실시하여 게이트 전극(4a)의 양측면을 소정 두께를 제거한다.
그런 다음, 노출된 폴리실리콘층 패턴(2a) 표면에 불순물 이온 주입 공정을 실시하여 오믹 접촉층(5)을 형성한다. 이때, 게이트 전극(4a)의 폭과 게이트 절연막(3)의 폭이 상이하기 때문에 폭의 차이만큼에 해당하는 폴리실리콘층 패턴(2a) 부분에는 불순물이 주입되지 않게 되고, 이에 따라, 오믹 접촉층(5)과 채널 영역(B) 사이에는 저항의 역할을 하는 옵셋 영역(A)이 형성된다.
한편, 이러한 옵셋 영역(A)은 앞서 주입된 불순물과 반대 타입의 불순물을 이온 주입하는 방법으로도 형성이 가능하다.
계속해서, 도 1d에 도시된 바와 같이, 전체 상부에 절연층(6)을 형성하고, 상기 절연층(6)을 식각하여 오믹 접촉층(5)의 일부분을 노출시킨 후, 절연층(6) 상에 오믹 접촉층(5)과 콘택되게 소오스/드레인 전극(7a, 7b)을 형성하여 폴리실리콘 TFT를 완성한다.
그러나, 상기와 같은 종래 폴리실리콘 TFT의 제조방법에서는 옵셋 영역을 형성하기 위해서는 식각 공정이 추가로 실시되어야 하기 때문에 식각 마스크의 추가적인 사용에 기인하여 제조 비용이 증가되는 문제점이 있으며, 이에 따라, 저가의 폴리실리콘 TFT LCD를 제작하는데 곤란한 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 수직 구조의 옵셋 영역을 갖는 폴리실리콘 TFT를 제공하는데, 그 목적이 있다.
또한, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 공정의 단순화를 얻을 수 있는 폴리실리콘 TFT의 제조방법을 제공하는데, 그 다른 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 폴리실리콘 박막 트랜지스터의 제조방법을 설명하기 위한 일련의 공정 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조방법을 설명하기 위한 일련의 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리기판 12 : 폴리실리콘층
13 : 제1절연층 13a : 게이트 절연막
14 : 게이트 전극용 금속층 14a : 게이트 전극
15 : 오믹 접촉층 16 : 제2절연층
17a : 소오스 전극 17b : 드레인 전극
A : 옵셋 영역 B : 채널 영역
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 TFT는, 기판; 상기 기판 상에 패턴의 형태되며, 중심부에 미세 높이의 돌출부가 구비된 폴리실리콘층; 상기 폴리실리콘층의 돌출부 상에 상기 돌출부의 폭과 동일한 폭으로 적층된 게이트 절연막 및 게이트 전극; 노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 형성된 오믹 접촉층; 전체 상부에 형성되며, 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 절연층; 및 상기 절연층 상에 오믹 접촉층과 콘택되도록 형성된 소오스/드레인 전극을 포함해서 이루어진 것을 특징으로 한다.
또한, 상기와 같은 다른 목적을 달성하기 위한 본 발명의 폴리실리콘 TFT의 제조방법은, 기판 상에 패턴의 형태로 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층을 포함한 기판 전면에 제1절연층 및 게이트 전극용 금속층을 순차적으로 형성하는 단계; 상기 게이트 전극용 금속층 및 제1절연층과 상기 폴리실리콘층의 상부면 소정 두께를 동시에 식각하여 게이트 전극, 게이트 절연막, 및 중심부의 높이와 가장자리의 높이가 상이한 폴리실리콘층을 형성하는 단계; 노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 오믹 접촉층을 형성하는 단계; 전체 상부에 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 제2절연층을 형성하는 단계; 상기 제2절연층 상에 오믹 접촉층과 콘택되는 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 게이트 전극을 형성하기 위한 식각시에 폴리실리콘층 표면의 소정 두께를 함께 식각하여 수직 구조의 옵셋 영역을 형성시킴으로써, 제조 공정의 단순화를 얻을 수 있으며, 아울러, 제조비용을 감소시킬 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 폴리실리콘 TFT의 제조방법을 설명하기 위한 일련의 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 유리기판(11) 상에 폴리실리콘을 직접 증착하거나, 또는, 비정질실리콘층을 형성한 후에 결정화 공정을 실시하여 폴리실리콘층을 형성하고, 이를 식각하여 패턴 형태의 폴리실리콘층(12)을 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 폴리실리콘층(12)을 포함한 유리기판(11) 전면 상에 제1절연층(13)을 형성하고, 이어서, 제1절연층(13) 상에 게이트 전극용 금속층(14)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 게이트 전극용 금속층(14) 및 게이트 절연막(13)과 폴리실리콘층(12) 표면의 소정 두께를 동시에 식각하여 게이트 전극(14a) 및 게이트 절연막(13a)을 형성한다. 이 결과, 폴리실리콘층의 중심부에는 소정 높이, 바람직하게, 1 내지 20㎚ 정도의 높이를 갖는 돌출부가 형성되며, 게이트 절연막(13a) 및 게이트 전극(14a)은 돌출부 상에 상기 돌출부와 동일한 폭으로 적층된다.
이어서, 식각된 폴리실리콘층의 형상을 보존하고, 상기 폴리실리콘층의 구조적인 결함을 보상하기 위하여 O2, N2, H2가스를 이용한 플라즈마 공정을 실시한 후, 노출된 폴리실리콘층(12)의 표면에 n형 또는 p형 불순물 이온주입 공정을 실시한다. 이 결과, 노출된 폴리실리콘층 표면에는 소정 깊이에 걸쳐 오믹 접촉층(15)이 형성되며, 아울러, 오믹 접촉층(15) 상부면과 게이트 절연막(13a) 하부면의 높이 차이로 인하여 수직 구조의 옵셋 영역(A)이 형성된다. 그리고, 옵셋 영역(A) 사이에는 채널 영역(B)이 형성된다.
이후, 도 2d에 도시된 바와 같이, 전체 상부에 제2절연층(16)을 형성하고, 상기 제2절연층(16)을 식각하여 오믹 접촉층(15)의 일부분을 노출시킨 상태에서, 제2절연층 상에(6) 오믹접촉층(15)과 콘택되는 소오스/드레인 전극(17a, 17b)을 형성하여 폴리실리콘 TFT를 완성한다.
본 발명의 실시예에서는 드레인 전계를 감소시키기 위한 옵셋 영역을 게이트 전극을 형성하기 위한 식각 공정시에 폴리실리콘층 표면의 소정 두께를 식각함으로써, 수직 구조의 형태로 형성한다. 따라서, 종래 폴리실리콘 TFT의 제조 공정과 비교할 때, 옵셋 영역을 형성하기 위한 추가적인 공정을 삭제시킬 수 있기 때문에 전체적인 제조공정을 단순화시킬 수 있으며, 아울러, 제조비용도 감소시킬 수 있다.
이상에서와 같이, 본 발명은 폴리실리콘층의 표면을 소정 두께 만큼 식각하는 방식으로 별도의 식각 공정없이 옵셋 영역을 형성시킬 수 있기 때문에, 폴리실리콘 TFT의 제조공정을 단순화시킬 수 있으며, 이에 따라, 폴리실리콘 TFT의 제조비용도 감소시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (7)
- 기판;상기 기판 상에 패턴의 형태되며, 중심부에 미세 높이의 돌출부가 구비된 폴리실리콘층;상기 폴리실리콘층의 돌출부 상에 상기 돌출부의 폭과 동일한 폭으로 적층된 게이트 절연막 및 게이트 전극;노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 형성된 오믹 접촉층;전체 상부에 형성되며, 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 절연층; 및상기 절연층 상에 오믹 접촉층과 콘택되도록 형성된 소오스/드레인 전극을 포함해서 이루어진 것을 특징으로 하는 폴리실리콘 박막 트랜지스터.
- 제 1 항에 있어서, 상기 돌출부의 높이는 1 내지 20㎚인 것을 특징으로 하는 폴리실리콘 박막 트랜지스터.
- 제 1 항에 있어서, 상기 오믹 접촉층은 불순물 이온 주입에 의해 형성된 것을 특징으로 하는 폴리실리콘 박막 트랜지스터.
- 기판 상에 패턴의 형태로 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층을 포함한 기판 전면에 제1절연층 및 게이트 전극용 금속층을 순차적으로 형성하는 단계;상기 게이트 전극용 금속층 및 제1절연층과 상기 폴리실리콘층의 상부면 소정 두께를 동시에 식각하여 게이트 전극, 게이트 절연막, 및 중심부의 높이와 가장자리의 높이가 상이한 폴리실리콘층을 형성하는 단계;노출된 폴리실리콘층 표면에 소정 깊이에 걸쳐 오믹 접촉층을 형성하는 단계;전체 상부에 상기 오믹 접촉층의 일부분을 노출시키는 콘택홀이 구비된 제2절연층을 형성하는 단계;상기 제2절연층 상에 오믹 접촉층과 콘택되는 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 폴리실리콘층의 가장자리 부분은 1 내지 20㎚ 깊이만큼 식각하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 오믹 접촉층은 불순물을 이온 주입하여 형성하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 오믹층을 형성하는 단계 이전에 식각된 폴리실리콘층의 구조적인 결함을 보상하기 위하여 O2, N2, H2가스를 이용한 플라즈마 공정을 더 실시하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024221A KR20000003109A (ko) | 1998-06-25 | 1998-06-25 | 폴리실리콘 박막 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024221A KR20000003109A (ko) | 1998-06-25 | 1998-06-25 | 폴리실리콘 박막 트랜지스터 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003109A true KR20000003109A (ko) | 2000-01-15 |
Family
ID=19540851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024221A KR20000003109A (ko) | 1998-06-25 | 1998-06-25 | 폴리실리콘 박막 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003109A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120075556A1 (en) * | 2010-09-26 | 2012-03-29 | Beijing Boe Optoelectronics Technology Co., Ltd | Locally controllable backlight |
-
1998
- 1998-06-25 KR KR1019980024221A patent/KR20000003109A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120075556A1 (en) * | 2010-09-26 | 2012-03-29 | Beijing Boe Optoelectronics Technology Co., Ltd | Locally controllable backlight |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06148685A (ja) | 液晶表示装置 | |
| US7008830B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| KR100297706B1 (ko) | 다결정실리콘박막트랜지스터 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH07254711A (ja) | 液晶表示基板の製造方法 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| US20030096459A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| KR20000033991A (ko) | 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의제조방법 | |
| KR20000003109A (ko) | 폴리실리콘 박막 트랜지스터 및 그의 제조방법 | |
| JPH08330595A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20000003174A (ko) | 박막 트랜지스터의 제조방법 | |
| JP3281777B2 (ja) | 半導体素子の製造方法 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| US20030096463A1 (en) | Thin-film semiconductor element and method of producing same | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JPH09102615A (ja) | アクティブマトリクス表示装置 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JPS6159474A (ja) | アクティブマトリクスディスプレイ | |
| JPH09186337A (ja) | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 | |
| KR20020092016A (ko) | 박막트랜지스터의 구조 및 제조 방법 | |
| JP2001308337A (ja) | 低温ポリシリコンｔｆｔの製造方法 | |
| KR100289654B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| KR100328848B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100336882B1 (ko) | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |