KR20000003174A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20000003174A
KR20000003174A KR1019980024340A KR19980024340A KR20000003174A KR 20000003174 A KR20000003174 A KR 20000003174A KR 1019980024340 A KR1019980024340 A KR 1019980024340A KR 19980024340 A KR19980024340 A KR 19980024340A KR 20000003174 A KR20000003174 A KR 20000003174A
Authority
KR
South Korea
Prior art keywords
layer
amorphous silicon
forming
plasma
ohmic contact
Prior art date
Application number
KR1019980024340A
Other languages
English (en)
Other versions
KR100328847B1 (ko
Inventor
이경하
황정태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980024340A priority Critical patent/KR100328847B1/ko
Publication of KR20000003174A publication Critical patent/KR20000003174A/ko
Application granted granted Critical
Publication of KR100328847B1 publication Critical patent/KR100328847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 오믹 접촉층의 저항을 감소시킬 수 있는 박막 트랜지스터의 제조방법에 관한 것이다. 본 발명의 박막 트랜지스터의 제조방법은, 상부면에 게이트 전극이 형성되고, 상기 게이트 전극이 덮혀지도록 상부면 전면에 게이트 절연막이 도포된 기판을 제공하는 단계; 상기 게이트 절연막 상에 반도체층을 형성하기 제1비정질실리콘층과 에치 스톱퍼를 형성하기 위한 금속층을 순차적으로 형성하는 단계; 상기 금속층을 식각하여 게이트 전극 상부의 제1비정질실리콘층 부분 상에 에치 스톱퍼를 형성하는 단계; 상기 에치 스톱퍼 양측의 노출된 제1비정질실리콘층 표면을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제1비정질실리콘층 표면에 플라즈마 방식으로 불순물을 도핑하는 단계: 전체 상부에 오믹 접촉층을 형성하기 위한 제2비정질실리콘층을 형성하는 단계; 상기 제2비정질실리콘층을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제2비정질실리콘층에 플라즈마 방식으로 불순물을 도핑하는 단계; 상기 게이트 절연막이 노출되도록 상기 제2 및 제1비정질실리콘층을 식각하여 오믹 접촉층 및 반도체층을 형성하는 단계; 및 상기 오믹 접촉층 상에 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터의 제조방법
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 저저항의 오믹 접촉층을 형성할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
도 1은 종래 TFT를 도시한 도면으로서, 도시된 바와 같이, 유리 기판(1) 상에 게이트 전극(2)이 형성되며, 이러한 게이트 전극(2)은 유리기판(1) 전면 상에 도포되는 게이트 절연막(3)에 의해 피복된다.
또한, 게이트 전극(2) 상부의 게이트 절연막(3) 상에는 패턴의 형태로 비정질실리콘층으로된 반도체층(4)이 형성되며, 이 반도체층(4)의 중심부 상에는 후속 공정인 소오스/드레인 전극 형성시에 반도체층이 손상되는 것을 방지하기 위한 에치 스톱퍼(5)가 형성된다.
그리고, 에치 스톱퍼(5) 및 반도체층(4) 상에는 불순물이 도핑된 비정질실리콘층으로 이루어진 오믹 접촉층(6)이 형성되며, 상기 오믹 접촉층(6) 상에는 소오스/드레인 전극(7a, 7b)이 형성되어 TFT가 완성된다.
그러나, 상기와 같은 종래 TFT는 통상 SiH4가스에 PH3, B2H6, AsH3또는 BF6등의 도핑 가스를 혼합하여 직접 증착하는 방식으로 오믹 접촉층을 형성하게 되는데, 이러한 방식에 의해 형성된 오믹 접촉층은 불순물의 도핑 효율이 낮기 때문에 면저항(Sheet Resistance)이 매우 높으며, 이로 인하여, TFT의 온(On) 전류를 원할하게 유도하는데 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 저저항의 오믹 접촉층을 형성할 수 있는 TFT의 제조방법을 제공한데, 그 목적이 있다.
도 1은 종래 기술에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 유리기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 제1비정실리콘층
14a : 반도체층 15 : 금속층
15a : 에치 스톱퍼 16 : 제2비정질실리콘층
16a : 오믹 접촉층 17a : 소오스 전극
17b : 드레인 전극
상기와 같은 목적을 달성하기 위한 본 발명의 TFT의 제조방법은, 상부면에 게이트 전극이 형성되고, 상기 게이트 전극이 덮혀지도록 상부면 전면에 게이트 절연막이 도포된 기판을 제공하는 단계; 상기 게이트 절연막 상에 반도체층을 형성하기 제1비정질실리콘층과 에치 스톱퍼를 형성하기 위한 금속층을 순차적으로 형성하는 단계; 상기 금속층을 식각하여 게이트 전극 상부의 제1비정질실리콘층 부분 상에 에치 스톱퍼를 형성하는 단계; 상기 에치 스톱퍼 양측의 노출된 제1비정질실리콘층 표면을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제1비정질실리콘층 표면에 플라즈마 방식으로 불순물을 도핑하는 단계: 전체 상부에 오믹 접촉층을 형성하기 위한 제2비정질실리콘층을 형성하는 단계; 상기 제2비정질실리콘층을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제2비정질실리콘층에 플라즈마 방식으로 불순물을 도핑하는 단계; 상기 게이트 절연막이 노출되도록 상기 제2 및 제1비정질실리콘층을 식각하여 오믹 접촉층 및 반도체층을 형성하는 단계; 및 상기 오믹 접촉층 상에 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 오믹 접촉층과 접촉될 반도체층 부분을 미세 결정질화시키고, 이어서, 이러한 반도체층 부분에 미세 결정화된 오믹 접촉층을 형성시킴으로써, 상기 오믹 접촉층의 면저항을 현저하게 감소시킬 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 TFT의 제조방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 유리기판(11) 상에 게이트 전극(12)을 형성하고, 상기 게이트 전극(12)이 덮혀지도록 유리기판(11) 전면 상에 게이트 절연막(13)을 형성한다. 그런 다음, 전체 상부에 반도체층을 형성하기 위한 제1비정질실리콘층(14)과 에치 스톱퍼를 형성하기 위한 금속층(15)을 순차적으로 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 금속층을 패터닝하여 제1비정질실리콘층(14) 상에 에치 스톱퍼(15a)를 형성하고, 이어서, 에치 스톱퍼(15a) 양측의 노출된 제1비정질실리콘층(14) 표면을 수소 및 SiF4가스로 플라즈마 처리하여 상기 제1비정질실리콘층 표면을 미세 결정질화시킨 후, 연속적으로 미세 결정질화된 제1비정질실리콘층(14) 표면에 플라즈마 방식으로 불순물을 도핑시킨다.
그런 다음, 전체 상부에 오믹 접촉층을 형성하기 위한 제2비정질실리콘층(16)을 10 내지 1,000Å 두께로 형성하고, 이러한 제2비정질실리콘층(16)을 이전 공정과 동일하게 수소 및 SiF4가스로 플라즈마 처리하여 미세 결정질화시킨 후, 플라즈마 방식으로 불순물을 도핑시킨다.
다음으로, 도 2c에 도시된 바와 같이, 제2 및 제1비정질실리콘층을 동시에 식각하여 오믹 접촉층(16a) 및 반도체층(14a)을 형성한 후, 공지된 방법으로 오믹 접촉층(16a) 상에 소오스/드레인 전극(17a, 17b)을 형성하여 TFT를 완성한다.
전술된 바와 같이, 본 발명은 비정질실리콘층의 형성, 미세 결정질화를 위한 플라즈마 처리 및 플라즈마 방식에 의한 불순물 도핑 공정을 순차적으로 실시하여 오믹 접촉층을 형성하기 때문에 종래 보다는 불순물의 도핑 효율을 최소한 10배 이상 향상시킬 수 있으며, 이에 따라, 오믹 접촉층의 면저항을 효과적으로 감소시킬 수 있게 된다.
또한, 오믹 접촉층을 형성하기 이전에 오믹 접촉층과 콘택될 반도체층 부분을 미세 결정질화시키기 때문에 오믹 접촉층의 저항을 더욱 감소시킬 수 있으며, 아울러, 이동도를 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 비정질실리콘층을 플라즈마 처리하고, 연이어서 플라즈마 방식으로 불순물을 도포하는 방법으로 오믹 접촉층을 형성함으로써, 반도체층과 소오스/드레인 전극 사이에 개재되는 오믹 접촉층의 저항을 현격하게 감소시킬 수 있으며, 이에 따라, 고이동도 및 저누설전류를 갖는 박막 트랜지스터를 구현할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 상부면에 게이트 전극이 형성되고, 상기 게이트 전극이 덮혀지도록 상부면 전면에 게이트 절연막이 도포된 기판을 제공하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성하기 제1비정질실리콘층과 에치 스톱퍼를 형성하기 위한 금속층을 순차적으로 형성하는 단계;
    상기 금속층을 식각하여 게이트 전극 상부의 제1비정질실리콘층 부분 상에 에치 스톱퍼를 형성하는 단계;
    상기 에치 스톱퍼 양측의 노출된 제1비정질실리콘층 표면을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제1비정질실리콘층 표면에 플라즈마 방식으로 불순물을 도핑하는 단계:
    전체 상부에 오믹 접촉층을 형성하기 위한 제2비정질실리콘층을 형성하는 단계;
    상기 제2비정질실리콘층을 소정 가스로 플라즈마 처리한 후, 상기 플라즈마 처리된 제2비정질실리콘층에 플라즈마 방식으로 불순물을 도핑하는 단계;
    상기 게이트 절연막이 노출되도록 상기 제2 및 제1비정질실리콘층을 식각하여 오믹 접촉층 및 반도체층을 형성하는 단계; 및
    상기 오믹 접촉층 상에 소오스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 제1 및 제2비정질실리콘층에 대한 플라즈마 처리는 수소 및 SiF4가스를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 오믹 접촉층은 10 내지 1,000Å 두께로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019980024340A 1998-06-26 1998-06-26 박막트랜지스터의제조방법 KR100328847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024340A KR100328847B1 (ko) 1998-06-26 1998-06-26 박막트랜지스터의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024340A KR100328847B1 (ko) 1998-06-26 1998-06-26 박막트랜지스터의제조방법

Publications (2)

Publication Number Publication Date
KR20000003174A true KR20000003174A (ko) 2000-01-15
KR100328847B1 KR100328847B1 (ko) 2002-08-14

Family

ID=19540923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024340A KR100328847B1 (ko) 1998-06-26 1998-06-26 박막트랜지스터의제조방법

Country Status (1)

Country Link
KR (1) KR100328847B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034582A (ko) * 2000-11-02 2002-05-09 전주범 정전용량의 변화를 이용한 전자렌지의 키 장치
US20100200860A1 (en) * 2003-11-12 2010-08-12 Chun-Gi You Thin Film Transistor Array Panel and Manufacturing Method Thereof
KR101642271B1 (ko) * 2015-03-31 2016-07-25 주식회사 디씨티 도판트가 도핑된 실리콘 나노소재 제조방법 및 이의 국부적 도핑방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383705B1 (ko) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101628254B1 (ko) 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101447998B1 (ko) * 2013-11-22 2014-10-14 삼성디스플레이 주식회사 표시 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034582A (ko) * 2000-11-02 2002-05-09 전주범 정전용량의 변화를 이용한 전자렌지의 키 장치
US20100200860A1 (en) * 2003-11-12 2010-08-12 Chun-Gi You Thin Film Transistor Array Panel and Manufacturing Method Thereof
KR101642271B1 (ko) * 2015-03-31 2016-07-25 주식회사 디씨티 도판트가 도핑된 실리콘 나노소재 제조방법 및 이의 국부적 도핑방법

Also Published As

Publication number Publication date
KR100328847B1 (ko) 2002-08-14

Similar Documents

Publication Publication Date Title
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US10170506B2 (en) LTPS array substrate and method for producing the same
US5696387A (en) Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same
KR100328847B1 (ko) 박막트랜지스터의제조방법
KR100272272B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100648221B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR20000060685A (ko) 다결정실리콘 박막트랜지스터
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランジスタの製造方法
KR100674238B1 (ko) 고이동도 자기정렬 티에프티 제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
KR100494705B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
KR0151275B1 (ko) 액정표시소자용 박막트랜지스터 패널 제조방법
KR100304824B1 (ko) 다결정실리콘박막트랜지스터액정표시기
KR20000003756A (ko) 박막 트랜지스터 및 그의 제조방법
KR100658064B1 (ko) 박막 트랜지스터의 액정표시소자 제조방법
KR20000003110A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR0146251B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR100336882B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR19980072230A (ko) 박막트랜지스터 제조방법
KR970010688B1 (ko) 박막트랜지스터 및 그 제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 17

EXPY Expiration of term