JPH10284734A - 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置Info
- Publication number
- JPH10284734A JPH10284734A JP9088563A JP8856397A JPH10284734A JP H10284734 A JPH10284734 A JP H10284734A JP 9088563 A JP9088563 A JP 9088563A JP 8856397 A JP8856397 A JP 8856397A JP H10284734 A JPH10284734 A JP H10284734A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- polycrystalline silicon
- region
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 154
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 238000002513 implantation Methods 0.000 claims abstract description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 55
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 17
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 6
- 239000001257 hydrogen Substances 0.000 abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 12
- 239000010936 titanium Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000001994 activation Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 複数個のＬＤＤ構造を有する薄膜トランジス
タを直列に接続した薄膜トランジスタはリーク電流の低
減効果は大きいが素子面積の縮小が困難であった。 【解決手段】 複数個の薄膜トランジスタのゲート電極
１５間を活性層に用いる半導体薄膜に低濃度に不純物を
注入した領域１３ｂのみで接続することにより素子サイ
ズの縮小とリーク電流の減少を両立させる。
タを直列に接続した薄膜トランジスタはリーク電流の低
減効果は大きいが素子面積の縮小が困難であった。 【解決手段】 複数個の薄膜トランジスタのゲート電極
１５間を活性層に用いる半導体薄膜に低濃度に不純物を
注入した領域１３ｂのみで接続することにより素子サイ
ズの縮小とリーク電流の減少を両立させる。
Description
【０００１】
【発明の属する技術分野】本発明は多結晶シリコン薄膜
トランジスタ( 以下、ＴＦＴと略す）のリーク電流低減
を目的としたＬＤＤ構造とその製造方法に関するもので
あり、液晶表示装置などに応用可能な技術である。
トランジスタ( 以下、ＴＦＴと略す）のリーク電流低減
を目的としたＬＤＤ構造とその製造方法に関するもので
あり、液晶表示装置などに応用可能な技術である。
【０００２】
【従来の技術】従来、多結晶シリコンＴＦＴのリーク電
流を低減するためにＬＤＤ(Lightly-Doped-Drain) 構造
が提案されている。また、よりリーク電流を低減するた
めにＬＤＤ構造を直列に接続した構造が提案されてい
る。本技術に関してはたとえばInternational Display
Research Conference '93, p.465に記載されている。
流を低減するためにＬＤＤ(Lightly-Doped-Drain) 構造
が提案されている。また、よりリーク電流を低減するた
めにＬＤＤ構造を直列に接続した構造が提案されてい
る。本技術に関してはたとえばInternational Display
Research Conference '93, p.465に記載されている。
【０００３】図５は従来のＬＤＤ構造を直列に接続した
薄膜トランジスタの製造方法を示す。図５（ａ）に示し
たように透光性のあるガラス基板１１（高耐熱ガラス基
板）上に非晶質シリコン薄膜をプラズマ気相成長法（Ｐ
ＣＶＤ法）により形成し、窒素雰囲気中で６００℃の熱
処理を行い非晶質シリコン薄膜を結晶化し活性層となる
多結晶シリコン薄膜１３を形成する。
薄膜トランジスタの製造方法を示す。図５（ａ）に示し
たように透光性のあるガラス基板１１（高耐熱ガラス基
板）上に非晶質シリコン薄膜をプラズマ気相成長法（Ｐ
ＣＶＤ法）により形成し、窒素雰囲気中で６００℃の熱
処理を行い非晶質シリコン薄膜を結晶化し活性層となる
多結晶シリコン薄膜１３を形成する。
【０００４】この多結晶シリコン薄膜を島状に加工し、
その上にゲート絶縁膜１４ａとなる酸化シリコン薄膜を
膜厚８５ｎｍに形成する。この酸化シリコン薄膜の上に
２本のゲート電極１５を形成する。ゲート電極形成後、
ゲート電極１５をマスクとしてイオン注入法にて第１の
不純物の注入を行い、低濃度不純物の注入領域（ｎ−領
域）１３ｂを形成する。
その上にゲート絶縁膜１４ａとなる酸化シリコン薄膜を
膜厚８５ｎｍに形成する。この酸化シリコン薄膜の上に
２本のゲート電極１５を形成する。ゲート電極形成後、
ゲート電極１５をマスクとしてイオン注入法にて第１の
不純物の注入を行い、低濃度不純物の注入領域（ｎ−領
域）１３ｂを形成する。
【０００５】第１の不純物の注入は、燐（Ｐ）イオンを
加速電圧８０ＫＶ、ドーズ量１×１０13／ｃｍ2 にて注
入した。このときゲート電極１５の下の多結晶シリコン
薄膜は薄膜トランジスタのチャネル領域１３ａとなる。
加速電圧８０ＫＶ、ドーズ量１×１０13／ｃｍ2 にて注
入した。このときゲート電極１５の下の多結晶シリコン
薄膜は薄膜トランジスタのチャネル領域１３ａとなる。
【０００６】第１の不純物の注入後、図５（ｂ）に示し
たようにフォトレジスト２５にて薄膜トランジスタのＬ
ＤＤ領域の上にフォトレジストを用いた注入マスクを形
成したのち、第２の不純物の注入を行い薄膜トランジス
タのソースおよびドレイン領域となる高濃度不純物の注
入領域（ｎ＋領域）１３ｃを形成する。
たようにフォトレジスト２５にて薄膜トランジスタのＬ
ＤＤ領域の上にフォトレジストを用いた注入マスクを形
成したのち、第２の不純物の注入を行い薄膜トランジス
タのソースおよびドレイン領域となる高濃度不純物の注
入領域（ｎ＋領域）１３ｃを形成する。
【０００７】このときレジストマスクの形状は図５
（ｂ）に示したようにゲート電極間の多結晶シリコン領
域上にも開口部を設け、各ゲート電極間の多結晶シリコ
ン薄膜が低濃度不純物の注入領域１３ｂと高濃度不純物
の注入領域１３ｃの両方を介して接続されるような形状
に形成される。
（ｂ）に示したようにゲート電極間の多結晶シリコン領
域上にも開口部を設け、各ゲート電極間の多結晶シリコ
ン薄膜が低濃度不純物の注入領域１３ｂと高濃度不純物
の注入領域１３ｃの両方を介して接続されるような形状
に形成される。
【０００８】第２の不純物の注入は、燐（Ｐ）イオンを
加速電圧８０ＫＶ、ドーズ量１×１０15／ｃｍ2 にて注
入した。第２の不純物の注入後、フォトレジストマスク
を除去し、注入した不純物の活性化処理を行う。活性化
処理は９００℃、２時間行った。
加速電圧８０ＫＶ、ドーズ量１×１０15／ｃｍ2 にて注
入した。第２の不純物の注入後、フォトレジストマスク
を除去し、注入した不純物の活性化処理を行う。活性化
処理は９００℃、２時間行った。
【０００９】活性化処理後、図５（ｃ）に示したように
層間絶縁膜１６を形成する。最後に図５（ｄ）に示した
ように、コンタクトホールを開口したのちソース・ドレ
イン電極２１，２２を形成し薄膜トランジスタが完成す
る。
層間絶縁膜１６を形成する。最後に図５（ｄ）に示した
ように、コンタクトホールを開口したのちソース・ドレ
イン電極２１，２２を形成し薄膜トランジスタが完成す
る。
【００１０】
【発明が解決しようとする課題】従来例にて説明した薄
膜トランジスタでは、各ゲート電極間にソースおよびド
レイン領域と同濃度の高純度不純物の注入領域１３ｃを
有する。このため、図５（ｂ）に示したように直列に接
続した両薄膜トランジスタのソース・ドレイン領域形成
時のドーピングマスク、すなわちフォトレジストに開口
部２５を形成する必要がある。
膜トランジスタでは、各ゲート電極間にソースおよびド
レイン領域と同濃度の高純度不純物の注入領域１３ｃを
有する。このため、図５（ｂ）に示したように直列に接
続した両薄膜トランジスタのソース・ドレイン領域形成
時のドーピングマスク、すなわちフォトレジストに開口
部２５を形成する必要がある。
【００１１】この開口部の長さは短ければ短いほど素子
の微細化が可能になるが、露光機のパターン精度、すな
わち最小露光線幅により制限される。また、各ゲート電
極間の低濃度不純物の注入領域１３ｂの長さは設計寸法
に露光機のマスク合わせ精度を加えた値に制限される。
の微細化が可能になるが、露光機のパターン精度、すな
わち最小露光線幅により制限される。また、各ゲート電
極間の低濃度不純物の注入領域１３ｂの長さは設計寸法
に露光機のマスク合わせ精度を加えた値に制限される。
【００１２】従って、ＬＤＤ構造を有する薄膜トランジ
スタを直列に接続した構成を有する薄膜トランジスタに
おいて各薄膜トランジスタ間の最小寸法は露光機の最小
露光幅をＷａ（μｍ) 、設計上の低濃度不純物の注入領
域長Ｌｄ（μｍ) 、露光機の合わせ精度をＬａ（μｍ)
とした場合には、Ｗａ＋２Ｌｄ＋Ｌａ以下にすることは
困難である。
スタを直列に接続した構成を有する薄膜トランジスタに
おいて各薄膜トランジスタ間の最小寸法は露光機の最小
露光幅をＷａ（μｍ) 、設計上の低濃度不純物の注入領
域長Ｌｄ（μｍ) 、露光機の合わせ精度をＬａ（μｍ)
とした場合には、Ｗａ＋２Ｌｄ＋Ｌａ以下にすることは
困難である。
【００１３】一般的に液晶表示装置の製造に用いられて
いる大版基板用露光機では上記の値が典型的にはＷａ＝
５μｍ、Ｌａ＝１μｍ程度であり、Ｌｄ＝２μｍ時には
ゲート電極間隔を１０μｍ以下にすることが困難であ
る。
いる大版基板用露光機では上記の値が典型的にはＷａ＝
５μｍ、Ｌａ＝１μｍ程度であり、Ｌｄ＝２μｍ時には
ゲート電極間隔を１０μｍ以下にすることが困難であ
る。
【００１４】このような素子を液晶表示装置のスイッチ
ング素子として用いた場合、液晶表示装置の開口率の低
下を引き起こし、明るさの低下や消費電力の増大といっ
た課題が生じる。
ング素子として用いた場合、液晶表示装置の開口率の低
下を引き起こし、明るさの低下や消費電力の増大といっ
た課題が生じる。
【００１５】本発明はＬＤＤ構造を有する薄膜トランジ
スタを直列に接続した構成において、薄膜トランジスタ
のリーク電流を低減しつつ、素子の微細化が可能な薄膜
トランジスタとその製造方法および液晶表示装置を提供
することを目的とする。
スタを直列に接続した構成において、薄膜トランジスタ
のリーク電流を低減しつつ、素子の微細化が可能な薄膜
トランジスタとその製造方法および液晶表示装置を提供
することを目的とする。
【００１６】
【課題を解決するための手段】この課題を解決するため
に本発明は、多結晶シリコン薄膜を活性層とし、かつ１
つの薄膜トランジスタに複数本のゲート電極有する薄膜
トランジスタにおいて、薄膜トランジスタのチャネル領
域とソースおよびドレイン領域の間に低濃度不純物の注
入領域を有し、かつ、各ゲート電極間の多結晶シリコン
薄膜は低濃度不純物の注入領域のみで接続されている。
に本発明は、多結晶シリコン薄膜を活性層とし、かつ１
つの薄膜トランジスタに複数本のゲート電極有する薄膜
トランジスタにおいて、薄膜トランジスタのチャネル領
域とソースおよびドレイン領域の間に低濃度不純物の注
入領域を有し、かつ、各ゲート電極間の多結晶シリコン
薄膜は低濃度不純物の注入領域のみで接続されている。
【００１７】また、本発明は多結晶シリコン薄膜を活性
層とし、前記多結晶シリコン薄膜の上にゲート絶縁膜を
有し、前記ゲート絶縁膜の上に複数本のゲート電極を有
する薄膜トランジスタにおいて、チャネル領域とソース
およびドレイン領域の間に低濃度不純物の注入領域を有
するＬＤＤ構造を形成するに際し、ゲート電極をマスク
として第１の不純物の注入を行った後、ゲート電極間の
多結晶シリコン領域の上を含めてＬＤＤ領域となる領域
上に注入マスクを形成し、第２の不純物の注入を行うも
のである。
層とし、前記多結晶シリコン薄膜の上にゲート絶縁膜を
有し、前記ゲート絶縁膜の上に複数本のゲート電極を有
する薄膜トランジスタにおいて、チャネル領域とソース
およびドレイン領域の間に低濃度不純物の注入領域を有
するＬＤＤ構造を形成するに際し、ゲート電極をマスク
として第１の不純物の注入を行った後、ゲート電極間の
多結晶シリコン領域の上を含めてＬＤＤ領域となる領域
上に注入マスクを形成し、第２の不純物の注入を行うも
のである。
【００１８】さらに本発明は、多結晶シリコン薄膜を活
性層とし、前記多結晶シリコン薄膜の上にゲート絶縁膜
を有し、前記ゲート絶縁膜の上に複数本のゲート電極を
有する薄膜トランジスタにおいて、チャネル領域とソー
スおよびドレイン領域の間に低濃度不純物の注入領域を
有するＬＤＤ構造を形成するに際し、多結晶シリコン薄
膜の上に異種絶縁膜を積層し、前記ゲート絶縁膜の上層
絶縁膜を少なくともソースおよびドレイン領域上では除
去し、かつ低濃度不純物領域および各ゲート電極間の多
結晶シリコンの上を被覆する形状に加工した後、ゲート
電極をマスクとして、一度の不純物の注入を行うもので
ある。
性層とし、前記多結晶シリコン薄膜の上にゲート絶縁膜
を有し、前記ゲート絶縁膜の上に複数本のゲート電極を
有する薄膜トランジスタにおいて、チャネル領域とソー
スおよびドレイン領域の間に低濃度不純物の注入領域を
有するＬＤＤ構造を形成するに際し、多結晶シリコン薄
膜の上に異種絶縁膜を積層し、前記ゲート絶縁膜の上層
絶縁膜を少なくともソースおよびドレイン領域上では除
去し、かつ低濃度不純物領域および各ゲート電極間の多
結晶シリコンの上を被覆する形状に加工した後、ゲート
電極をマスクとして、一度の不純物の注入を行うもので
ある。
【００１９】また本発明は、多結晶シリコン薄膜を活性
層とし駆動回路を同一基板内に集積化した液晶表示装置
用アクティブマトリックスアレイにおいて、画素電極を
駆動する薄膜トランジスタに複数本のゲート電極有し、
前記薄膜トランジスタのチャネル領域とソースおよびド
レイン領域の間に低濃度不純物の注入領域を有するＬＤ
Ｄ構造を有し、かつ、各ゲート電極間の多結晶シリコン
薄膜は低濃度不純物の注入領域のみで接続されているこ
とを特徴とするアクティブマトリックスアレイを用いた
ものである。
層とし駆動回路を同一基板内に集積化した液晶表示装置
用アクティブマトリックスアレイにおいて、画素電極を
駆動する薄膜トランジスタに複数本のゲート電極有し、
前記薄膜トランジスタのチャネル領域とソースおよびド
レイン領域の間に低濃度不純物の注入領域を有するＬＤ
Ｄ構造を有し、かつ、各ゲート電極間の多結晶シリコン
薄膜は低濃度不純物の注入領域のみで接続されているこ
とを特徴とするアクティブマトリックスアレイを用いた
ものである。
【００２０】
【発明の実施の形態】本発明の薄膜トランジスタは、多
結晶シリコン薄膜を活性層とし、かつ１つの薄膜トラン
ジスタに複数本のゲート電極を有する薄膜トランジスタ
において、薄膜トランジスタのチャネル領域とソースお
よびドレイン領域の間に前記ソースおよびドレイン領域
に比較して低濃度に不純物を注入した多結晶シリコン領
域を有し、かつ、各ゲート電極間の多結晶シリコン薄膜
は前記低濃度に不純物を注入した多結晶シリコン薄膜の
みで形成されていることを特徴とする。
結晶シリコン薄膜を活性層とし、かつ１つの薄膜トラン
ジスタに複数本のゲート電極を有する薄膜トランジスタ
において、薄膜トランジスタのチャネル領域とソースお
よびドレイン領域の間に前記ソースおよびドレイン領域
に比較して低濃度に不純物を注入した多結晶シリコン領
域を有し、かつ、各ゲート電極間の多結晶シリコン薄膜
は前記低濃度に不純物を注入した多結晶シリコン薄膜の
みで形成されていることを特徴とする。
【００２１】これにより、各ゲート電極間のサイズは露
光機の最小線幅でのみ規定でき、リーク電流を低減しつ
つ素子サイズを縮小することが可能となる。また本発明
の薄膜トランジスタは、低濃度に不純物を注入した多結
晶シリコン薄膜のシート抵抗が好ましくは５ｋΩ〜１５
０ｋΩであることを特徴とする。
光機の最小線幅でのみ規定でき、リーク電流を低減しつ
つ素子サイズを縮小することが可能となる。また本発明
の薄膜トランジスタは、低濃度に不純物を注入した多結
晶シリコン薄膜のシート抵抗が好ましくは５ｋΩ〜１５
０ｋΩであることを特徴とする。
【００２２】さらに本発明の薄膜トランジスタは、低濃
度に不純物を注入した多結晶シリコンのドーズ量がソー
スおよびドレイン領域のドーズ量の１／１０以上かつ１
／２以下であることを特徴とする。
度に不純物を注入した多結晶シリコンのドーズ量がソー
スおよびドレイン領域のドーズ量の１／１０以上かつ１
／２以下であることを特徴とする。
【００２３】さらに本発明の薄膜トランジスタは、ソー
スおよびドレイン領域間に含まれる全ての低濃度に不純
物を注入した多結晶シリコン薄膜長の合計が薄膜トラン
ジスタのチャネル長方向に６μｍ以上１２μｍ以下であ
ることを特徴とする。
スおよびドレイン領域間に含まれる全ての低濃度に不純
物を注入した多結晶シリコン薄膜長の合計が薄膜トラン
ジスタのチャネル長方向に６μｍ以上１２μｍ以下であ
ることを特徴とする。
【００２４】また本発明の薄膜トランジスタの製造方法
は、多結晶シリコン薄膜を活性層とし、前記多結晶シリ
コン薄膜の上にゲート絶縁膜を有し、前記ゲート絶縁薄
膜の上に複数本のゲート電極を有し、チャネル領域とソ
ースおよびドレイン領域の間に低濃度不純物の注入領域
を有するＬＤＤ構造を有する薄膜トランジスタを製造す
るにあたって、第１の不純物の注入後、ゲート電極間の
多結晶シリコン領域の上を含めてＬＤＤ領域となる領域
上に注入マスクを形成し、第２の不純物の注入を行って
薄膜トランジスタのソースおよびドレイン領域となる高
濃度不純物の注入領域を形成することを特徴とする。
は、多結晶シリコン薄膜を活性層とし、前記多結晶シリ
コン薄膜の上にゲート絶縁膜を有し、前記ゲート絶縁薄
膜の上に複数本のゲート電極を有し、チャネル領域とソ
ースおよびドレイン領域の間に低濃度不純物の注入領域
を有するＬＤＤ構造を有する薄膜トランジスタを製造す
るにあたって、第１の不純物の注入後、ゲート電極間の
多結晶シリコン領域の上を含めてＬＤＤ領域となる領域
上に注入マスクを形成し、第２の不純物の注入を行って
薄膜トランジスタのソースおよびドレイン領域となる高
濃度不純物の注入領域を形成することを特徴とする。
【００２５】また本発明の薄膜トランジスタの製造方法
は、多結晶シリコン薄膜を活性層とし、前記多結晶シリ
コン薄膜の上にゲート絶縁膜を有し、前記ゲート絶縁膜
の上に複数本のゲート電極を有し、チャネル領域とソー
スおよびドレイン領域の間に低濃度不純物の注入領域を
有するＬＤＤ構造を有する薄膜トランジスタを製造する
にあたって、多結晶シリコン薄膜の上に異種のゲート絶
縁膜を積層し、前記ゲート絶縁膜の上層絶縁膜を少なく
ともソースおよびドレイン領域上では除去し、かつ低濃
度不純物領域の上および各ゲート電極間の多結晶シリコ
ンの上を被覆する形状に加工した後、一度の不純物の注
入工程にて薄膜トランジスタのソースおよびドレイン領
域ならびに低濃度不純物の注入領域を形成し、不純物の
注入工程の後、低濃度不純物領域および各ゲート電極間
の多結晶シリコンの上を被覆している上層ゲート絶縁膜
を除去することを特徴とし、さらにゲート絶縁膜を、多
結晶シリコン薄膜の上の酸化シリコン薄膜と窒化シリコ
ンあるいは酸化タンタルよりなる２層のゲート絶縁膜で
形成することを特徴とする。
は、多結晶シリコン薄膜を活性層とし、前記多結晶シリ
コン薄膜の上にゲート絶縁膜を有し、前記ゲート絶縁膜
の上に複数本のゲート電極を有し、チャネル領域とソー
スおよびドレイン領域の間に低濃度不純物の注入領域を
有するＬＤＤ構造を有する薄膜トランジスタを製造する
にあたって、多結晶シリコン薄膜の上に異種のゲート絶
縁膜を積層し、前記ゲート絶縁膜の上層絶縁膜を少なく
ともソースおよびドレイン領域上では除去し、かつ低濃
度不純物領域の上および各ゲート電極間の多結晶シリコ
ンの上を被覆する形状に加工した後、一度の不純物の注
入工程にて薄膜トランジスタのソースおよびドレイン領
域ならびに低濃度不純物の注入領域を形成し、不純物の
注入工程の後、低濃度不純物領域および各ゲート電極間
の多結晶シリコンの上を被覆している上層ゲート絶縁膜
を除去することを特徴とし、さらにゲート絶縁膜を、多
結晶シリコン薄膜の上の酸化シリコン薄膜と窒化シリコ
ンあるいは酸化タンタルよりなる２層のゲート絶縁膜で
形成することを特徴とする。
【００２６】本発明のアクティブマトリックスアレイを
用いた液晶表示装置は、多結晶シリコン薄膜を活性層と
し駆動回路を同一基板内に集積化したアクティブマトリ
ックスアレイが、少なくとも画素電極を駆動する薄膜ト
ランジスタに複数本のゲート電極を有し、前記薄膜トラ
ンジスタのチャネル領域とソースおよびドレイン領域の
間に低濃度不純物の注入領域を有するＬＤＤ構造を有
し、かつ、各ゲート電極間の多結晶シリコン薄膜は低濃
度不純物の注入領域のみで形成されていることを特徴と
する。
用いた液晶表示装置は、多結晶シリコン薄膜を活性層と
し駆動回路を同一基板内に集積化したアクティブマトリ
ックスアレイが、少なくとも画素電極を駆動する薄膜ト
ランジスタに複数本のゲート電極を有し、前記薄膜トラ
ンジスタのチャネル領域とソースおよびドレイン領域の
間に低濃度不純物の注入領域を有するＬＤＤ構造を有
し、かつ、各ゲート電極間の多結晶シリコン薄膜は低濃
度不純物の注入領域のみで形成されていることを特徴と
する。
【００２７】以下、本発明の実施の形態について、図１
から図４を用いて説明する。 （実施の形態１）図１は本発明の（実施の形態１）のＬ
ＤＤ構造を有する薄膜トランジスタの製造工程を示す。
から図４を用いて説明する。 （実施の形態１）図１は本発明の（実施の形態１）のＬ
ＤＤ構造を有する薄膜トランジスタの製造工程を示す。
【００２８】まず、図１（ａ）に示したように酸化シリ
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。
【００２９】非晶質シリコンを窒素中にて４５０℃、９
０分の熱処理を行い膜中の水素濃度を低減した後、エキ
シマレーザー照射にて非晶質シリコン薄膜を結晶化し活
性層となる多結晶シリコン薄膜１３を形成する。
０分の熱処理を行い膜中の水素濃度を低減した後、エキ
シマレーザー照射にて非晶質シリコン薄膜を結晶化し活
性層となる多結晶シリコン薄膜１３を形成する。
【００３０】この多結晶シリコン薄膜１３を薄膜トラン
ジスタの形状に加工し、その上にゲート絶縁膜１４ａと
なる酸化シリコンを８５ｎｍ形成する。この酸化シリコ
ンの上に２本の電気的に接続されたゲート電極１５を形
成する。各電極間隔は露光機の最小線幅である５μｍで
形成している。ゲート電極１５は酸化シリコンと接する
ようにチタン（Ｔｉ）を８０ｎｍ、チタンの上にアルミ
ニウム（Ａｌ）にジルコニウム（Ｚｒ）を７．４％含有
した合金を１００ｎｍ形成し、計１８０ｎｍの膜厚にて
構成されている。
ジスタの形状に加工し、その上にゲート絶縁膜１４ａと
なる酸化シリコンを８５ｎｍ形成する。この酸化シリコ
ンの上に２本の電気的に接続されたゲート電極１５を形
成する。各電極間隔は露光機の最小線幅である５μｍで
形成している。ゲート電極１５は酸化シリコンと接する
ようにチタン（Ｔｉ）を８０ｎｍ、チタンの上にアルミ
ニウム（Ａｌ）にジルコニウム（Ｚｒ）を７．４％含有
した合金を１００ｎｍ形成し、計１８０ｎｍの膜厚にて
構成されている。
【００３１】ゲート電極形成後、ゲート電極１５をマス
クとしてイオンドーピング法にて燐（Ｐ）を加速電圧８
０ＫＶ、注入ドーズ量１×１０14／ｃｍ2 にて注入する
第１の不純物の注入を行い、低濃度不純物の注入領域
（ｎ- 領域）１３ｂを形成する。
クとしてイオンドーピング法にて燐（Ｐ）を加速電圧８
０ＫＶ、注入ドーズ量１×１０14／ｃｍ2 にて注入する
第１の不純物の注入を行い、低濃度不純物の注入領域
（ｎ- 領域）１３ｂを形成する。
【００３２】イオンドーピング法は水素ガスに５％濃度
のＰＨ3 を混合したガスを高周波放電にてプラズマ分解
し、生成したイオンを質量分離工程なく薄膜トランジス
タに注入している。このときゲート電極１５下の多結晶
シリコン薄膜は薄膜トランジスタのチャネル領域１３ａ
となる。
のＰＨ3 を混合したガスを高周波放電にてプラズマ分解
し、生成したイオンを質量分離工程なく薄膜トランジス
タに注入している。このときゲート電極１５下の多結晶
シリコン薄膜は薄膜トランジスタのチャネル領域１３ａ
となる。
【００３３】第１の不純物の注入後、図１（ｂ) に示し
たようにフォトレジスト２５にて薄膜トランジスタのＬ
ＤＤ領域上にフォトレジストを用いた注入マスクを形成
したのち、第２の不純物の注入を行い薄膜トランジスタ
のソースおよびドレイン領域となる高濃度不純物の注入
領域（ｎ＋領域）１３ｃを形成する。
たようにフォトレジスト２５にて薄膜トランジスタのＬ
ＤＤ領域上にフォトレジストを用いた注入マスクを形成
したのち、第２の不純物の注入を行い薄膜トランジスタ
のソースおよびドレイン領域となる高濃度不純物の注入
領域（ｎ＋領域）１３ｃを形成する。
【００３４】このときレジストマスクは図１（ｂ）に示
したように両ゲート電極間の多結晶シリコン領域の上を
全てマスクするように形成する。これにより、両ゲート
電極間の多結晶シリコン薄膜は低濃度不純物の注入領域
１３ｂのみを介して接続されるような形状に形成され
る。フォトレジストマスクを形成した後の第２の不純物
の注入として、燐（Ｐ）イオンを加速電圧８０ＫＶ、ド
ーズ量１×１０15／ｃｍ 2 にて注入した。
したように両ゲート電極間の多結晶シリコン領域の上を
全てマスクするように形成する。これにより、両ゲート
電極間の多結晶シリコン薄膜は低濃度不純物の注入領域
１３ｂのみを介して接続されるような形状に形成され
る。フォトレジストマスクを形成した後の第２の不純物
の注入として、燐（Ｐ）イオンを加速電圧８０ＫＶ、ド
ーズ量１×１０15／ｃｍ 2 にて注入した。
【００３５】第２の不純物の注入後、図１（ｃ）に示し
たようにフォトレジストマスクを除去し、注入した不純
物の活性化処理を行う。活性化処理後、図１（ｃ）に示
したように層間絶縁膜１６を形成する。最後にコンタク
トホールを開口したのちソース・ドレイン電極２１，２
２を形成し薄膜トランジスタが完成する。
たようにフォトレジストマスクを除去し、注入した不純
物の活性化処理を行う。活性化処理後、図１（ｃ）に示
したように層間絶縁膜１６を形成する。最後にコンタク
トホールを開口したのちソース・ドレイン電極２１，２
２を形成し薄膜トランジスタが完成する。
【００３６】（実施の形態２）図２は本発明の（実施の
形態２）のＬＤＤ構造を有する薄膜トランジスタの製造
工程を示す。
形態２）のＬＤＤ構造を有する薄膜トランジスタの製造
工程を示す。
【００３７】まず、図２（ａ）に示したように酸化シリ
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。非晶質シリコンを窒素中にて４５０℃、９０分
の熱処理を行い膜中の水素濃度を低減した後、エキシマ
レーザーアニールにて結晶化し活性層となる多結晶シリ
コン薄膜１３を形成する。
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。非晶質シリコンを窒素中にて４５０℃、９０分
の熱処理を行い膜中の水素濃度を低減した後、エキシマ
レーザーアニールにて結晶化し活性層となる多結晶シリ
コン薄膜１３を形成する。
【００３８】この多結晶シリコン薄膜１３を薄膜トラン
ジスタの形状に加工し、その上にゲート絶縁膜１４ａと
なる酸化シリコンを８５ｎｍ形成する。この酸化シリコ
ンの上に第２のゲート絶縁膜１４ｂとなる酸化タンタル
を５０ｎｍ形成する。次いで酸化タンタルの上に２本ゲ
ート電極１５を形成する。ゲート電極１５は酸化タンタ
ルと接するようにチタン（Ｔｉ）を８０ｎｍ、チタンの
上にアルミニウム（Ａｌ）にジルコニウム（Ｚｒ）を
７．４％含有した合金を１００ｎｍ形成し、計１８０ｎ
ｍの膜厚にて構成されている。
ジスタの形状に加工し、その上にゲート絶縁膜１４ａと
なる酸化シリコンを８５ｎｍ形成する。この酸化シリコ
ンの上に第２のゲート絶縁膜１４ｂとなる酸化タンタル
を５０ｎｍ形成する。次いで酸化タンタルの上に２本ゲ
ート電極１５を形成する。ゲート電極１５は酸化タンタ
ルと接するようにチタン（Ｔｉ）を８０ｎｍ、チタンの
上にアルミニウム（Ａｌ）にジルコニウム（Ｚｒ）を
７．４％含有した合金を１００ｎｍ形成し、計１８０ｎ
ｍの膜厚にて構成されている。
【００３９】デュアルゲート電極を形成した後、薄膜ト
ランジスタのＬＤＤ領域の上および薄膜トランジスタの
両ゲート電極間のみ酸化タンタルで被覆し、ソースおよ
びドレイン領域の上の酸化タンタルを選択的に除去す
る。
ランジスタのＬＤＤ領域の上および薄膜トランジスタの
両ゲート電極間のみ酸化タンタルで被覆し、ソースおよ
びドレイン領域の上の酸化タンタルを選択的に除去す
る。
【００４０】酸化タンタル薄膜を前記形状に加工後、図
２（ｂ）に示したようにイオンドーピング法にて燐
（Ｐ）を加速電圧８０ＫＶ、注入ドーズ量１×１０15/
ｃｍ2 にて注入する不純物の注入を行う。イオンドーピ
ング法は水素ガスに５％濃度のＰＨ3 を混合したガスを
高周波放電にてプラズマ分解し、生成したイオンを質量
分離工程なく試料に注入している。
２（ｂ）に示したようにイオンドーピング法にて燐
（Ｐ）を加速電圧８０ＫＶ、注入ドーズ量１×１０15/
ｃｍ2 にて注入する不純物の注入を行う。イオンドーピ
ング法は水素ガスに５％濃度のＰＨ3 を混合したガスを
高周波放電にてプラズマ分解し、生成したイオンを質量
分離工程なく試料に注入している。
【００４１】従って、燐イオンは薄膜トランジスタのソ
ースおよびドレイン領域は酸化シリコン単層膜を、ＬＤ
Ｄ領域および両ゲート電極間の領域は酸化タンタルと酸
化シリコンの積層膜を通じて注入され、一度の不純物の
注入工程により高濃度不純物の注入領域１３ｃのソース
およびドレイン領域と低濃度不純物の注入領域１３ｂの
ＬＤＤ領域が同時に形成される。
ースおよびドレイン領域は酸化シリコン単層膜を、ＬＤ
Ｄ領域および両ゲート電極間の領域は酸化タンタルと酸
化シリコンの積層膜を通じて注入され、一度の不純物の
注入工程により高濃度不純物の注入領域１３ｃのソース
およびドレイン領域と低濃度不純物の注入領域１３ｂの
ＬＤＤ領域が同時に形成される。
【００４２】さらにこのとき薄膜トランジスタの両ゲー
ト電極間はＬＤＤ領域と同一濃度の低濃度不純物の注入
した多結晶シリコン薄膜からなる低濃度不純物の注入領
域１３ｂによってのみ接続される。
ト電極間はＬＤＤ領域と同一濃度の低濃度不純物の注入
した多結晶シリコン薄膜からなる低濃度不純物の注入領
域１３ｂによってのみ接続される。
【００４３】なお、ゲート電極１５の下の多結晶シリコ
ン薄膜は薄膜トランジスタのチャネル領域１３ａとな
る。薄膜トランジスタへの不純物の注入後、図２（ｃ）
に示したようにＬＤＤ領域上の酸化タンタル薄膜を除去
する。
ン薄膜は薄膜トランジスタのチャネル領域１３ａとな
る。薄膜トランジスタへの不純物の注入後、図２（ｃ）
に示したようにＬＤＤ領域上の酸化タンタル薄膜を除去
する。
【００４４】その後、図２（ｄ）に示したように酸化シ
リコンからなる層間絶縁膜１６を形成する。酸化シリコ
ンは常圧ＣＶＤ法を用いて４３０℃にて形成しており、
本工程で同時に注入した不純物の活性化が可能である。
最後にコンタクトホールを開口後、ソース・ドレイン電
極２１，２２を形成し薄膜トランジスタが完成する。
リコンからなる層間絶縁膜１６を形成する。酸化シリコ
ンは常圧ＣＶＤ法を用いて４３０℃にて形成しており、
本工程で同時に注入した不純物の活性化が可能である。
最後にコンタクトホールを開口後、ソース・ドレイン電
極２１，２２を形成し薄膜トランジスタが完成する。
【００４５】（実施の形態３）図３は本発明の（実施の
形態３）の液晶表示装置用アクティブマトリックスアレ
イの製造工程を示す。
形態３）の液晶表示装置用アクティブマトリックスアレ
イの製造工程を示す。
【００４６】まず、図３（ａ）に示したように酸化シリ
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。非晶質シリコンを窒素中にて４５０℃、９０分
の熱処理を行い、膜中の水素濃度を低減した後、エキシ
マレーザーアニールにて結晶化し多結晶シリコン薄膜１
３を形成する。
コンを表面コートしたガラス基板１１の上に非晶質シリ
コン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形
成する。非晶質シリコンを窒素中にて４５０℃、９０分
の熱処理を行い、膜中の水素濃度を低減した後、エキシ
マレーザーアニールにて結晶化し多結晶シリコン薄膜１
３を形成する。
【００４７】多結晶シリコン薄膜１３を薄膜トランジス
タの形状に加工し、ゲート絶縁膜１４ａとなる酸化シリ
コンを８５ｎｍ形成する。酸化シリコンの上に第２のゲ
ート絶縁膜１４ｂとなる酸化タンタルを５０ｎｍ形成す
る。
タの形状に加工し、ゲート絶縁膜１４ａとなる酸化シリ
コンを８５ｎｍ形成する。酸化シリコンの上に第２のゲ
ート絶縁膜１４ｂとなる酸化タンタルを５０ｎｍ形成す
る。
【００４８】次いでｐチャネル薄膜トランジスタの上に
ゲート電極１５を形成する。ゲート電極１５は酸化タン
タルと接するようにチタン（Ｔｉ）を８０ｎｍ、チタン
の上にアルミニウム（Ａｌ）にジルコニウム（Ｚｒ）を
７．４％含有した合金を１５０ｎｍ形成し、計２３０ｎ
ｍの膜厚にて構成されている。このときｎチャネル薄膜
トランジスタの上はゲート電極材料にて被覆している。
ゲート電極１５を形成する。ゲート電極１５は酸化タン
タルと接するようにチタン（Ｔｉ）を８０ｎｍ、チタン
の上にアルミニウム（Ａｌ）にジルコニウム（Ｚｒ）を
７．４％含有した合金を１５０ｎｍ形成し、計２３０ｎ
ｍの膜厚にて構成されている。このときｎチャネル薄膜
トランジスタの上はゲート電極材料にて被覆している。
【００４９】その後、ｐチャネル薄膜トランジスタのソ
ースおよびドレイン領域にボロンを注入する。ボロンは
イオンドーピング法を用い、加速電圧６０ＫＶ、ドーズ
量５×１０15／ｃｍ2 にて注入した。
ースおよびドレイン領域にボロンを注入する。ボロンは
イオンドーピング法を用い、加速電圧６０ＫＶ、ドーズ
量５×１０15／ｃｍ2 にて注入した。
【００５０】ボロンイオン注入後、図３（ｂ）に示すよ
うにｎチャネル薄膜トランジスタの上にゲート電極１５
を形成する。画素ＴＦＴのゲート電極はデュアルゲート
構成であり、かつＬＤＤ領域の上および画素ＴＦＴの両
ゲート電極間の酸化タンタル膜を残し、ソースおよびド
レイン領域の上の酸化タンタルを選択的に除去する。酸
化タンタル薄膜を前記形状に加工後、イオンドーピング
法にて燐（Ｐ）を加速電圧８０ＫＶ、注入ドーズ量１×
１０15／ｃｍ2 にて注入する。
うにｎチャネル薄膜トランジスタの上にゲート電極１５
を形成する。画素ＴＦＴのゲート電極はデュアルゲート
構成であり、かつＬＤＤ領域の上および画素ＴＦＴの両
ゲート電極間の酸化タンタル膜を残し、ソースおよびド
レイン領域の上の酸化タンタルを選択的に除去する。酸
化タンタル薄膜を前記形状に加工後、イオンドーピング
法にて燐（Ｐ）を加速電圧８０ＫＶ、注入ドーズ量１×
１０15／ｃｍ2 にて注入する。
【００５１】イオンドーピング法は水素ガスに５％濃度
のＰＨ3 を混合したガスを高周波放電にてプラズマ分解
し、生成したイオンを質量分離工程なく試料に注入して
いる。従って、従来のイオン注入法に比べて注入時の不
純物プロファイルがブロードである。
のＰＨ3 を混合したガスを高周波放電にてプラズマ分解
し、生成したイオンを質量分離工程なく試料に注入して
いる。従って、従来のイオン注入法に比べて注入時の不
純物プロファイルがブロードである。
【００５２】この特徴を利用して本製造方法では、一度
の不純物の注入にてＬＤＤ領域とソースおよびドレイン
領域を形成している。このとき画素ＴＦＴの両ゲート電
極間はＬＤＤ領域と同一濃度の低濃度不純物の注入した
多結晶シリコン薄膜により接続される。薄膜トランジス
タへの不純物の注入後、ゲート電極をマスクとしてＬＤ
Ｄ領域の上及び両ゲート電極間の酸化タンタル薄膜を除
去する。この酸化タンタル除去工程を行うことにより薄
膜トランジスタのＯＦＦ電流を大幅に低減可能となる。
の不純物の注入にてＬＤＤ領域とソースおよびドレイン
領域を形成している。このとき画素ＴＦＴの両ゲート電
極間はＬＤＤ領域と同一濃度の低濃度不純物の注入した
多結晶シリコン薄膜により接続される。薄膜トランジス
タへの不純物の注入後、ゲート電極をマスクとしてＬＤ
Ｄ領域の上及び両ゲート電極間の酸化タンタル薄膜を除
去する。この酸化タンタル除去工程を行うことにより薄
膜トランジスタのＯＦＦ電流を大幅に低減可能となる。
【００５３】次いで図３（ｃ）に示したように、酸化シ
リコンからなる第１の層間絶縁膜１６を形成する。酸化
シリコンは常圧ＣＶＤ法を用いて４３０℃にて形成して
おり、本工程で同時に注入した不純物の活性化が可能で
ある。第１の層間絶縁膜１６の上にＩＴＯ(Indium-Tin-
Oxide)膜からなる画素電極１８を形成し、第２の層間絶
縁膜１７を形成する。
リコンからなる第１の層間絶縁膜１６を形成する。酸化
シリコンは常圧ＣＶＤ法を用いて４３０℃にて形成して
おり、本工程で同時に注入した不純物の活性化が可能で
ある。第１の層間絶縁膜１６の上にＩＴＯ(Indium-Tin-
Oxide)膜からなる画素電極１８を形成し、第２の層間絶
縁膜１７を形成する。
【００５４】コンタクトホールを開口後、図３（ｄ）に
示したように、ソース・ドレイン電極２１，２２を形成
する。さらに保護膜２３となる窒化シリコンをプラズマ
ＣＶＤにて形成し水素雰囲気で３５０℃のアニール処理
を行った後、画素電極１８の上の窒化シリコン・酸化シ
リコン積層膜を選択的に除去してアクティブマトリック
スアレイが完成する。
示したように、ソース・ドレイン電極２１，２２を形成
する。さらに保護膜２３となる窒化シリコンをプラズマ
ＣＶＤにて形成し水素雰囲気で３５０℃のアニール処理
を行った後、画素電極１８の上の窒化シリコン・酸化シ
リコン積層膜を選択的に除去してアクティブマトリック
スアレイが完成する。
【００５５】図４は、図３のアクティブマトリックスア
レイを用いて作製した液晶表示装置の構成断面図の一例
で、画素部を拡大表示したものである。ガラス基板１１
の上に形成したアクティブマトリックスと対向基板４３
の間に配向膜４６を介して液晶４７が保持されており、
薄膜トランジスタをスイッチング素子として画素電極１
８を駆動して液晶を充電し画像表示を行っている。
レイを用いて作製した液晶表示装置の構成断面図の一例
で、画素部を拡大表示したものである。ガラス基板１１
の上に形成したアクティブマトリックスと対向基板４３
の間に配向膜４６を介して液晶４７が保持されており、
薄膜トランジスタをスイッチング素子として画素電極１
８を駆動して液晶を充電し画像表示を行っている。
【００５６】この液晶表示装置は従来のダブルＬＤＤ薄
膜トランジスタを画素に用いた場合と比較して素子の微
細化が可能となり液晶表示装置の開口率が向上した。こ
こで、４１はブラックマトリックス、４２は偏光板、４
４はカラーフィルタ、４５は透明導電層である。
膜トランジスタを画素に用いた場合と比較して素子の微
細化が可能となり液晶表示装置の開口率が向上した。こ
こで、４１はブラックマトリックス、４２は偏光板、４
４はカラーフィルタ、４５は透明導電層である。
【００５７】なお、本実施形態では画素駆動用薄膜トラ
ンジスタにＬＤＤ構造を有する場合に関して説明した
が、駆動回路部のｎチャネル薄膜トランジスタの少なく
とも一部にもＬＤＤ構造を用いてもよく、特に信頼性の
向上に効果がある。
ンジスタにＬＤＤ構造を有する場合に関して説明した
が、駆動回路部のｎチャネル薄膜トランジスタの少なく
とも一部にもＬＤＤ構造を用いてもよく、特に信頼性の
向上に効果がある。
【００５８】
【発明の効果】以上のように本発明のＬＤＤ構造を有す
る薄膜トランジスタを直列に接続した構成では、各ゲー
ト電極間のサイズは露光機の最小線幅でのみ規定され
て、電極間隔は５μｍにすることができ、従来例の１０
μｍに比較して５０％に素子サイズを縮小することが可
能となった。
る薄膜トランジスタを直列に接続した構成では、各ゲー
ト電極間のサイズは露光機の最小線幅でのみ規定され
て、電極間隔は５μｍにすることができ、従来例の１０
μｍに比較して５０％に素子サイズを縮小することが可
能となった。
【００５９】本発明のアクティブマトリックスアレイを
用いた液晶表示装置では、画素電極を駆動する薄膜トラ
ンジスタの素子サイズの縮小化が可能となり、、解像度
の向上、開口率の向上に伴う明るさの増大や消費電力低
減効果が得られた。
用いた液晶表示装置では、画素電極を駆動する薄膜トラ
ンジスタの素子サイズの縮小化が可能となり、、解像度
の向上、開口率の向上に伴う明るさの増大や消費電力低
減効果が得られた。
【図１】本発明の（実施の形態１）の薄膜トランジスタ
の断面図
の断面図
【図２】本発明の（実施の形態２）の薄膜トランジスタ
の断面図
の断面図
【図３】本発明の（実施の形態３）の液晶表示装置用ア
クティブマトリックスアレイの断面図
クティブマトリックスアレイの断面図
【図４】本発明の（実施の形態３）のアクティブマトリ
ックスアレイを用いた液晶表示装置の断面図
ックスアレイを用いた液晶表示装置の断面図
【図５】従来の薄膜トランジスタの断面図である。
１１ ガラス基板 １３ 多結晶シリコン薄膜 １３ｂ 低濃度不純物の注入領域（ＬＤＤ領域) １３ｃ 高濃度不純物の注入領域（ソースおよびドレイ
ン領域) １４ａ ゲート絶縁膜（酸化シリコン薄膜） １４ｂ 第２のゲート絶縁膜（酸化タンタル薄膜） １５ ゲート電極 １６，１７ 層間絶縁膜 １８ 画素電極 ２１，２２ ソースおよびドレイン電極 ２３ 保護絶縁膜（窒化シリコン）
ン領域) １４ａ ゲート絶縁膜（酸化シリコン薄膜） １４ｂ 第２のゲート絶縁膜（酸化タンタル薄膜） １５ ゲート電極 １６，１７ 層間絶縁膜 １８ 画素電極 ２１，２２ ソースおよびドレイン電極 ２３ 保護絶縁膜（窒化シリコン）
Claims (9)
- 【請求項１】多結晶シリコン薄膜を活性層とし、かつ１
つの薄膜トランジスタに複数本のゲート電極有する薄膜
トランジスタであって、 薄膜トランジスタのチャネル領域とソースおよびドレイ
ン領域の間に前記ソースおよびドレイン領域に比較して
低濃度に不純物を注入した多結晶シリコン領域を有し、 かつ、各ゲート電極間の多結晶シリコン薄膜は前記低濃
度に不純物を注入した多結晶シリコン薄膜のみで形成さ
れている薄膜トランジスタ。 - 【請求項２】低濃度に不純物を注入した多結晶シリコン
薄膜のシート抵抗が５ＫΩ〜１５０ＫΩである請求項１
記載の薄膜トランジスタ。 - 【請求項３】低濃度に不純物を注入した多結晶シリコン
薄膜のドーズ量がソースおよびドレイン領域のドーズ量
の１／１０以上かつ１／２以下である請求項１または２
記載の薄膜トランジスタ。 - 【請求項４】薄膜トランジスタのソースおよびドレイン
領域間に含まれる全ての低濃度に不純物を注入した多結
晶シリコン薄膜長の合計が薄膜トランジスタのチャネル
長方向に６μｍ以上１２μｍ以下である請求項１〜請求
項３のいずれかに記載の薄膜トランジスタ。 - 【請求項５】多結晶シリコン薄膜を活性層とし、前記多
結晶シリコン薄膜の上にゲート絶縁膜を有し、前記ゲー
ト絶縁膜の上に複数本のゲート電極を有し、チャネル領
域とソースおよびドレイン領域の間に低濃度不純物の注
入領域を有するＬＤＤ構造を有する薄膜トランジスタの
製造方法であって、 第１の不純物の注入後、ゲート電極間の多結晶シリコン
領域の上を含めてＬＤＤ領域となる領域上に注入マスク
を形成し、 第２の不純物の注入を行って薄膜トランジスタのソース
およびドレイン領域となる高濃度不純物の注入領域を形
成する工程を有する薄膜トランジスタの製造方法。 - 【請求項６】多結晶シリコン薄膜を活性層とし、前記多
結晶シリコン薄膜の上にゲート絶縁膜を有し、前記ゲー
ト絶縁膜の上に複数本のゲート電極を有し、チャンネル
領域とソースおよびドレイン領域の間に低濃度不純物の
注入領域を有するＬＤＤ構造を有する薄膜トランジスタ
の製造方法であって、 多結晶シリコン薄膜上に異種のゲート絶縁膜を積層し、 前記ゲート絶縁膜の上層絶縁膜を少なくともソースおよ
びドレイン領域上では除去し、 かつ低濃度不純物領域の上および各ゲート電極間の多結
晶シリコンの上を被覆する形状に加工した後、 一度の不純物の注入工程にて薄膜トランジスタのソース
およびドレイン領域ならびに低濃度不純物の注入領域を
形成する工程を有する薄膜トランジスタの製造方法。 - 【請求項７】不純物の注入工程の後、低濃度不純物領域
および各ゲート電極間の多結晶シリコンの上を被覆して
いる上層ゲート絶縁膜を除去する工程を有する請求項６
記載の薄膜トランジスタの製造方法。 - 【請求項８】ゲート絶縁膜を、多結晶シリコン薄膜の上
の酸化シリコン薄膜に窒化シリコンあるいは酸化タンタ
ルよりなる２層のゲート絶縁膜で形成する請求項６また
は請求項７記載の薄膜トランジスタの製造方法。 - 【請求項９】多結晶シリコン薄膜を活性層とし駆動回路
を同一基板内に集積化したアクティブマトリックスアレ
イを用いた液晶表示装置であって、 前記アクティブマトリックスアレイは、少なくとも画素
電極を駆動する薄膜トランジスタに複数本のゲート電極
を有し、 前記薄膜トランジスタのチャネル領域とソースおよびド
レイン領域の間に低濃度不純物の注入領域を有するＬＤ
Ｄ構造を有し、 かつ、各ゲート電極間の多結晶シリコン薄膜は低濃度不
純物の注入領域のみで形成したアクティブマトリックス
アレイを用いた液晶表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08856397A JP3274081B2 (ja) | 1997-04-08 | 1997-04-08 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| US09/053,497 US6034748A (en) | 1997-04-08 | 1998-04-02 | Thin film transistor, manufacturing method therefor and liquid crystal display unit using the same |
| KR1019980012042A KR19980081122A (ko) | 1997-04-08 | 1998-04-06 | 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 |
| TW087105178A TW423159B (en) | 1997-04-08 | 1998-04-07 | Thin-film transistor and process of manufacturing thereof and Liquid crystal display using thereof |
| EP98106371A EP0871227B1 (en) | 1997-04-08 | 1998-04-07 | Method of manufacturing a thin film transistor |
| DE69803713T DE69803713T2 (de) | 1997-04-08 | 1998-04-07 | Herstellungsmethode eines Dünnfilm-Transistors |
| CN98106381A CN1198596A (zh) | 1997-04-08 | 1998-04-08 | 薄膜晶体管及其制造方法和使用它的液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08856397A JP3274081B2 (ja) | 1997-04-08 | 1997-04-08 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001242869A Division JP2002141358A (ja) | 2001-08-09 | 2001-08-09 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284734A true JPH10284734A (ja) | 1998-10-23 |
| JP3274081B2 JP3274081B2 (ja) | 2002-04-15 |
Family
ID=13946345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08856397A Expired - Fee Related JP3274081B2 (ja) | 1997-04-08 | 1997-04-08 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6034748A (ja) |
| EP (1) | EP0871227B1 (ja) |
| JP (1) | JP3274081B2 (ja) |
| KR (1) | KR19980081122A (ja) |
| CN (1) | CN1198596A (ja) |
| DE (1) | DE69803713T2 (ja) |
| TW (1) | TW423159B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077374A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
| JP2003519915A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2005328088A (ja) * | 1999-07-06 | 2005-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100532082B1 (ko) * | 2001-12-28 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
| US7208352B2 (en) | 2001-12-19 | 2007-04-24 | Samsung Sdi Co., Ltd. | Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization |
| US7211475B2 (en) | 2001-12-19 | 2007-05-01 | Samsung Sdi Co., Ltd. | CMOS thin film transistor |
| JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
| JP2022125102A (ja) * | 2005-07-22 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP4666723B2 (ja) | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6521492B2 (en) * | 2000-06-12 | 2003-02-18 | Seiko Epson Corporation | Thin-film semiconductor device fabrication method |
| KR100698238B1 (ko) * | 2000-08-26 | 2007-03-21 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| JP3522216B2 (ja) * | 2000-12-19 | 2004-04-26 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
| CN100463225C (zh) * | 2001-02-06 | 2009-02-18 | 株式会社日立制作所 | 显示装置及其制造方法 |
| JP4037117B2 (ja) * | 2001-02-06 | 2008-01-23 | 株式会社日立製作所 | 表示装置 |
| JP2002313804A (ja) * | 2001-04-16 | 2002-10-25 | Sharp Corp | 半導体装置およびその製造方法 |
| US6906344B2 (en) * | 2001-05-24 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with plural channels and corresponding plural overlapping electrodes |
| KR100462862B1 (ko) * | 2002-01-18 | 2004-12-17 | 삼성에스디아이 주식회사 | 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스 |
| KR100485531B1 (ko) * | 2002-04-15 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터와 그 제조방법 |
| WO2003088193A1 (fr) * | 2002-04-16 | 2003-10-23 | Sharp Kabushiki Kaisha | Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat |
| KR100454751B1 (ko) | 2002-10-21 | 2004-11-03 | 삼성에스디아이 주식회사 | 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법 |
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| JP2005043672A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびその製造方法 |
| KR100514181B1 (ko) * | 2003-09-03 | 2005-09-13 | 삼성에스디아이 주식회사 | 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법 |
| CN100392868C (zh) * | 2003-10-17 | 2008-06-04 | 统宝光电股份有限公司 | 薄膜晶体管结构 |
| US7453531B2 (en) * | 2003-11-22 | 2008-11-18 | Lg Display Co., Ltd. | LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device |
| KR100623248B1 (ko) * | 2004-02-17 | 2006-09-18 | 삼성에스디아이 주식회사 | Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법 |
| TWI268617B (en) * | 2005-08-26 | 2006-12-11 | Chunghwa Picture Tubes Ltd | Thin film transistor |
| KR101056431B1 (ko) * | 2010-06-04 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법 |
| CN102082181B (zh) * | 2010-12-15 | 2013-01-02 | 四川虹视显示技术有限公司 | 一种有机发光器件像素电路的薄膜晶体管结构 |
| CN103278990B (zh) * | 2013-05-28 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素结构及液晶面板 |
| CN104282696B (zh) | 2014-10-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104779167A (zh) | 2015-04-09 | 2015-07-15 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板 |
| CN104882414B (zh) * | 2015-05-06 | 2018-07-10 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN104952934B (zh) * | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| CN109950283B (zh) * | 2019-03-25 | 2021-11-19 | 昆山国显光电有限公司 | 一种显示驱动模组、显示面板及显示驱动模组的制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3072655B2 (ja) * | 1991-05-21 | 2000-07-31 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH05121439A (ja) * | 1991-10-25 | 1993-05-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
| EP0589478B1 (en) * | 1992-09-25 | 1999-11-17 | Sony Corporation | Liquid crystal display device |
| JP2935083B2 (ja) * | 1992-10-22 | 1999-08-16 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JPH06301056A (ja) * | 1993-04-15 | 1994-10-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPH08255907A (ja) * | 1995-01-18 | 1996-10-01 | Canon Inc | 絶縁ゲート型トランジスタ及びその製造方法 |
| JP3292657B2 (ja) * | 1995-04-10 | 2002-06-17 | キヤノン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法 |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-04-08 JP JP08856397A patent/JP3274081B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-02 US US09/053,497 patent/US6034748A/en not_active Expired - Fee Related
- 1998-04-06 KR KR1019980012042A patent/KR19980081122A/ko not_active Application Discontinuation
- 1998-04-07 DE DE69803713T patent/DE69803713T2/de not_active Expired - Fee Related
- 1998-04-07 TW TW087105178A patent/TW423159B/zh not_active IP Right Cessation
- 1998-04-07 EP EP98106371A patent/EP0871227B1/en not_active Expired - Lifetime
- 1998-04-08 CN CN98106381A patent/CN1198596A/zh active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058742A (ja) * | 1999-04-27 | 2012-03-22 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置 |
| US9837451B2 (en) | 1999-04-27 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| US9293483B2 (en) | 1999-04-27 | 2016-03-22 | Semiconductor Energy Laboratory Co. Ltd. | Electronic device and electronic apparatus |
| US8994711B2 (en) | 1999-04-27 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and electronic apparatus |
| JP2005328088A (ja) * | 1999-07-06 | 2005-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001077374A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9236400B2 (en) | 1999-07-06 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8664660B2 (en) | 1999-07-06 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7348599B2 (en) | 1999-07-06 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8227806B2 (en) | 1999-07-06 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration |
| JP2003519917A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 半導体トランジスタ |
| JP2003519915A (ja) * | 2000-01-07 | 2003-06-24 | セイコーエプソン株式会社 | 薄膜トランジスタおよびその製造方法 |
| US7208352B2 (en) | 2001-12-19 | 2007-04-24 | Samsung Sdi Co., Ltd. | Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization |
| US7381990B2 (en) | 2001-12-19 | 2008-06-03 | Samsung Sdi Co., Ltd. | Thin film transistor with multiple gates fabricated using super grain silicon crystallization |
| US7294537B2 (en) | 2001-12-19 | 2007-11-13 | Samsung Sdi Co., Ltd. | Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization |
| US7235435B2 (en) | 2001-12-19 | 2007-06-26 | Samsung Sdi Co., Ltd. | Method for fabricating thin film transistor with multiple gates using metal induced lateral crystallization |
| US7235434B2 (en) | 2001-12-19 | 2007-06-26 | Samsung Sdi Co., Ltd. | Thin film transistor with multiple gates using metal induced lateral crystallization and method of fabricating the same |
| US7211475B2 (en) | 2001-12-19 | 2007-05-01 | Samsung Sdi Co., Ltd. | CMOS thin film transistor |
| KR100532082B1 (ko) * | 2001-12-28 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
| JP2022125102A (ja) * | 2005-07-22 | 2022-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69803713T2 (de) | 2002-05-29 |
| EP0871227A2 (en) | 1998-10-14 |
| TW423159B (en) | 2001-02-21 |
| KR19980081122A (ko) | 1998-11-25 |
| EP0871227B1 (en) | 2002-02-06 |
| US6034748A (en) | 2000-03-07 |
| EP0871227A3 (en) | 1999-12-08 |
| JP3274081B2 (ja) | 2002-04-15 |
| CN1198596A (zh) | 1998-11-11 |
| DE69803713D1 (de) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274081B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JPH10144929A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP2002185010A (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| JP4234363B2 (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
| US20200357830A1 (en) | Ltps type tft and method for manufacturing same | |
| JP2003075870A (ja) | 平面表示装置およびその製造方法 | |
| JP3516166B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2002141358A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH09252136A (ja) | 半導体装置およびその製造方法とアクティブマトリックスアレイ基板およびそれを用いた液晶表示装置 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JP2002033480A (ja) | 薄膜トランジスタ、表示素子および投射型表示装置ならびに表示素子の製造方法 | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000004021A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 | |
| KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| JP2003131590A (ja) | 平面表示装置およびその製造方法 | |
| JP2001133766A (ja) | 液晶表示装置 | |
| JP3307179B2 (ja) | 表示用半導体装置 | |
| JPH08204200A (ja) | 薄膜トランジスタ | |
| WO2004053822A2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| KR20040066967A (ko) | 디스플레이 픽셀 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |