CN1296632A - 场发射器件,其制造方法及使用它的显示器件 - Google Patents
场发射器件,其制造方法及使用它的显示器件 Download PDFInfo
- Publication number
- CN1296632A CN1296632A CN00800293A CN00800293A CN1296632A CN 1296632 A CN1296632 A CN 1296632A CN 00800293 A CN00800293 A CN 00800293A CN 00800293 A CN00800293 A CN 00800293A CN 1296632 A CN1296632 A CN 1296632A
- Authority
- CN
- China
- Prior art keywords
- feds
- emitter
- layer
- semiconductor layer
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
一种场发射器件(FED)包括无定形衬底;杂质扩散防止层;在无定形硅或多晶硅制成的半导体层的一个形成表面上形成的FET;通过蚀刻FET漏区的半导体层制成的一个或多个发射极;以及集电极。半导体层由CVD工艺制成。在环形或多边形FET漏区内形成发射极阵列,该阵列被环形或多边形栅极和源极所包围。整个FET区由绝缘层和金属层覆盖。此结构在发射极芯片中提供了均匀的电流发射特性,实现了沿所有方向的均匀电子发射。把本FED应用于平板显示器件实现了高的画面质量、低功耗和低制造成本。
Description
技术领域
本发明涉及在使用电子束的器件(包括平板显示器件、传感器、高频振荡器、超高速器件、电子显微镜和电子束曝光器件)中所使用的场发射器件(FED)及其制造方法的领域。尤其是,本发明涉及具有通过集成场效应晶体管(FET)来稳定发射电流的发射极的FED;具有高电流密度、均匀性和令人满意的功率效率的FED;及其制造方法。
背景技术
常规的场发射器件(FED)最为人所知的基本结构具有如C.A.Spindt等人在应用物理期刊1976年第47卷的5238页中所揭示的锥形Spindt结构。然而,具有此Spindt结构的FED的问题在于稳定的发射电流。尤其是,如H6-14263号日本专利审查公开中所提出的,不稳定的发射电流在应用于平板显示器件时将引发一个较大的问题,这是因为不稳定的电流直接影响了显示的画面质量。
H7-118259号日本专利审查公开揭示了一种FED,它使用电阻的负反馈效应,通过把一高阻电阻器与一发射电子的发射极串联而具有稳定发射。然而,使用10和10M欧姆之间的高阻电阻器与发射极串联降低FED的响应,并消耗了较大的功率。为了解决这一问题,除了插入高阻电阻器以外,例如集成1000个以上的发射极而形成对应于一FED的发射极阵列,从而通过对许多发射极的输出求平均来抵销发射极的不稳定。然而,发射极数目的增加增大了复杂性,也增加了FED的制造成本。
为了解决这些问题,H9-259744号日本专利公开中揭示了通过直接把诸如晶体管等有源元件焊接到FED的发射极来控制电流在发射极中的流动的方案。这使得可在低功耗下稳定电流。此外,它不必形成大量的发射极。然而,此已有技术使用单晶硅作为衬底,使得不能制造大尺寸的平板显示元件,而且也增加了成本。
近来,为了应用于平板显示器件的目的,H9-129123号日本专利公开;H.Gamo等人在应用物理通信1998年第73卷的1301页;Y.H.Song等人在SID98文摘1998年的189页中都揭示了在平板显示器件中用玻璃衬底替代单晶硅,以允许较大的尺寸并减少成本。在此结构中,在玻璃衬底上使用无定形硅和多晶硅形成场效应晶体管(FET)及其薄膜晶体管(TFT)。
图10(a)和10(b)示出常规的FED的结构,包括发射极阵列7和TFT23。图10(a)示出相应于一个象素的整个FED的透视图。图10(b)是发射极阵列7中的一个发射极和TFT的放大剖面图。
如图10(a),在对应于由一个TFT23所控制的每个象素的FED的发射极阵列7中形成1000个以上的发射极10。由通过阴极连到发射极阵列7一隅的一TFT23来控制从发射极阵列7发射的电流。
如图10(b)所示,FED包括通过漏极19相连的以上TFT23和发射极单元。TFT23包括位于玻璃衬底上的铬源极9、n+无定形硅接触层和沟道i无定形硅层20、二氧化硅栅绝缘层3以及铬栅极4。发射极单元包括以上TFT23、铬漏极金属19、无定形硅发射极10、二氧化硅绝缘层24以及铌集电极(extractionelectrode)11。
图11示出制造常规FED的方法。如图11(a)所示,依次层叠每一种材料。然后,用光致抗蚀剂21覆盖将变为TFT7的部分。然后,通过蚀刻到暴露下漏极19来除去TFT以外的区域(图11(b))。接着,再形成用于形成发射极的无定形硅层20(图11(c))。然后,产生发射极的形状(图11(d)),在其顶部形成绝缘层24和集电极11,产生发射极孔以暴露发射极的尖端(图11(e))。
在本说明书中,以下把发射冷电子的诸如锥形的部分叫做发射极,把此发射极与一晶体管相连而制成的整个器件叫做FED。
常规的FED具有以下缺点。
在玻璃衬底上形成厚度为200nm或更小的薄无定形或多晶硅时,不可能获得具有高电子迁移率和优良结晶度的硅层。如果在此硅层上形成一TFT或FET的沟道层,则不能获得具有均匀和优良特性的TFT或FET。
此外,使用准分子激光器对玻璃衬底上的无定形硅进行退火以使其结晶。这使得工艺变得复杂。激光器退火还不利于大规模生产,增加了制造成本。
此外,已有技术需要形成薄的无定形硅层、绝缘层和金属层来形成一TFT或FET。发射极上的这些层被蚀刻,再形成用于形成发射极的较厚无定形硅层,从而增加了工艺的复杂度。在再次形成无定形硅层而产生发射极前,其形成表面暴露于空气。这沾污了生长表面,而且可能使无定形硅层的结晶度退化。
再者,如图10(a)所示,由连到阵列区一端的一个FET来控制大量发射极阵列。这使得FET漏与每个发射极芯片之间的距离变得不同,造成FET与发射极之间电阻的不同。结果,每一发射极的发射特性不同。
此外,FET的栅极与源极同发射极阵列不对称。这造成在把此FED应用于平板显示器件时,发射极阵列与阳极衬底(荧光粉一侧)之间的空间电位分布不对称。继而电子的行进方向变为各向异性。
再者,由于FET的栅极金属仅由绝缘层覆盖,所以任何程度小的外部噪声都可能影响栅极金属,并且错误地触发FET,从而大大改变发射极的发射电流。
如上所述,已有技术的FED仍有许多缺点,在平板显示器件中使用这种FED损失了高的画面质量(它与均匀性和高亮度有关)。它还增加了功耗和成本。
发明内容
本发明的FED包括
无定形衬底;
杂质扩散防止层;
在由杂质扩散防止层上形成的无定形硅或多晶硅制成的半导体层的表面上形成的场效应晶体管(FET);
具有通过对FET漏区上的半导体层进行蚀刻而制成的削尖尖端的一个或多个发射极;以及
通过把高电场加到发射极而引出电子的集电极。
使用化学汽相淀积方法(CVD方法),利用半导体材料气体与加热到高温的高熔点金属接触而引起的催化效应而形成半导体层。
在圆形或多边形FET漏区中形成发射极或包括不止一个发射极的阵列。发射极阵列被环状或多边形栅极和源极所包围。然后,用绝缘层和金属层覆盖整个FET。
以上结构提供了以下效果。
可以0.2nm/s或更快(这是一个相对高的速度)的速率直接形成500nm或以上的厚多晶硅层。这消除了在形成多晶硅层后使用激光退火多晶化工艺。此外,厚的层提高了表面附近的结晶度,并实现了高迁移率,使得可制造具有均匀性和优良特性的FET。
通过在单个步骤中生长半导体层来产生FET和发射极也简化了工艺。取消获得厚半导体层的第二步骤避免了把生长表面暴露于空气,从而防止了沾污该表面的可能性。
在圆形或多边形FET漏区中形成发射极阵列使FET漏与每个发射极的距离相等,从而均衡了每个发射极的电阻,继而可统一每个发射极芯片的发射特性。此外,发射极阵列与阳极衬底的空间电位分布变得在衬底内对称,使得可沿所有方向均匀地发射电子。FET的比值(栅极宽度/栅极长度)也变大了,使得即使在FET的迁移率低的情况下也可制造具有高电流值的FET。
给FET提供了金属层来屏蔽噪声。这防止了因受到微弱外部噪声的影响而FET发生误操作致使发射极发射电流的大波动。
应用于平板显示器件的FED的以上特性使得可提供高的画面质量,包括均匀性和高亮度,低功耗以及低成本。
附图概述
图1是依据本发明第一示例实施例的FED的剖面图。
图2是依据本发明第一示例实施例的锥形FED的剖面图。
图3是示出依据本发明第一示例实施例的FED的制造工艺的剖面图。
图4是依据本发明第二示例实施例的FED的剖面图。
图5是依据本发明第三示例实施例的FED的剖面图。
图6是依据本发明第四示例实施例的FED的剖面图。
图7(a)是依据本发明第五示例实施例的FED的平面图。
图7(b)是依据本发明第五示例实施例的FED的剖面图。
图8是依据本发明第五示例实施例的具有会聚电极的FED的剖面图。
图9是依据本发明第六示例实施例的FED的剖面图。
图10(a)是常规FED的透视图。
图10(b)是常规FED的一个有关元件的部分的放大剖面图。
图11是示出常规FED的制造方法的剖面图。
较佳实施例的描述
第一示例实施例
以下参考图1、2和3来描述本发明的第一示例实施例。
如图1所示,本发明的FED包括衬底1、半导体层2、FET栅绝缘层3、FET栅极金属4、FET源区5、FET漏区6以及发射极阵列7。
在第一示例实施例中,在形成FET后通过蚀刻FET漏区上的半导体层2来形成发射极阵列7。换言之,第一示例实施例通过半导体层2的单次生长来形成FET和发射极。防止把表面暴露于空气(这是分两个阶段生长半导体层2所存在的问题)可简化工艺并防止结晶度的降低。
图2示出在把锥形发射极10和集电极11加到图1所示的发射极单元后FED的剖面图。除了图1以外,图2示出杂质扩散防止层8、FET源极9、发射极阵列7中的一个锥形发射极10、集电极11、集电极12下的绝缘层以及FET钝化层13。
由于锥形发射极位于圆柱形孔的中央,所以电场均匀地集中于其尖端,以相对低的电压均匀地发射冷电子。相应地,在图1所示的FET结构中使用锥形发射极和集电极使得可实现令人满意的冷电子发射特性。
衬底1为诸如硅等半导体制成的单晶或多晶衬底。尤其是,使用无定形玻璃衬底使得可增大其尺寸,而且允许减少成本并在应用于显示元件时增大屏幕尺寸。
一般,在层形成的初始阶段以比200nm薄的薄层不能实现令人满意的结晶度,这是因为在玻璃衬底1上形成多晶半导体层2时晶体的晶格常数是不同的。在层厚超过500nm后,结晶度才逐步提高。相应地,在厚度为500nm以上的层的晶体表面上形成FET有助于形成电子迁移率超过10cm2/V·s的半导体层2。形成半导体层2的一个方法是CVD方法,它利用了半导体材料气体与加热到高温的高熔点金属的接触所引起的催化效应。如果使用此CVD方法生长微粒硅或多晶硅,则获得了电子迁移率超过10cm2/V·s的半导体层2,这适用于控制来自发射极的发射电流。
设有杂质扩散防止层8,以防止在衬底及半导体层的顶部具有不同组成时衬底中的元素作为杂质扩散到半导体层而产生的任何破坏效果。尤其是,在一般工艺中所使用的氧化硅和氮化硅紧压层可有效地抑制任何杂质扩散,而且还可容易地制造。
对于半导体2,可使用诸如硅等Ⅳ族半导体以及诸如镓和砷等Ⅲ-Ⅴ族半导体。尤其是,诸如金刚石、氮化硼和氮化镓等具有宽带隙的半导体本身具有小的电子亲和能。这些类型在真空中以低电压发射电子,从而适用于用作发射极。已对硅在集成电路中的使用进行了进一步的研究,硅也具有稳定的氧化层。相应地,使用硅有利于控制使用集成电路的发射极。由于还可把以上半导体用作发射极,所以可容易地制造与FET相结合的发射极。
为了制造能快速响应并能流动大电流的n沟FET,可把p型半导体用作半导体层2的材料。可把硼或铝掺杂到Ⅳ族半导体中或把镁和锌掺杂到Ⅲ-Ⅴ族半导体中来制造p型半导体。另一方面,为了制造n沟FET,可使用n型半导体。可把磷或砷掺杂到Ⅳ族半导体中以及把硅或硫掺杂到Ⅲ-Ⅴ族半导体中来制造n型半导体。为了集成一控制发射极的操作的电子电路,c-MOS电路是适当的。在此情况下,n沟和p沟FET都是必须的。
半导体层2可具有无定形、多晶或单晶结构。在把单晶用于半导体层时,衬底1的材料可能受到限制。对于大的玻璃衬底,可能必须使用无定形或多晶半导体层2。在此情况下,氢化处理端接了半导体内部的悬挂键,它对于提高结晶度是有效的。
FET栅绝缘层3可由二氧化硅、氮化硅及其复合物制成,它们具有高的电气绝缘能力和非常紧凑的结构。为了减少绝缘层3中的变形,组合这些材料的单层来产生多层。如果CVD方法用于制造绝缘层3,则可依次地形成从半导体层到氮化硅层这些层,而不对半导体层引起任何破坏。这样可制造具有优良特性的FET。还可把以上绝缘层3用作处理发射极用的蚀刻掩模或把离子掺入FET的漏区的掩模。
为了加工发射极的形状,可把以上绝缘层3用作掩模。还可把绝缘层3用作把离子掺入FET漏区的掩模。
对于包括FET栅极金属4、FET源极9以及集电极11的金属布线;可使用便宜且具有低电阻的铝来形成质量优良的阳极氧化层。或者,可使用便宜且电阻更低的铜;提高对玻璃衬底的粘性的钛;或可形成质量优良的阳极氧化层的钽。可把诸如钕等其它元素加到例如铜中,以抑制小丘,并产生所含主要成分的质量百分比为95或更大的合金。
在玻璃衬底上形成金属层时,可首先形成100nm或更小的薄钛层,接着形成铝层,以提高粘性和导电率。相应地,可把这些金属元素用作单层或结合起来而形成多层,以开发每种金属的最佳特性。
图3(a)到3(f)示出第一示例实施例中的FED的制造工艺一个例子的剖面图。
如图3(a)所示,使用等离子体辅助CVD方法依次形成杂质扩散防止层8、半导体层2和FET栅绝缘层3,接着通过真空淀积来淀积FET栅极金属4。接着,如图3(b)所示,通过诸如反应离子蚀刻等蚀刻对栅极金属4和栅绝缘层3进行构图,以确定FET和发射极的位置。
然后,如图3(c)所示,把栅绝缘层3用作诸如反应离子蚀刻等蚀刻的掩模来形成锥形发射极。
接着,如图3(d)所示,使用诸如离子注入等掺杂技术来形成FET源区5和FET漏区6。与此同时对发射极进行掺杂。
如图3(e)所示,通常,使用等离子体辅助CVD方法形成集电极11下面的绝缘层12,其后,在源区5中蚀刻出接触孔,并使用溅射来形成FET源极9。
如图3(f)所示,通常使用等离子体辅助CVD方法依次地形成FET钝化绝缘层13和集电极11。
最后,如图3(g)所示,对集电极11和集电极12下的绝缘层进行蚀刻,以暴露锥形发射极。
比绝缘层12更慢地对绝缘层13进行蚀刻。例如,可把二氧化硅用于绝缘层12,而可把氮化硅用于绝缘层13,或者可使绝缘层13比绝缘层12厚。这是因为,如果以相同的材料和相同的厚度来制成绝缘层12和绝缘层13,则在对集电极11和绝缘层12进行蚀刻而暴露发射极时,FET本身可能因溶解于蚀刻剂而被损坏。
最好,把甲硅烷、乙硅烷、氢、氮、氨、甲烷、乙烷、丙烷、丁烷、三甲基镓、三乙基镓、三甲基铝、砷、磷化氢和乙硼烷中的一个或多个用作CVD的材料气体,利用钨、钽和钼等具有高熔点的金属的催化效应(所谓的热丝法)来形成图3(a)所示的半导体层2或栅绝缘层3。与使用RF放电的普通等离子体辅助CVD相比,这使得可以0.2到0.5nm/s左右相对快的速率,甚至在低于500℃或以下的相对低的温度下形成电子迁移率超过10cm2/V·s的500nm或更厚的半导体层2。结果,不需要诸如使用准分子激光退火等后退火工艺来进行结晶化。
此外,如图3(c)所示,把栅绝缘层3的部分用作蚀刻锥形发射极的蚀刻掩模简化了工艺。
如图3(d)所示,可使用离子注入来调节FET源区5、FET漏区6、锥形发射极10、FET漏和发射极间的电阻,这样也可简化工艺。如果在FET漏与发射极之间注入离子,留下FET栅绝缘层3的一部分,此剩下的部分将不掺杂或轻掺杂,使得可细调FET漏和发射极之间整个沟道的电阻。
可依据FET栅绝缘层3的厚度来调节离子注入量,从而还可调节电阻。由于每个发射极和漏之间的电阻是可调的,所以可使来自每个发射极的电子发射变得均匀。此外,如果在发射极和漏之间提供高的电阻,则可通过电阻的负反馈来稳定来自于发射极的电子发射随时间的变化。
在图3(g)所示的工艺中,可通过热处理来提高半导体层2的结晶度,从而可提高FET的特性和面内均匀度。尤其是,在无定形硅和多晶硅的情况下,如果形成包含大量氢的氮化硅钝化层,则可在简单的氮或惰性气体中实现热处理。然而,一般,可通过包含氢或水蒸气的气氛中的热处理来有效地提高FET特性。
第二示例实施例
参考图4来描述本发明的第二示例实施例。以注入金刚石或类金刚石碳(它在化学上是不活泼的,并不降低电子发射特性)等碳保护层14来覆盖发射极10的表面,从而使发射极的表面在化学上是不活泼的。结果,即使在相对低的真空中,也可保持令人满意的电子发射特性,而不会受到真空系统中剩余气体的碰撞或吸收而引起的破坏。在图3(f)所示的步骤后,通常使用微波激励等离子体辅助CVD,在电极片(pad)以外的区域处形成保护层14。
第三示例实施例
接着参考图5来描述第三示例实施例。
如图5所示,本示例实施例的FED包括位于FET的栅和源之间以及栅和漏之间的高阻区15。可减少栅和源之间及栅和漏之间的掺杂量来产生高阻区15。第三示例实施例的结构使得可防止因漏极周围的高电场所产生的碰撞离子效应而引起的发射电流的漂移,从而减少了OFF电流和碰撞离子效应。
第四示例实施例
接着,参考图6来描述本发明的第四示例实施例。
当玻璃衬底1或杂质扩散防止层8为无定形时,或者当它们具有不同于半导体层2的晶格常数时,在玻璃衬底1或杂质扩散防止层8上形成的半导体层的结晶化是困难的。即使半导体层被结晶化,变形或缺陷密度将增加。为了减少这种变形或缺陷密度,第五示例实施例的FED在衬底与半导体层之间或在杂质扩散防止层与半导体层之间插入100nm厚或更薄的无定形层16。
例如,如果在玻璃衬底上形成多晶硅,则可使用等离子体辅助CVD方法来插入应变超晶格硅和锗或100nm厚或更薄的无定形硅层,从而防止在界面处产生的缺陷晶体生长的蔓延。可进一步减小晶格常数或热扩散系数的差异所引起的变形,从而有助于半导体层2的结晶化。还可在比多晶硅所使用的温度低的温度下,在形成多晶硅层前使用相同的工艺形成无定形硅层。这种无定形硅层特别有用于在以后的工艺中统一整个衬底内多晶硅层的结晶度。
第五示例实施例
以下参考图7和8来描述本发明的第五示例实施例。
本示例实施例中的FED的制造工艺与图3中所示的相同。其区别在于,如图7所示,对FET采用环形栅结构,其在FET这样处的圆形漏区中形成发射极。
发射极10与圆形漏区6同轴或旋转对称,从而FET栅与每个发射极之间的距离保持相等。对每个发射极的相等电阻使得可均衡来自每个发射极的发射电流,以及防止来自于FET的漏电流。
此外,集电极11、栅极金属4和源极3所产生的电场对从发射极发出的电子具有相等的影响,从而将沿所有的方向均匀地发射这些电子。此外,环形栅结构可保证FET中具有大的栅极宽度/栅极长度(W/L)比,从而即使在半导体层2的电子迁移率低时也可制造可接收高电流的FET。
如果产生具有与图10(a)所示已有技术相同的电流值的FET,则栅极面积(WxL)可大于已有技术,从而减少了衬底内W/L比的偏差,该偏差是因FET制造尺寸的偏差而引起的。
然而,在n沟FET的情况下,一般由正电场来控制栅极电压。这吸引了从发射极发出的电子,使得电子在衬底中稍稍扩展。为了调节发射电子的扩展角度,于是如图8所示,在环形FET上形成负电场中的会聚电极17。也可对图3(f)中所示的集电极11进行构图,以使它起到会聚电极17的作用。
第六示例实施例
参考图9来描述本发明的第六示例实施例。
在第六示例实施例中,给整个FET覆盖金属层18,以产生FET的噪声屏蔽。这消除了来自FET中所形成的发射极的发射电流的大波动(这是因对栅极金属的感应噪声所产生的小外部噪声而引起的)。可对图3(f)所示的集电极11进行构图,以使它起到该金属层18的作用。还可把金属层18保持在地电势,以实现充分的噪声屏蔽效应。
工业应用性
如上所述,本发明的FED使得可使用以单个步骤在大的玻璃衬底上形成半导体层的简单工艺,制造具有均匀和令人满意的特性的FET的发射极阵列,而不需要后退火工艺。
此外,使用具有环形栅的金属层屏蔽型FET可强有力地抵抗外部噪声,使得可均匀地控制相对大的电流发射特性,并获得沿所有方向的均匀电子发射的发射极特性。相应地,在把本发明的FED应用于平板显示器件时,可实现对于高的画面质量(包括均匀度和高亮度)、低功耗和低成本至关重要的因素。
Claims (40)
1.一种场发射器件,其特征在于包括:
在衬底上形成的半导体层;
包括绝缘层和电极的场效应晶体管;
在所述场效应晶体管的漏区和与漏区接触的所述半导体层的一部分这两者之一上形成的至少一个发射极。
2.如权利要求1所述的场发射器件,其特征在于所述发射极具有锥形尖端。
3.如权利要求1所述的场发射器件,其特征在于形成用于发射电子的集电极,形成的所述集电极与所述发射极和所述漏区不接触。
4.如权利要求1所述的场发射器件,其特征在于所述衬底为无定形衬底。
5.如权利要求1所述的场发射器件,其特征在于还包括位于所述衬底与所述半导体层之间的杂质扩散防止层。
6.如权利要求5所述的场发射器件,其特征在于所述杂质扩散防止层由二氧化硅和氮化硅之一的单层、其组合的多层及其复合层中的一种构成。
7.如权利要求1所述的场发射器件,其特征在于所述半导体层主要由周期表中的Ⅳ族元素及Ⅳ族元素的组合的复合半导体中的一种构成。
8.如权利要求1所述的场发射器件,其特征在于所述半导体层由周期表中的Ⅲ族元素和Ⅴ族元素的组合的复合半导体构成。
9.如权利要求1所述的场发射器件,其特征在于所述半导体层是掺杂的p型半导体和n型半导体中的一种。
10.如权利要求1和9中任一个所述的场发射器件,其特征在于所述半导体层是掺有硼、铝、镁和锌之一的p型半导体;以及掺有磷、砷、锑、硅和硫之一的n型半导体中的一种。
11.如权利要求1所述的场发射器件,其特征在于所述半导体层具有无定形、氢处理无定形、多晶和氢处理多晶中的一种结构。
12.如权利要求1所述的场发射器件,其特征在于所述场效应晶体管的所述绝缘层由二氧化硅和氮化硅之一的单层、其组合的多层及其复合层中的一种构成。
13.如权利要求1所述的场发射器件,其特征在于所述场效应晶体管的金属层和所有的金属布线由包含质量百分比至少为95的铝、铜、钛和钽之一的单层及其组合的多层中的一种构成。
14.如权利要求3所述的场发射器件,其特征在于把蚀刻速度比所述集电极下的绝缘层的蚀刻速度低的绝缘层用作所述场效应晶体管的钝化绝缘层。
15.如权利要求14所述的场发射器件,其特征在于把二氧化硅用于所述集电极以下的绝缘层,并氮化硅用于所述场效应晶体管的钝化层。
16.如权利要求3所述的场发射器件,其特征在于所述场效应晶体管的栅绝缘层比所述集电极以下的绝缘层厚。
17.如权利要求1所述的场发射器件,其特征在于所述发射极的表面覆盖有在化学上不活泼的保护层,该保护层不降低电子发射特性。
18.如权利要求17所述的场发射器件,其特征在于所述保护层由碳制成。
19.如权利要求1所述的场发射器件,其特征在于在所述场效应晶体管的ⅰ)源和漏以及ⅱ)漏和栅之一之间插入电阻比源和漏高的一层。
20.如权利要求1所述的场发射器件,其特征在于所述半导体是多晶层和包含应变超晶格层及厚度小于100nm的无定形层之一的单晶层中的一种。
21.一种场发射器件,其特征在于包括:
在场效应晶体管的圆形和多边形之一的漏区中形成的发射极阵列;
位于所述漏区周围的环形和多边形之一的栅极;以及
位于所述栅极周围的源极。
22.如权利要求21所述的场发射器件,其特征在于发射极置于所述漏区中同轴和旋转对称之一的位置处。
23.如权利要求21所述的场发射器件,其特征在于所述发射极阵列具有环形和多边形环之一的会聚电极,所述会聚电极旋转对称地包围所述发射极阵列。
24.如权利要求23所述的场发射器件,其特征在于所述会聚电极还起到电子发射的集电极的作用。
25.一种场发射器件,其特征在于包括:
发射极;以及
场效应晶体管;
其中所述场效应晶体管的上部覆盖了绝缘层和金属层。
26.如权利要求25所述的场发射器件,其特征在于所述金属层还起到电子发射的集电极的作用。
27.如权利要求25所述的场发射器件,其特征在于所述金属层保持在地电势。
28.一种制造场发射器件的方法,其特征在于包括:
在衬底上形成半导体层;
通过在所述半导体层上形成绝缘层和电极来形成场效应晶体管;
在所述半导体层上,在所述场效应晶体管的漏区和与漏区接触的所述半导体层这两者之一上形成至少一个发射极。
29.如权利要求28所述的制造场发射器件的方法,其特征在于所述场效应晶体管的所述发射极和所述半导体层由相同的材料制成,且同时形成。
30.如权利要求28所述的制造场发射器件的方法,其特征在于还包括在所述衬底与所述半导体层之间形成杂质扩散防止层的步骤。
31.如权利要求28所述的制造场发射器件的方法,其特征在于利用材料气体与加热到高温的高熔点金属接触所引起的催化效应,使用化学汽相淀积方法来形成所述半导体层和所述绝缘层之一。
32.如权利要求31所述的制造场发射器件的方法,其特征在于所述材料气体是甲硅烷、乙硅烷、氢、氮、氨、甲烷、乙烷、丙烷、丁烷、三甲基镓、三乙基镓、三甲基铝、砷、磷化氢和乙硼烷中的至少一种。
33.如权利要求31所述的制造场发射器件的方法,其特征在于所述高熔点金属是钨、钽和钼中的至少一种。
34.如权利要求28所述的制造场发射器件的方法,其特征在于把所述绝缘层用作加工所述发射极的形状的蚀刻掩模。
35.如权利要求28所述的制造场发射器件的方法,其特征在于通过离子注入来调节其中形成所述发射极的所述漏区中的电阻。
36.如权利要求35所述的制造场发射器件的方法,其特征在于把离子注入所述漏区,同时保留所述绝缘层。
37.如权利要求28所述的制造场发射器件的方法,其特征在于在不高于500℃的温度下以及在包含氢和水蒸气之一的气氛中,在氮气和惰性气体气氛之一中热处理所述半导体层。
38.一种制造场发射器件的方法,其特征在于包括:
在衬底及所述衬底上形成的杂质扩散防止层之一上形成FET的半导体层、栅绝缘层和栅极金属这三层;
通过对所述栅极金属和栅绝缘层进行构图来形成FET栅和栅极;
通过对所述FET的漏区的一部分进行蚀刻来形成发射极;
对所述FET的源和漏以及发射极之一的表面进行掺杂;
透过绝缘层在所述FET上形成源极;
在所述FET上形成钝化层;
透过绝缘层和空间之一对所述发射极形成集电极;以及
热处理所述FET和发射极区之一。
39.一种具有电子发射器件的场发射显示器件,其特征在于包括:
在衬底上形成的半导体层;
包括绝缘层和电极的场效应晶体管;
在所述场效应晶体管的漏区和与漏区接触的所述半导体层的一部分之一上形成至少一个发射极。
40.一种具有电子发射器件的场发射显示器件,其特征在于包括:
在场效应晶体管的圆形和多边形之一的漏区中形成的发射极阵列;
位于所述漏区周围的环形和多边形之一的栅极;以及
位于所述栅极周围的源极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP061283/1999 | 1999-03-09 | ||
JP6128399A JP2000260299A (ja) | 1999-03-09 | 1999-03-09 | 冷電子放出素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1296632A true CN1296632A (zh) | 2001-05-23 |
Family
ID=13166733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN00800293A Pending CN1296632A (zh) | 1999-03-09 | 2000-03-08 | 场发射器件,其制造方法及使用它的显示器件 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP2000260299A (zh) |
KR (1) | KR20010043439A (zh) |
CN (1) | CN1296632A (zh) |
ID (1) | ID29277A (zh) |
TW (1) | TW455900B (zh) |
WO (1) | WO2000054299A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477060C (zh) * | 2004-03-01 | 2009-04-08 | 爱发科股份有限公司 | 阴极基板及其制造方法 |
CN104882345A (zh) * | 2015-05-13 | 2015-09-02 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板及制作方法和显示装置 |
CN104934275A (zh) * | 2015-05-18 | 2015-09-23 | 北京大学 | 基于金属钼基底的场致电子发射阴极阵列及其制备方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6648711B1 (en) * | 1999-06-16 | 2003-11-18 | Iljin Nanotech Co., Ltd. | Field emitter having carbon nanotube film, method of fabricating the same, and field emission display device using the field emitter |
KR20030029049A (ko) * | 2000-05-31 | 2003-04-11 | 켄데스센트 테크날러지스 코퍼레이션 | 다층 전극 구조 및 그것의 형성방법 |
EP1670018A4 (en) | 2003-09-30 | 2010-01-06 | Sumitomo Electric Industries | PROCESS FOR PRODUCING A DIAMOND ELECTRODE EMISSION ELECTRODE AND ELECTRON EMISSION ELEMENT |
KR100548257B1 (ko) * | 2003-11-05 | 2006-02-02 | 엘지전자 주식회사 | 전계 방출 소자 |
KR20050104643A (ko) * | 2004-04-29 | 2005-11-03 | 삼성에스디아이 주식회사 | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 |
JP4947336B2 (ja) * | 2005-11-04 | 2012-06-06 | 双葉電子工業株式会社 | 電界放出素子 |
JP5365976B2 (ja) * | 2008-06-25 | 2013-12-11 | 日本電気硝子株式会社 | 支持枠形成用ガラス組成物および支持枠形成材料 |
CN102640268B (zh) * | 2010-03-04 | 2016-03-23 | 日本瑞翁株式会社 | 半导体元件基板的制造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04506435A (ja) * | 1990-03-30 | 1992-11-05 | モトローラ・インコーポレイテッド | 制御し、または制御される非電界放出デバイスを一体的に有する冷陰極電界放出デバイス |
JP2620895B2 (ja) * | 1990-09-07 | 1997-06-18 | モトローラ・インコーポレーテッド | 電界放出装置を備えた電子装置 |
US5212426A (en) * | 1991-01-24 | 1993-05-18 | Motorola, Inc. | Integrally controlled field emission flat display device |
JP2626276B2 (ja) * | 1991-02-06 | 1997-07-02 | 双葉電子工業株式会社 | 電子放出素子 |
US5268648A (en) * | 1992-07-13 | 1993-12-07 | The United States Of America As Represented By The Secretary Of The Air Force | Field emitting drain field effect transistor |
US5359256A (en) * | 1992-07-30 | 1994-10-25 | The United States Of America As Represented By The Secretary Of The Navy | Regulatable field emitter device and method of production thereof |
FR2698992B1 (fr) * | 1992-12-04 | 1995-03-17 | Pixel Int Sa | Ecran plat à micropointes protégées individuellement par dipôle. |
JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
JP3012517B2 (ja) * | 1995-05-11 | 2000-02-21 | 凸版印刷株式会社 | 電子放出素子及びその製造方法 |
JP2782587B2 (ja) * | 1995-08-25 | 1998-08-06 | 工業技術院長 | 冷電子放出素子 |
JP3135823B2 (ja) * | 1995-08-25 | 2001-02-19 | 株式会社神戸製鋼所 | 冷電子放出素子及びその製造方法 |
KR100201553B1 (ko) * | 1995-09-25 | 1999-06-15 | 하제준 | Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법 |
JP2835434B2 (ja) * | 1996-03-25 | 1998-12-14 | 工業技術院長 | 冷電子放出素子 |
JP3764906B2 (ja) * | 1997-03-11 | 2006-04-12 | 独立行政法人産業技術総合研究所 | 電界放射型カソード |
WO1999049491A1 (fr) * | 1998-03-23 | 1999-09-30 | Matsushita Electric Industrial Co., Ltd. | Source d'electrons a emission de champ |
FR2780808B1 (fr) * | 1998-07-03 | 2001-08-10 | Thomson Csf | Dispositif a emission de champ et procedes de fabrication |
-
1999
- 1999-03-09 JP JP6128399A patent/JP2000260299A/ja active Pending
-
2000
- 2000-03-08 TW TW089104184A patent/TW455900B/zh not_active IP Right Cessation
- 2000-03-08 ID IDW20002296A patent/ID29277A/id unknown
- 2000-03-08 KR KR1020007012480A patent/KR20010043439A/ko not_active Application Discontinuation
- 2000-03-08 CN CN00800293A patent/CN1296632A/zh active Pending
- 2000-03-08 WO PCT/JP2000/001377 patent/WO2000054299A1/en not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477060C (zh) * | 2004-03-01 | 2009-04-08 | 爱发科股份有限公司 | 阴极基板及其制造方法 |
CN104882345A (zh) * | 2015-05-13 | 2015-09-02 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板及制作方法和显示装置 |
US9831059B2 (en) | 2015-05-13 | 2017-11-28 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display apparatus having the same, and fabricating method thereof |
US10141154B2 (en) | 2015-05-13 | 2018-11-27 | Boe Technology Group Co., Ltd. | Array substrate, display panel and display apparatus having the same, and fabricating method thereof |
CN104934275A (zh) * | 2015-05-18 | 2015-09-23 | 北京大学 | 基于金属钼基底的场致电子发射阴极阵列及其制备方法 |
CN104934275B (zh) * | 2015-05-18 | 2018-01-09 | 北京大学 | 基于金属钼基底的场致电子发射阴极阵列及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
ID29277A (id) | 2001-08-16 |
KR20010043439A (ko) | 2001-05-25 |
TW455900B (en) | 2001-09-21 |
JP2000260299A (ja) | 2000-09-22 |
WO2000054299A1 (en) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6285042B1 (en) | Active Matry Display | |
US5904770A (en) | Method of manufacturing a semiconductor device | |
US7391051B2 (en) | Semiconductor device forming method | |
CN1160759C (zh) | 半导体器件及其制造方法 | |
CN1106694C (zh) | 半导体器件 | |
US5923962A (en) | Method for manufacturing a semiconductor device | |
CN1109213A (zh) | 半导体薄膜及使用这种薄膜的半导体器件的制造方法 | |
CN1716532B (zh) | 制备显示装置的方法 | |
TW200915395A (en) | Method of manufacturing thin film semiconductor device | |
CN1296632A (zh) | 场发射器件,其制造方法及使用它的显示器件 | |
JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
CN1725510A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
JP2008311286A (ja) | 半導体薄膜及びその製造方法 | |
CN1126154C (zh) | 有源矩阵型显示装置 | |
JP2874271B2 (ja) | 半導体装置の製造方法 | |
CN2717021Y (zh) | 低温多晶硅薄膜晶体管 | |
JP3489580B2 (ja) | 冷電子放出素子の製造方法 | |
JPH05218368A (ja) | 薄膜半導体装置 | |
JPH0832078A (ja) | 半導体装置およびその作製方法 | |
JP2002237251A (ja) | 冷電子放出素子 | |
JP2000058452A (ja) | 半導体作製方法 | |
JPH05259184A (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |