JPH05218368A

JPH05218368A - 薄膜半導体装置

Info

Publication number: JPH05218368A
Application number: JP1894692A
Authority: JP
Inventors: Satoshi Takenaka; 敏竹中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-02-04
Filing date: 1992-02-04
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】固相成長法の利点を最大限に利用して、結晶
性の優れたシリコン薄膜を作成し、オフ電流の少ない薄
膜トランジスタを実現する。【構成】不純物特に炭素の含有量が１×１０¹⁸ｃｍ^-3
以下の非晶質シリコン薄膜を固相成長させることにより
薄膜トランジスタを作成する。【効果】炭素等の不純物を含まないため、シリコン薄
膜の結晶性がきわめて良好になる。その結果、オフ電流
の極めて少ない薄膜トランジスタが実現される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、石英基板あるいはガラ
ス基板のような絶縁性非晶質材料上に結晶性の優れた半
導体薄膜を形成し、該半導体薄膜を能動領域に利用した
優れた特性を有する薄膜半導体装置の製造方法に関す
る。特に、絶縁性非晶質材料上に成膜された非晶質半導
体薄膜を再結晶化させて能動領域に利用する場合の薄膜
半導体装置の製造方法に関する。

【０００２】

【従来の技術】非晶質絶縁基板あるいは非晶質絶縁膜上
に，結晶方位の揃った結晶粒径の大きな多結晶シリコン
薄膜、あるいは単結晶シリコン薄膜を形成する方法は、
ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）
技術として知られている。｛ＳＯＩ構造形成技術，産業
図書｝。大きく分類すると、再結晶化法、エピタキシ
ャル法、絶縁層埋め込み法、貼り合わせ法という方法が
ある。再結晶化法には、レ−ザ−アニ−ルあるいは電子
ビ−ムアニ−ルによりシリコンを溶融再結晶化させる方
法と、溶融する温度までは昇温させずに固相成長させる
固相成長法の２つに分類される。比較的低温で再結晶化
できるという点で固相成長法が優れている。５５０℃の
低温熱処理にもかかわらずシリコン薄膜の結晶粒が成長
したという結果も報告されている。｛ＩＥＥＥＥｌｅ
ｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓ，ｖｏｌ．
ＥＤＬ−８，Ｎｏ．８，ｐ３６１，Ａｕｇｕｓｔ１９
８７｝。

【０００３】プラズマＣＶＤによって堆積させられた非
晶質シリコン薄膜（ａ−Ｓｉ）を固相成長させ、大粒径
化したシリコン薄膜を用いて作成された薄膜トランジス
タはオン電流がきわめて大きい。｛Ｊａｐａｎｅｓｅ
ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓＶｏｌ．２９，Ｎｏ．１２，ｐ．Ｌ２３８０，１９
９０｝

【０００４】

【発明が解決しようとする課題】しかしながらプラズマ
ＣＶＤ法で成膜されたａ−Ｓｉ膜は、不純物として弗素
（Ｆ）あるいは炭素（Ｃ）を多く含むことがある。これ
はプラズマＣＶＤのチェンバ−をフレオン（ＣＦ４）ガ
スプラズマによってクリ−ニングしてからａ−Ｓｉ膜を
デポすると、チェンバ−内に残留している弗素あるいは
炭素がａ−Ｓｉ膜中に取り込まれるからである。また、
炭素は空気中にも多く存在する。さらに、チェンバ−を
真空引きするために用いる油回転ポンプや油拡散ポンプ
からの油のために常に炭素汚染の危険にさらされてい
る。炭素が含まれる場合はＳｉ膜に欠陥準位が形成され
る。

【０００５】このような炭素を不純物として含むような
汚染されたＳｉ膜を用いて作成された薄膜トランジスタ
はオン電流が低くオフ電流が高くなる。発明者が実験を
行って調べたところ、炭素を７×１０¹⁸ｃｍ^-3含むａ−
Ｓｉ膜を固相成長させて作成したＮｃｈ薄膜トランジス
タのオフ電流は、２〜３ｐＡであった。ただし、チャネ
ル長１０μｍ、チャネル幅１０μｍのトランジスタサイ
ズでゲート電圧５Ｖの時の値である。これは非常に大き
な値であり、例えば液晶パネルを作成した場合には表示
ムラの原因となったり、消費電流の増大の原因となる。
なお、炭素量はＳＩＭＳ分析により調べた。この時のバ
ックグラウンドレベルは１×１０¹⁸ｍ^-3であった。

【０００６】本発明は、以上述べたようなプラズマＣＶ
Ｄａ−Ｓｉ膜を固相成長する場合に問題となる不純物、
特に炭素による汚染を防ぎ、固相成長法の利点を最大限
に発揮する薄膜半導体装置、及びその製造方法を提供す
ることを目的としている。

【０００７】

【課題を解決するための手段】本発明は、炭素の含有量
が１×１０¹⁸ｃｍ^-3以下の非晶質半導体薄膜を固相成長
させて形成した半導体層を能動領域として具備すること
を特徴とする。

【０００８】

【実施例】本発明による炭素の少ないシリコン薄膜を用
いて薄膜トランジスタを作成する工程に沿って実施例を
説明する。

【０００９】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ₂膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。本発明は、
石英基板を用い、前記非単結晶半導体薄膜としてＳｉ薄
膜を用いた場合を実施例として説明する。プラズマＣＶ
Ｄ装置を用い、図１（ａ）に示すように石英基板１−１
上に、ＳｉＨ₄とＨ₂の混合ガスを、１３．５６ＭＨｚの
高周波グロ−放電により分解させて非晶質Ｓｉ膜１−２
を堆積させる。堆積前のチェンバー内は、高真空に引く
必要がある。従来のように、油拡散ポンプで引いた場合
には前にも述べたように油による汚染の可能性がある。
さらに到達真空度は１×１０^-7Ｔｏｒｒが限度である。
そこで本発明においては、分子ターボポンプ等のような
オイルフリーの真空ポンプを用いる。この場合到達真空
度は１×１０^-10Ｔｏｒｒの超高真空にまで達する。前
記混合ガスのＳｉＨ₄分圧は１０〜２０％、デポ中の内
圧は０．５〜１．５ｔｏｒｒ程度である。基板温度は２
５０℃以下、１８０℃程度が適している。赤外吸収測定
より結合水素量を求めたところ約８ａｔｏｍｉｃ％であ
った。前記非晶質Ｓｉ膜１−２の堆積前のチェンバ−を
フレオン洗浄し、続いて堆積させられた非晶質Ｓｉ膜は
２×１０¹⁸ｃｍ^-3の弗素を含んでいる。従って、本発明
においては、前記フレオン洗浄後、ダミーの堆積を行っ
てから、実際の堆積を行う。該ダミーの堆積は１時間程
度は少なくとも必要である。あるいは、フレオン洗浄を
廃止し、ビ−ズ処理等の別の方法でチェンバ−の洗浄を
行うことも有効である。

【００１０】続いて、該非晶質Ｓｉ膜を、４００℃〜５
００℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。

【００１１】次に、前記非晶質薄膜１−２を固相成長さ
せる。固相成長方法は、石英管による炉アニ−ルが便利
である。アニ−ル雰囲気としては、窒素ガス、水素ガ
ス、アルゴンガス、ヘリウムガスなどを用いる。１×１
０^-6から１×１０^-10Ｔｏｒｒの高真空雰囲気でアニ−
ルを行ってもよい。固相成長アニ−ル温度は５００℃〜
７００℃とする。この様な低温アニ−ルでは選択的に、
結晶成長の活性化エネルギ−の小さな結晶方位を持つ結
晶粒のみが成長し、しかもゆっくりと大きく成長する。
発明者の実験において、炭素の含有量が１×１０¹⁸ｃｍ
^-3以下の非晶質シリコン膜を、アニ−ル温度６００℃、
アニ−ル時間１６時間で固相成長させることにより２μ
ｍ以上の大粒径シリコン薄膜が得られている。これは透
過型電子顕微鏡（ＴＥＭ）観察の結果である。さらに、
後でも述べるが、結晶粒界に存在するトラップ密度（Ｎ
ｔ）を求めたところ約６×１０¹¹ｃｍ^-2と低い値となっ
た。これに対して、従来の方法で成膜した炭素を７×１
０¹⁸ｃｍ^-3も含むような非晶質シリコン膜を固相成長さ
せた場合には、そのトラップ密度は約１×１０¹²ｃｍ^-2
とかなり高い値となった。ただし、結晶粒径の大きさは
２μｍ程度となり、炭素量には依存していなかった。図
１（ｂ）において、１−３は固相成長シリコン薄膜を示
している。

【００１２】次に、前記固相成長シリコン薄膜をフォト
リソグラフィ法によって図１（ｃ）に示されているよう
に島状にパタ−ニングする。

【００１３】次に図１（ｄ）に示されているように、ゲ
−ト酸化膜１−４を形成する。該ゲ−ト酸化膜の形成方
法としてはＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あ
るいはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あ
るいは高真空蒸着法、あるいはプラズマ酸化法、あるい
は高圧酸化法などのような５００℃以下の低温方法があ
る。該低温方法で成膜されたゲ−ト酸化膜は、熱処理す
ることによってより緻密で界面準位の少ない優れた膜と
なる。非晶質絶縁基板１−１として石英基板を用いる場
合は、熱酸化法によることができる。該熱酸化法にはｄ
ｒｙ酸化法とｗｅｔ酸化法とがあるが、酸化温度は１０
００℃以上と高いが膜質が優れていることからｄｒｙ酸
化法の方が適している。

【００１４】酸化膜形成後、ボロンをチャネルイオン注
入してもよい。これは、Ｎｃｈ薄膜トランジスタのスレ
ッシュホルド電圧がマイナス側にシフトすることを防ぐ
ことを目的としている。前記非晶質シリコン膜のデポ膜
厚が５００〜１５００Å程度の場合は、ボロンのド−ズ
量は１×１０¹²〜５×１０¹²ｃｍ^-2程度が適している。

【００１５】前記非晶質シリコン膜の膜厚が５００Å以
下の薄い場合にはボロンド−ズ量を少なくし、目安とし
ては１×１０¹²ｃｍ^-2以下にする。また、前記膜厚が１
５００Å以上の厚い場合にはボロンド−ズ量を多くし、
目安としては５×１０¹²ｃｍ^-2以上にする。

【００１６】次に図１（ｅ）に示されるように、ゲ−ト
電極１−５を形成する。該ゲ−ト電極材料としては多結
晶シリコン薄膜、あるいはモリブデンシリサイド、ある
いはアルミニュウムやクロムなどのような金属膜、ある
いはＩＴＯやＳｎＯ₂などのような透明性導電膜などを
用いることができる。成膜方法としては、ＣＶＤ法、ス
パッタ法、真空蒸着法、プラズマＣＶＤ法等の方法があ
るが、ここでの詳しい説明は省略する。

【００１７】続いて図２（ａ）に示すように、前記ゲ−
ト電極１−５をマスクとして不純物をイオン注入し、自
己整合的にソ−ス領域１−６およびドレイン領域１−７
を形成する。前記不純物としては、Ｎｃｈトランジスタ
を作製する場合はＰ⁺あるいはＡｓ⁺を用い、Ｐｃｈト
ランジスタを作製する場合はＢ⁺等を用いる。不純物添
加方法としては、イオン注入法の他に、レ−ザ−ド−ピ
ング法あるいはプラズマド−ピング法などの方法があ
る。１−８で示される矢印は不純物のイオンビ−ムを表
している。前記絶縁性非晶質材料１−１として石英基板
を用いた場合には熱拡散法を使うことができる。不純物
濃度は、１×１０¹⁵から１×１０²⁰ｃｍ^-3程度とする。

【００１８】続いて図２（ｂ）に示されるように、層間
絶縁膜１−９を積層する。該層間絶縁膜材料としては、
酸化膜あるいは窒化膜などを用いる。絶縁性が良好なら
ば膜厚はいくらでもよいが、数千Åから数μｍ程度が普
通である。窒化膜の形成方法としては、ＬＰＣＶＤ法あ
るいはプラズマＣＶＤ法などが簡単である。反応には、
アンモニアガス（ＮＨ₃）とシランガスと窒素ガスとの
混合ガス、あるいはシランガスと窒素ガスとの混合ガス
などを用いる。

【００１９】続いて、前記層間絶縁膜の緻密化と前記ソ
−ス領域及びドレイン領域の活性化と結晶性の回復を目
的として活性化アニ−ルを行う。活性化アニ−ルの条件
としては、Ｎ₂ガス雰囲気中で１０００℃３０分程度で
よい。結晶性をさらに改善して薄膜トランジスタのオフ
電流を低減したい場合は、前記活性化アニ−ルを９００
℃程度に低温化し、アニ−ル時間を１〜１０時間程度に
長くすることが効果的である。または、はじめに５００
〜７００℃で１〜２０時間程度のアニ−ルにより結晶性
を充分に回復させた後、９００〜１０００℃の高温で活
性化させるという２段階活性化アニ−ル法も効果があ
る。また、赤外線ランプやハロゲンランプを用いたＲＴ
Ａ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎ
ｇ）法も効果がある。さらには、レ−ザ−ビ−ム等を用
いたレ−ザ−活性化法を利用することができる。

【００２０】次に、水素プラズマ法、あるいは水素イオ
ン注入法、あるいはプラズマ窒化膜からの水素の拡散法
などの方法で水素イオンを導入すると，ゲ−ト酸化膜界
面などに存在するダングリングボンドなどの欠陥が不活
性化される。この様な水素化工程は、層間絶縁膜１−９
を積層する前におこなってもよい。または、後に述べ
る、ソ−ス電極とドレイン電極を形成してから前記水素
化工程を行ってもよい。次に図２（ｃ）に示すように、
前記層間絶縁膜１−９及びゲ−ト絶縁膜１−４にコンタ
クトホ−ルを形成し、コンタクト電極を形成しソ−ス電
極１−１０およびドレイン電極１−１１とする。該ソ−
ス電極及びドレイン電極は、アルミニュウムあるいはク
ロムなどの金属材料で形成する。この様にして薄膜トラ
ンジスタが形成される。

【００２１】

【発明の効果】以上説明したように、プラズマＣＶＤに
よって成膜された非晶質Ｓｉ膜は多い場合は数１０％の
水素を含んでいる。そして、薄膜トランジスタ特性の解
析やＳＩＭＳ分析等の結果より、非晶質Ｓｉ膜中に含ま
れる不純物、特に炭素混入が固相成長を阻害しているこ
とが分かった。

【００２２】本発明においては、含有炭素の量が１×１
０¹⁸ｃｍ^-3以下の非晶質シリコン薄膜を固相成長させる
のでトラップ密度が約６×１０¹¹ｃｍ^-2と従来の約６０
％という欠陥準位の少ないシリコン薄膜を得ることがで
きる。その結果オフ電流の非常に少ない優れた薄膜トラ
ンジスタを実現することができた。従来のように炭素の
制御を行わず、７×１０¹⁸ｃｍ^-3程度も含んでいる非晶
質シリコン薄膜を固相成長させて作成した薄膜トランジ
スタのオフ電流は非常に大きい。図３に、発明者が実験
した結果を示して本発明の効果を説明する。図３は、Ｎ
ｃｈ薄膜トランジスタの特性図である。横軸はゲ−ト電
圧、縦軸はドレイン電流を示している。黒丸の曲線３−
１は炭素を７×１０¹⁸ｃｍ^-3含んでいる非晶質シリコン
薄膜を固相成長させて作成された従来の薄膜トランジス
タの特性を示し、白丸の曲線３−２は炭素含有量が１×
１０¹⁸ｃｍ^-3以下の非晶質シリコン薄膜を固相成長させ
て作成された本発明による薄膜トランジスタの特性を示
している。なお、トランジスタサイズは、チャネル長チ
ャネル幅共に１０μｍ、ゲート電圧は５ｖとした。本発
明によりオフ電流が半分以下に低減することが明かであ
る。

【００２３】図４に、ＳＩＭＳによる不純物分析の結果
を示す。曲線４−１は従来方法で成膜したＳｉ膜中の炭
素濃度分布を示し、曲線４−２は本発明により成膜した
Ｓｉ膜の炭素濃度分布を示している。横軸は深さを、縦
軸は炭素濃度を示している。なお、分析に用いたサンプ
ルは約１２００ÅのＳｉＯ₂膜で覆われているので、多
結晶シリコンは深さ１２００から１７００Åの領域に存
在している。従来方法で作製されたＳｉ膜には炭素が７
×１０¹⁸ｃｍ^-3含まれ、そのトラップ密度は１×１０¹²
ｃｍ^-2であった。そして本発明によって作製されたＳｉ
膜には炭素は１×１０¹⁸ｃｍ^-3しか含まれず、そのトラ
ップ密度は６×１０¹¹ｃｍ^-2であった。それぞれに対応
するトランジスタ特性は図３に示してある。

【００２４】含有不純物のきわめて少ない非晶質シリコ
ン薄膜を固相成長させるので、固相成長のアニ−ル温度
が６００℃程度の低温でも結晶核発生に長時間アニ−ル
を必要とせず、潜伏時間を非常に短くすることが可能と
なる。アニ−ル温度が低ければ核発生密度が小さくな
り、最終的に非常に大きな結晶粒径のＳｉ膜が得られ
る。従って、本発明は、固相成長に要する時間を大幅に
短縮させるばかりでなく、大粒径のＳｉ膜を形成するこ
とに対して極めて大きな効果がある。

【００２５】１〜２時間という非常に短時間で大粒径の
Ｓｉ膜が得られるので、薄膜トランジスタを作成する場
合の工程時間の短縮化、及びスル−プットの向上、ひい
てはコストダウンに対して本発明は極めて大きな効果が
ある。

【００２６】非晶質絶縁基板上に結晶性の優れたシリコ
ン薄膜を作製することが可能になったのでＳＯＩ技術の
発展に大きく寄与するものである。フォト工程数はまっ
たく増えない。６００℃以下の低温のプロセスでも作製
が可能なので、価格が安くて耐熱温度が低いガラス基板
をもちいることができる。優れたシリコン薄膜が得られ
るのにかかわらずコストアップとはならない。

【００２７】本発明によって得られた大粒径多結晶シリ
コン薄膜を用いて薄膜トランジスタを作成すると、優れ
た特性が得られる。従来に比べて、薄膜トランジスタの
ＯＮ電流は増大しＯＦＦ電流は小さくなる。またスレッ
シュホルド電圧も小さくなりトランジスタ特性が大きく
改善される。ＮチャネルとＰチャネルとの特性の不釣合
いさも改善される。

【００２８】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバ−
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。また、６００℃以下の低温プ
ロセスによる作製も可能なので、アクティブマトリクス
基板の低価格化及び大面積化に対してもその効果は大き
い。従って、液晶ディスプレイあるいは液晶ビュウフ_ア
インダー等の高性能化に対して大きな効果がある。

【００２９】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメ−ジセンサ−に応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ−読み取り用密着型イメ−
ジセンサ−への応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。また低温プロセスによって作製することが
できるので、密着型イメ−ジセンサ−チップの長尺化が
可能となり、一本のチップでＡ４サイズあるいはＡ３サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサ−チップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。

【００３０】石英基板やガラス基板だけではなく、サフ
ァイア基板（Ａｌ₂Ｏ₃）あるいはＭｇＯ・Ａｌ₂Ｏ₃，Ｂ
Ｐ，ＣａＦ₂等の結晶性絶縁基板を用いたＳＯＳ技術に
も本発明を応用することができる。

【００３１】以上薄膜トランジスタを例として説明した
が、バイポ−ラトランジスタあるいはヘテロ接合バイポ
−ラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。例えば、ＳＲＡＭの負荷抵抗
として応用することができる。

【００３２】固相成長法を例にとって本発明について説
明したが、本発明は固相成長法ばかりではなく、ＬＰＣ
ＶＤ法やその他の方法で成膜したｐｏｌｙ−Ｓｉ薄膜を
利用して薄膜半導体装置を作成する場合にも応用するこ
とができる。

【図面の簡単な説明】

【図１】（ａ）から（ｅ）は、本発明の実施例を示す
薄膜トランジスタの工程断面図である。

【図２】（ａ）から（ｃ）は、本発明の実施例を示す
薄膜トランジスタの工程断面図である。

【図３】本発明の効果を示す薄膜トランジスタの特性
図である。

【図４】炭素の深さ方向の分布を示すＳＩＭＳ測定デ
ータである。

【符号の説明】

１−２含有炭素量が１×１０¹⁸ｃｍ^-3以下の非晶質
シリコン薄膜１−３固相成長させたシリコン薄膜３−１炭素含有量７×１０¹⁸ｃｍ^-3のトランジスタ
特性３−２炭素含有量１×１０¹⁸ｃｍ^-3のトランジスタ
特性

Claims

【特許請求の範囲】

【請求項１】炭素の含有量が１×１０¹⁸ｃｍ^-3以下の
非晶質半導体薄膜を固相成長させて形成した半導体層を
能動領域として具備することを特徴とする薄膜半導体装
置。