CN105470311A - 一种驱动薄膜晶体管及其制备方法 - Google Patents
一种驱动薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105470311A CN105470311A CN201610044184.0A CN201610044184A CN105470311A CN 105470311 A CN105470311 A CN 105470311A CN 201610044184 A CN201610044184 A CN 201610044184A CN 105470311 A CN105470311 A CN 105470311A
- Authority
- CN
- China
- Prior art keywords
- carrier transport
- film transistor
- semiconductor layer
- transport passage
- driving thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 230000001788 irregular Effects 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 14
- 238000010276 construction Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 abstract 4
- 150000002500 ions Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- YJKOFKZCXVWQSX-UHFFFAOYSA-N [Mo].[Mo].[W] Chemical compound [Mo].[Mo].[W] YJKOFKZCXVWQSX-UHFFFAOYSA-N 0.000 description 1
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供的一种驱动薄膜晶体管，包括：缓冲层，半导体层，栅极绝缘层，栅极，层间绝缘层和源漏极；所述半导体层上包括载流子传输通道，所述的载流子传输通道中设有载流子传输阻碍结构，所述的载流子传输阻碍结构为设置在所述载流子传输通道中的微孔，或者是将载流子传输通道的侧壁设置为不规则形状。所述载流子传输阻碍结构能够起到阻碍载流子运输的作用，可以有效降低驱动TFT开启电流Ion，从而减小像素电路的工作电流。
Description
技术领域
本发明涉及驱动薄膜晶体管技术领域，具体涉及一种新型驱动薄膜晶体管及其制备方法。
背景技术
在AMOLED中，随着像素PPI的增加，像素所需的工作电流减小，故需要的驱动薄膜晶体管DTFT的开启电流Ion减小，同时驱动薄膜晶体管STFT的特性仍需要保持快速的充电速率，因此难以通过一次光刻同时达到上述要求。此外，像素的版图设计上，因像素PPI的增大，像素周期pitch减小，载流子传输通道的长度L相对宽度W增大，反而使得W/L增大，难以从版图设计的角度使驱动薄膜晶体管DTFTIon减小。从工艺条件上，若减小载流子传输通道的宽度W，那么驱动薄膜晶体管DTFT载流子传输通道宽度W方向多晶硅晶粒个数减少，造成载流子迁移率的不均匀，故也难以通过减小W达到降低Ion的目的。
发明内容
为此，本发明所要解决的是驱动薄膜晶体管TFT的开启电流Ion较大的问题，提供一种驱动薄膜晶体管，所述驱动TFT中的载流子传输通道中设有载流子传输阻碍结构，可以有效降低开启电流Ion。
为解决上述技术问题，本发明采用的技术方案如下：
一种驱动薄膜晶体管，包括：
缓冲层，设置在基板上；
半导体层，设置在所述驱动薄膜晶体管区域中的缓冲层上；
栅极绝缘层，设置在所述缓冲层上，覆盖所述半导体层；
栅极，设置在所述栅极绝缘层上；所述半导体层上包括载流子传输通道，所述的载流子传输通道中设有载流子传输阻碍结构。
所述载流子传输通道中设置有若干微孔，所述微孔能够阻碍载流子的传输，所述微孔的中心线垂直于所述半导体层。
所述微孔的高度小于等于所述半导体层的厚度。
所述载流子传输通道具有不规则侧壁结构，所述的不规则侧壁结构能够阻碍载流子的传输。
所述载流子传输通道不规则侧壁结构的横截面为锯齿状。
所述载流子传输通道不规则侧壁结构的横截面为若干弧状结构顺次连接而成。
一种驱动薄膜晶体管的制备方法，包括如下步骤：
S1、在所述基板上依次形成缓冲层，非晶硅层，再进行结晶处理，形成半导体层；在图案化半导体层上形成具有载流子传输阻碍结构的载流子传输通道；
S2、在所述缓冲层上形成覆盖所述半导体层的栅极绝缘层在所述栅极绝缘层上依次形成栅极，层间绝缘层和源漏极。
本发明的上述技术方案相比现有技术具有以下优点：
本发明的驱动薄膜晶体管的半导体层上包括载流子传输通道，所述的载流子传输通道中设有载流子传输阻碍结构，所述的阻碍结构可以是在载流子传输通道设置的微孔，或者将载流子传输通道的侧壁设置为不规则形状，从而能够起到阻碍载流子运输的作用，可以有效降低驱动TFT开启电流Ion，从而减小像素电路的工作电流。由于开关TFT的结构没有变化，因此仍可以保持STFT的快速充电率。
本发明的驱动薄膜晶体管是通过在驱动TFT的载流子传输通道上设置微孔或者将其侧壁图形设为不规则形状，因此不需占用额外空间，可满足高PPI像素驱动要求，且适用于任何像素电路。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是本发明驱动薄膜晶体管的结构示意图；
图2为本发明驱动薄膜晶体管另一实施方式的结构示意图
图3是图1和图2中半导体层的俯视图；
图4是本发明第二实施方式半导体层的俯视图；
图5是本发明第三实施方式半导体层的俯视图；
图中附图标记表示为：1-基板，2-缓冲层，3-半导体层，4-栅极绝缘层，5-栅极，6-微孔，7-载流子传输通道。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
如图1和图2所示，本发明的一种驱动薄膜晶体管，包括：
缓冲层2，设置在基板1上；
半导体层3，设置所述驱动薄膜晶体管区域中的缓冲层2上；
栅极绝缘层4，设置在所述缓冲层2上，覆盖所述半导体层3；
栅极5，设置在所述栅极绝缘层4上，以及在栅极层上方形成的层间绝缘层(图中未示出)和源漏极(图中未示出)；
所述半导体层3上包括载流子传输通道7，所述的载流子传输通道7中设有载流子传输阻碍结构。根据载流子传输阻碍结构的不同，具有如下实施方式：
实施例1
如图1、图2和图3所示，所述载流子传输通道7中设置有若干微孔6，所述微孔6能够阻碍载流子的传输。所述微孔6的中心线垂直于所述半导体层3。具体地，所述的中心线定义如下：图3中所示的微孔6横截面形状为圆形，其通过该圆形截面圆心的直线即为该微孔6的中心线。所述微孔6的高度小于等于所述半导体层3的厚度。其中图1所示结构中的微孔6的高度等于所述半导体层3的厚度，所述图2中的微孔6的高度小于所述半导体层3的厚度。微孔6的横截面可以为圆形，椭圆形，三角形，五边形等规则或不规则形状。所述的微孔6构成所述载流子传输阻碍结构。图3中载流子传输通道7设有单排的微孔6，也可以将微孔6设置为多排，或者为不规则方式排布。微孔6的孔径只要小于载流子传输通道7的宽度即可实现发明目的。本实施例中通过在载流子传输通道7中设置有若干微孔6，由于微孔6为中空结构，所以能够起到阻碍载流子传输的作用。
实施例2
如图3和图4所示，本发明驱动薄膜晶体管的载流子传输通道7采用不规则侧壁结构，用于阻碍载流子的传输。具体地，所述载流子传输通道7的不规则侧壁结构的横截面为锯齿状或者为若干弧状结构顺次连接而成，或者采用规则形状和不规则形状的结合，所述的不规则侧壁构成所述载流子传输阻碍结构。其中图4所示结构中的所述载流子传输通道7的不规则侧壁结构的横截面为锯齿状结构顺次连接而成。图5所示结构中的所述载流子传输通道7的不规则侧壁结构的横截面为若干弧状结构顺次连接而成。本实施例中将载流子传输通道7的侧壁设置为不规则形状，改变了载流子传输通道7靠近侧壁位置处的传输介质对载流子传输的输送能力，从而能够起到阻碍载流子传输的作用。
作为其他实施方式，所述的载流子传输阻碍结构也可以是由设置在载流子传输通道7中若干微孔6和不规则侧壁结构共同构成。
上述驱动薄膜晶体管的制备方法，包括如下步骤：
S1、在所述基板1上依次形成缓冲层2，非晶硅层，再进行结晶处理，形成半导体层3；在图案化半导体层3上形成具有载流子传输阻碍结构的载流子传输通道7；
S2、在所述缓冲层2上形成覆盖所述半导体层3的栅极绝缘层4，在所述栅极绝缘层4上依次形成栅极5，层间绝缘层(图中未示出)和源漏极(图中未示出)。
本发明的驱动TFT采用的材料及制备方法，除载流子传输通道7中需要设置载流子传输阻碍结构外，其他各层结构及使用的材料与现有技术相同。
所述栅极5为单层的铝层、钼层、银层、铜层、铝合金层或依次沉积的钼-铝-钼层、钼-钨-钼层中的一种。
所述缓冲层2为氧化硅层、氮化硅层中的一种或多种的堆叠层。
所述栅极绝缘层4为氧化硅层、氮化硅层中的一种或多种的堆叠层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (8)
1.一种驱动薄膜晶体管，包括：
缓冲层(2)，设置在基板(1)上；
半导体层(3)，设置在所述驱动薄膜晶体管区域中的缓冲层(2)上；
栅极绝缘层(4)，设置在所述缓冲层(2)上，覆盖所述半导体层(3)；
栅极(5)，设置在所述栅极绝缘层(4)上；其特征在于，
所述半导体层(3)上包括载流子传输通道(7)，所述的载流子传输通道(7)中设有载流子传输阻碍结构。
2.根据权利要求1所述的驱动薄膜晶体管，其特征在于，所述载流子传输通道(7)中设置有若干微孔(6)，所述微孔(6)能够阻碍载流子的传输。
3.根据权利要求2所述的驱动薄膜晶体管，其特征在于，所述微孔(6)的中心线垂直于所述半导体层(3)。
4.根据权利要求3所述的驱动薄膜晶体管，其特征在于，所述微孔(6)的高度小于等于所述半导体层(3)的厚度。
5.根据权利要求1-3任一所述的驱动薄膜晶体管，其特征在于，所述载流子传输通道(7)具有不规则侧壁结构，所述的不规则侧壁结构能够阻碍载流子的传输。
6.根据权利要求5所述的驱动薄膜晶体管，其特征在于，所述载流子传输通道不规则侧壁结构的横截面为锯齿状。
7.根据权利要求3所述的驱动薄膜晶体管，其特征在于，所述载流子传输通道不规则侧壁结构的横截面为若干弧状结构顺次连接而成。
8.一种驱动薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S1、在所述基板(1)上依次形成缓冲层(2)，非晶硅层，再进行结晶处理，形成半导体层(3)；在图案化半导体层(3)上形成具有载流子传输阻碍结构的载流子传输通道(7)；
S2、在所述缓冲层(2)上形成覆盖所述半导体层(3)的栅极绝缘层(4)在所述栅极绝缘层(4)上依次形成栅极(5)，层间绝缘层和源漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610044184.0A CN105470311B (zh) | 2016-01-22 | 2016-01-22 | 一种驱动薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610044184.0A CN105470311B (zh) | 2016-01-22 | 2016-01-22 | 一种驱动薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470311A true CN105470311A (zh) | 2016-04-06 |
| CN105470311B CN105470311B (zh) | 2018-09-28 |
Family
ID=55607836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610044184.0A Active CN105470311B (zh) | 2016-01-22 | 2016-01-22 | 一种驱动薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470311B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018153336A1 (zh) * | 2017-02-22 | 2018-08-30 | 昆山国显光电有限公司 | 像素驱动电路及其驱动方法和晶体管的版图结构 |
| CN111081718A (zh) * | 2019-12-11 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311563C (zh) * | 2003-02-12 | 2007-04-18 | 日本电气株式会社 | 薄膜晶体管及其制造方法 |
| CN101262013A (zh) * | 2007-03-08 | 2008-09-10 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
| CN102629665A (zh) * | 2012-03-30 | 2012-08-08 | 京东方科技集团股份有限公司 | 制作晶体管的方法、晶体管、阵列基板以及显示器 |
| CN106898653A (zh) * | 2015-12-21 | 2017-06-27 | 昆山国显光电有限公司 | 驱动薄膜晶体管、像素电路及显示装置 |
-
2016
- 2016-01-22 CN CN201610044184.0A patent/CN105470311B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311563C (zh) * | 2003-02-12 | 2007-04-18 | 日本电气株式会社 | 薄膜晶体管及其制造方法 |
| CN101262013A (zh) * | 2007-03-08 | 2008-09-10 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
| CN102629665A (zh) * | 2012-03-30 | 2012-08-08 | 京东方科技集团股份有限公司 | 制作晶体管的方法、晶体管、阵列基板以及显示器 |
| CN106898653A (zh) * | 2015-12-21 | 2017-06-27 | 昆山国显光电有限公司 | 驱动薄膜晶体管、像素电路及显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018153336A1 (zh) * | 2017-02-22 | 2018-08-30 | 昆山国显光电有限公司 | 像素驱动电路及其驱动方法和晶体管的版图结构 |
| US10692432B2 (en) | 2017-02-22 | 2020-06-23 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel driving circuit and driving method thereof, and layout structure of transistor |
| CN111081718A (zh) * | 2019-12-11 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
| CN111081718B (zh) * | 2019-12-11 | 2022-06-10 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470311B (zh) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978498B2 (en) | Array substrate and display device and method for making the array substrate | |
| US8686426B2 (en) | Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor | |
| CN102097486B (zh) | 薄膜晶体管及其制造方法以及有机电致发光设备 | |
| US9324743B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| TWI500161B (zh) | 混合式薄膜電晶體及其製造方法以及顯示面板 | |
| TWI555200B (zh) | 偏移電極ｔｆｔ架構 | |
| WO2010032425A1 (ja) | 半導体素子 | |
| CN102194831B (zh) | 氧化物薄膜晶体管基板 | |
| JP2014093319A (ja) | 半導体装置およびその製造方法 | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| US9236494B2 (en) | Field effect transistor | |
| US9368518B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP2012151443A (ja) | 薄膜トランジスター表示板およびその製造方法 | |
| US9070775B2 (en) | Thin film transistor | |
| CN104205341A (zh) | 半导体器件及其制造方法 | |
| CN105261645A (zh) | 半导体装置及其制作方法 | |
| WO2021027216A1 (zh) | 显示面板及显示装置 | |
| US20150171220A1 (en) | Semiconductor device and method for manufacturing same | |
| CN105470311A (zh) | 一种驱动薄膜晶体管及其制备方法 | |
| US20130146864A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| US20220208793A1 (en) | Active matrix substrate and method for manufacturing same | |
| KR102363930B1 (ko) | 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법 | |
| WO2019037167A1 (zh) | 主动阵列开关基板及其显示面板 | |
| JP6311900B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2016103605A (ja) | 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |