JPH0779166B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0779166B2
JPH0779166B2 JP34344091A JP34344091A JPH0779166B2 JP H0779166 B2 JPH0779166 B2 JP H0779166B2 JP 34344091 A JP34344091 A JP 34344091A JP 34344091 A JP34344091 A JP 34344091A JP H0779166 B2 JPH0779166 B2 JP H0779166B2
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
silicon
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34344091A
Other languages
English (en)
Other versions
JPH05203982A (ja
Inventor
彪夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP34344091A priority Critical patent/JPH0779166B2/ja
Publication of JPH05203982A publication Critical patent/JPH05203982A/ja
Publication of JPH0779166B2 publication Critical patent/JPH0779166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は石英板あるいはソーダガ
ラス、ホウケイ酸ガラス等の透明基板上に形成される多
結晶シリコン、あるいはアモルファスシリコンの薄膜シ
リコントランジスタに関するものである。
【0002】
【従来の技術】近年情報化社会といわれる中でコンピュ
ーター関連機器の発展には目ざましいものがあり、これ
にともない表示装置も従来からのCRTにかわるものと
して平面ディスプレイの開発も盛んに行なわれている。
特に平面ディスプレイでは液晶を用いたものが低電力、
低電圧ならびに受光タイプとしての見易さの面で時計電
卓にはもとより家電製品、自動車用パネルとしても巾広
く用いられてきている。又現在CRTに替わる安価な平
面ディスプレイとして注目されているものに薄膜トラン
ジスタのアクティブマトリクスによって液晶を駆動する
方式が検討されている。
【0003】これは透明基板上にスイッチング用薄膜ト
ランジスタ回路をマトリクス状に形成しこの基板と他の
透明ガラス板間に液晶を封入した画像表示用のディスプ
レイパネルである。
【0004】従来報告されている一般的な薄膜シリコン
トランジスタの構造は図1の如く先ず透明基板1上に多
結晶シリコンあるいはアモルファスシリコン等の薄膜シ
リコン2を形成後ホトエッチングによりトランジスタ形
成部のみを残し他の薄膜シリコンを除去する。
【0005】次に該薄膜シリコン表面に酸化膜3を熱酸
化方式あるいはCVD方式にて形成し該酸化膜上にゲー
ト電極用の薄膜シリコンを堆積しホトエッチングにより
ゲート電極を形成する。ゲート電極は不純物を含有する
薄膜シリコンを直接堆積する方法か、あるいは薄膜シリ
コンを堆積後不純物を熱拡散し配線抵抗を下げる工夫が
なされる。
【0006】次にイオン打込みを前記ゲート電極をマス
クに行ないソース、ドレイン部を形成後基板主面上に絶
縁膜4を堆積する。
【0007】次にホトエッチングによりコンタクトホー
ルを開孔した後金属配線5を形成する。
【0008】以上の如く従来の一般的な薄膜シリコント
ランジスタの製法は透明基板が石英板あるいはガラス等
の絶縁基板を用いることからトランジスタ形成用の薄膜
シリコンを基板主面に直接形成していた。
【0009】
【発明が解決しようとする課題】しかしながらこれら透
明基板表面は表面研磨に使用されるアルミナ粉末あるい
は酸化セリウム等の研磨材が研磨キズ等の表面凹凸部に
付着しておりしかも石英板は別としてその他のガラス製
基板はナトリウムイオンを始めとする種々の可動イオン
及び鉄イオン、銅イオン等の金属イオンが含有されてい
るため、透明基板表面を一般的な洗浄をほどこしても前
記汚染物等を完全に除去せしめることは不可能である。
このため透明基板上に薄膜トランジスタを形成する際に
加わる幾多の熱処理過程においてこれら不純物が薄膜シ
リコン内に侵入しTFT特性に悪影響を及ぼしON電流
の低下あるいはOFF電流の異状な増加等初期歩留りの
低下は勿論長期信頼性の面でも問題となる。
【0010】しかも純度の悪い透明基板においては不純
物による基板の表面リークも問題視される。
【0011】
【課題を解決するための手段】本発明は、透明なガラス
基板上に形成された薄膜トランジスタの製造方法におい
て、ガラス基板の表面を洗浄する工程と、洗浄されたガ
ラス基板の表面をエッチング除去する工程と、表面がエ
ッチング除去されたガラス基板上に該ガラス基板とは純
度ならびに組成を異にする絶縁膜を形成する工程と、該
絶縁膜上に薄膜トランジスタを形成する工程を有するこ
とを特徴とするものである。
【0012】また、請求項2に記載の発明は、請求項1
に記載の薄膜トランジスタの製造方法において、前記絶
縁膜は、CVD酸化膜、リンシリケートガラス、チッカ
膜の絶縁膜が単層あるいは多層で形成されることを特徴
とするものである。
【0013】
【実施例】実施例1 図2は本発明による透明基板上に薄膜シリコントランジ
スタを絶縁膜6を介して形成したものである。
【0014】先ず、透明基板(ソーダガラスを使用)7
を充分洗浄した後表面をフッ酸の希釈液にて約1000
Å除去する。そしてCVD法にて酸化膜6を5000Å
形成する。そしてこのCVD酸化膜6上に多結晶シリコ
ン膜8を3000Å形成しホトエッチングにより該多結
晶シリコン膜をトランジスタ形成部のみ残し他を除去す
る。
【0015】次に前記多結晶シリコン膜上にCVD法に
てゲート酸化膜9を2000Å堆積し、つづいてゲート
電極用のリンドープ多結晶シリコンを堆積し、ホトエッ
チングにてゲート電極を形成する。
【0016】次に前記ゲート電極をマスクにリンを高濃
度にてイオン打込みする。
【0017】ソースドレインの形成されたトランジスタ
部を含む透明基板主面上にCVD法にて酸化膜を500
0Å堆積したのちホトエッチングによりソースドレイン
部のコンタクトを開孔する。
【0018】次に金属配線材としてアルミシリコン合金
を基板主面にスパッタリングしたのちホトエッチングに
て金属配線10を形成する。
【0019】以上説明の如く本発明は透明基板上に薄膜
シリコントランジスタを形成するに際し先ず透明基板表
面層をわずかエッチング除去したのち純度の高いしかも
透明基板とは組成の異なるCVD酸化膜を介して薄膜シ
リコントランジスタを作り込むため基板中の汚染物の侵
入を防ぐとともに基板表面の不純物による表面リークの
防止とも合わせ特に初期TFT特性の安定化に大きな効
果が得られている。
【0020】なお上記ソーダガラス基板の他ホウケイ酸
ガラスあるいは他の透明ガラス基板上についても実施例
1と同様の方法にて薄膜シリコントランジスタ(多結晶
シリコン及びアモルファスシリコントランジスタ)を形
成した場合でもやはり同様の特性安定化の確認が得られ
ている。
【0021】実施例2 透明基板7’を充分洗浄した後表面層をフッ酸希釈液に
て1000Åエッチング除去し、しかる後基板主面上に
ホスヒンガスを用いて約8モルのリンシリケートガラス
をCVD法にて5000Å堆積し、さらに多結晶シリコ
ン膜8’を3000Å形成する。以下の工程は実施例1
と同様である。
【0022】絶縁膜としてリンシリケートガラスを用い
ることにより、リンのゲッタ作用により実施例1に増し
てパシベーション膜としての効果が大きく初期TFT特
性の安定化は勿論のこと長期安定性でも大きな効果を得
た。
【0023】実施例3 透明基板7”を先ず充分に洗浄した後フッ酸希釈液にて
基板表面を約1000Åエッチング除去し、しかる後プ
ラズマチッカ膜形成炉にてアルゴンベース1%モノシラ
ンガスとN2 ガスを用いて約350℃温度にてチッカ膜
を2000Å堆積し、さらに多結晶シリコン膜8”を形
成し以下実施例1と同一工程にて薄膜トランジスタを形
成した。
【0024】本チッカ膜はプラズマ中においてモノシラ
ンガスを用いて形成されるものであり低温にてしかもチ
ッカ膜特有のち密な膜の形成が可能なことから汚染物の
侵入を防止する目的として非常に有効な手段であり実施
例1、2と同様又はそれ以上の効果が得られている。
【0025】実施例1、2、3の他透明基板上に形成す
る絶縁膜としてシリカ拡散塗布剤として知られている液
状塗布剤を用いてスピンコートした後400℃前後の温
度にて加熱し絶縁膜を形成する方法あるいは、液状のポ
リイミド樹脂をスピンコートし絶縁膜を形成する方法に
ついても試みてみたがそれぞれ特性安定化への効果がみ
られている。
【0026】実施例4 本発明による薄膜シリコントランジスタを用いてアクテ
ィブマトリクスを構成した例を説明する。
【0027】図3の如く透明基板11をフッ酸希釈液に
て約1000Å表面エッチングした後CVD法にて酸化
膜12を堆積したのち多結晶シリコン膜13を堆積した
のちホトエッチングにてトランジスタ部を除き他の多結
晶シリコン膜を除去する。
【0028】次に前記多結晶シリコン膜の上層にCVD
法にてゲート酸化膜14を形成し、つづいてゲート電極
用のリンドープ多結晶シリコン膜15を形成したのちホ
トエッチングにてゲート配線部を形成する。
【0029】次に高濃度のリンをイオン打込みしソース
ドレイン部を形成する。
【0030】次に基板主面上にCVD法にて酸化膜16
を堆積後ホトエッチングにてコンタクトホールを開孔す
る。
【0031】次に透明導電膜を約500Åスパッタリン
グしてホトエッチングののち透明電極17を形成する。
【0032】次に金属配線用のアルミシリコン合金をス
パッタリングしたのちホトエッチングを行ないソースラ
インのみ金属配線18を形成する。
【0033】以上の如く本発明は透明基板を用いて形成
される薄膜シリコントランジスタの製造に関し先ず透明
基板表面に固着しているアルミナあるいは酸化セリウム
等の研磨材や研磨時に用いられる接着材等をフッ酸の希
釈液にてエッチング除去するため基板表面の汚れが後工
程にてトランジスタ内部に侵入することを防止している
ことと、さらに透明基板内部より拡散されるNaイオン
あるいはFe、Cu等の金属イオンは基板表面にあらか
じめ形成される絶縁膜によりトランジスタ内部への拡散
を防止している。
【0034】このため、本発明による薄膜シリコントラ
ンジスタのTFT特性は従来方式に較べ格段と安定化さ
れており基板内の特性のバラツキも非常に減少してい
る。
【0035】又上記の方法にて形成した薄膜シリコント
ランジスタを用いてなるアクティブマトリクス基板にお
いて薄膜シリコントランジスタのTFT特性は安定して
おり信号電流のON/OFF比は104 以上と良好であ
った。しかもアクティブマトリクス基板を用いた液晶表
示パネルによる評価においても表示特性は良好であり特
に従来方式にて製造された表示パネルと比べて表面リー
クは皆無であり、画素ごとの明暗のむら、あるいは画面
の場所による表示むら等及び欠陥の発生等において、顕
著な差が見られることからも本発明は薄膜シリコントラ
ンジスタの特性安定化に及び長期信頼性の向上に大きく
寄与するものといえる。
【0036】なお実施例において透明基板上に形成する
絶縁膜はすべて単層にて用いているが例えばCVD法に
よる酸化膜を単層で用いるより先ずリンシリケートガラ
スを形成後連続してノンドープの酸化膜を形成した2層
絶縁膜の方が不純物のパシベーション効果はより効果が
得られることは云うまでもなく、さらにノンドープ酸化
膜にてリンシリケートガラスを両面からはさみ込み3層
方式ではさらにその効果をあげることも確認されてい
る。
【0037】さらに透明基板表面のエッチングに関して
は基板の研磨状態により除去する量を加減する必要があ
るが基板表面の凹凸を考慮し1000Å程度が良好と思
われる。
【図面の簡単な説明】
【図1】 従来の製造方式による透明基板上に形成され
た薄膜シリコントランジスタの断面構造である。
【図2】 本発明によるところの透明基板上に形成され
た薄膜シリコントランジスタの断面構造である。
【図3】 本発明による薄膜トランジスタをマトリクス
状に透明基板上に構成してなるアクティブマトリクス基
板の1部断面構造である。
【符号の説明】
1・・・透明基板 2・・・薄膜シリコン 3・・・酸化膜 4・・・絶縁膜 5・・・金属配線 6・・・絶縁膜(酸化膜) 7、7’、7”・・・透明基板 8、8’、8”・・・多結晶シリコン膜 9・・・ゲート酸化膜 10・・・金属配線 11・・・透明基板 12・・・酸化膜 13・・・多結晶シリコン膜 14・・・ゲート酸化膜 15・・・多結晶シリコン膜 16・・・酸化膜 17・・・透明電極 18・・・金属配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 透明なガラス基板上に形成された薄膜ト
    ランジスタの製造方法において、ガラス基板の表面を洗
    浄する工程と、洗浄されたガラス基板の表面をエッチン
    グ除去する工程と、表面がエッチング除去されたガラス
    基板上に該ガラス基板とは純度ならびに組成を異にする
    絶縁膜を形成する工程と、該絶縁膜上に薄膜トランジス
    タを形成する工程を有することを特徴とする薄膜トラン
    ジスタの製造方法。
  2. 【請求項2】 前記絶縁膜は、CVD酸化膜、リンシリ
    ケートガラス、チッカ膜の絶縁膜が単層あるいは多層で
    形成されることを特徴とする請求項1に記載の薄膜トラ
    ンジスタの製造方法。
JP34344091A 1991-12-25 1991-12-25 薄膜トランジスタの製造方法 Expired - Lifetime JPH0779166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34344091A JPH0779166B2 (ja) 1991-12-25 1991-12-25 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34344091A JPH0779166B2 (ja) 1991-12-25 1991-12-25 薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57047975A Division JPS58164267A (ja) 1982-03-25 1982-03-25 薄膜シリコントランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP19245196A Division JP2659008B2 (ja) 1996-07-22 1996-07-22 液晶パネルの製造方法

Publications (2)

Publication Number Publication Date
JPH05203982A JPH05203982A (ja) 1993-08-13
JPH0779166B2 true JPH0779166B2 (ja) 1995-08-23

Family

ID=18361532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34344091A Expired - Lifetime JPH0779166B2 (ja) 1991-12-25 1991-12-25 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0779166B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125185A (ja) * 1994-10-21 1996-05-17 Tadahiro Omi 薄膜トランジスタ製造方法並びに製造装置
JP2007273919A (ja) 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517562B2 (ja) * 1973-07-03 1976-03-09
JPS5045465A (ja) * 1973-08-28 1975-04-23
US4050954A (en) * 1976-03-25 1977-09-27 International Business Machines Corporation Surface treatment of semiconductor substrates
JPS5375953A (en) * 1976-12-15 1978-07-05 Seiko Epson Corp Color displayer
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method
JPS5590440A (en) * 1978-12-25 1980-07-09 Nippon Sheet Glass Co Ltd Surface treatment of glass which contains alkali metal
JPS5691276A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Display panel
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS5730882A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Active matrix substrate

Also Published As

Publication number Publication date
JPH05203982A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
JP3202362B2 (ja) 半導体装置の作製方法
JP2000002892A (ja) 液晶表示装置、マトリクスアレイ基板およびその製造方法
JPS60103676A (ja) 薄膜トランジスタアレイの製造方法
JPH1048670A (ja) アクティブマトリクス基板とその製法および液晶表示装置
US6040206A (en) Thin film transistor
JPS58164268A (ja) 薄膜シリコントランジスタ
US6075257A (en) Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JPH11264995A (ja) 液晶表示装置の製造方法
JPH0779166B2 (ja) 薄膜トランジスタの製造方法
JP2659008B2 (ja) 液晶パネルの製造方法
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
JPS58164267A (ja) 薄膜シリコントランジスタの製造方法
JP3438178B2 (ja) 薄膜トランジスタアレイとこれを用いた液晶表示装置
JPH05206462A (ja) 液晶表示装置
JPH05235353A (ja) アクティブマトリックス基板とその製造方法
JPH08262492A (ja) 液晶表示装置
JP3291069B2 (ja) 半導体装置とその作製方法
JPH09244045A (ja) 液晶表示装置およびその製造方法
JPH10177968A (ja) 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP3749328B2 (ja) 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法
JP2000164887A (ja) 半導体装置
JP3230311B2 (ja) Tftマトリクスの製造方法
KR20010004016A (ko) 박막 트랜지스터 액정표시소자의 제조방법
JPH07153962A (ja) 液晶表示装置
JP3865823B2 (ja) 透明電極基板の作製方法及び液晶表示装置の製造方法