CN102763203A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN102763203A
CN102763203A CN2011800113396A CN201180011339A CN102763203A CN 102763203 A CN102763203 A CN 102763203A CN 2011800113396 A CN2011800113396 A CN 2011800113396A CN 201180011339 A CN201180011339 A CN 201180011339A CN 102763203 A CN102763203 A CN 102763203A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
oxide
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800113396A
Other languages
English (en)
Other versions
CN102763203B (zh
Inventor
山崎舜平
肥塚纯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202110607331.1A priority Critical patent/CN113540253A/zh
Priority to CN201610836732.3A priority patent/CN106340542A/zh
Publication of CN102763203A publication Critical patent/CN102763203A/zh
Application granted granted Critical
Publication of CN102763203B publication Critical patent/CN102763203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

在包括氧化物半导体层的晶体管中，形成氧化物绝缘层，以与氧化物半导体层接触。然后，通过氧化物绝缘层将氧引(加)入氧化物半导体层，并进行热处理。通过氧引入和热处理的这些步骤，从氧化物半导体层有意地去除杂质，如氢、水分、羟基或氢化物，以便使氧化物半导体层高度纯化。

Description

制造半导体装置的方法
技术领域
本发明涉及半导体装置和制造半导体装置的方法。
在本说明书中，半导体装置一般指能够通过利用半导体特征工作的装置，电光装置、半导体电路和电子装置都是半导体装置。
背景技术
现在已将注意力集中在用具有绝缘表面的基片上形成的半导体薄膜形成晶体管(也称为薄膜晶体管(TFT))的技术。晶体管应用于宽范围的电子装置，如集成电路(IC)或图像显示装置(显示装置)。基于硅的半导体材料作为可应用于晶体管的半导体薄膜的材料广为人知。作为另一种材料，氧化物半导体一直引起注意。
例如，已公开一种晶体管，其活性层使用包含铟(In)、镓(Ga)和锌(Zn)并且具有小于1018/cm3的电子载体浓度的非晶氧化物(参见专利文献1)。
[参考文献]
[专利文献1]日本公开专利申请号2006-165528。
发明公开内容
然而，在由于氧过量或缺乏等发生而从化学计量组合物偏离时，或者在薄膜形成过程中在电子供体中包括的氢或水分进入氧化物半导体时，氧化物半导体的电导率改变。这种现象成为使用氧化物半导体的晶体管的电特征改变的因素。
鉴于以上问题，一个目的是提供使用氧化物半导体的具有稳定电特征和高可靠性的半导体装置。
为了抑制包括氧化物半导体层的薄膜晶体管的电特征的变化，有意地从氧化物半导体层去除导致变化的杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。另外，提供氧，氧为氧化物半导体的主要组分，并且在去除杂质的步骤还原。因此，使氧化物半导体层高度纯化，由此得到电i型(本征)的氧化物半导体层。
i型(本征)氧化物半导体为本征或极接近本征的氧化物半导体。i型(本征)氧化物半导体以从氧化物半导体去除氢(为n-型杂质)并且使氧化物半导体高度纯化以包含尽可能少杂质的方式得到。即，氧化物半导体的特征在于，通过尽可能多地去除杂质(例如，氢或水)而高度纯化，使其成为i型(本征)氧化物半导体或者与之接近。这使费米能级(Ef)能够处于与本征费米能级(Ei)相同的水平。
在包括氧化物半导体层的晶体管中，形成氧化物绝缘层(也称为第一绝缘层)，以与氧化物半导体层接触，通过氧化物绝缘层引(加)入氧，并进行热处理。通过氧引入和热处理的这些步骤，从氧化物半导体层有意地去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)，由此使氧化物半导体层高度纯化。通过引入氧，在氧化物半导体中包括的金属和氢之间的键或在金属和羟基之间的键切断，并且氢或羟基与氧反应产生水，这导致容易通过以后进行的热处理作为水排除杂质氢或羟基。
氧通过氧化物半导体层上堆叠的氧化物绝缘层引入氧化物半导体层，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层。
氧化物半导体层和含氧的氧化物绝缘层在经过热处理时相互接触，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层提供到氧化物半导体层。因此，使氧化物半导体层更加高度地纯化，变成电i型(本征)。
另外，防止杂质(如水分或氢)从外侧进入的保护性绝缘层(也称为第二绝缘层)优选形成于氧化物绝缘层上，以便不再次在氧化物半导体层中包括这些杂质。
包括高度纯化氧化物半导体层的晶体管的电特征几乎没有温度依赖性，例如阈电压和断路电流。另外，晶体管特征几乎不由于光退化而改变。
如上所述，包括高度纯化和电i型(本征)氧化物半导体层的晶体管的电特征变化受到抑制，并且晶体管电稳定。因此，可提供使用氧化物半导体的具有高可靠性和稳定电特征的半导体装置。
热处理的温度为250℃至700℃(含)，400℃至700℃(含)，或低于基片的应变点。热处理可在氮、氧、超干空气(其中水含量为20ppm或更小的空气，优选1ppm或更小，更优选10ppb或更小)或稀有气体(氩、氦等)的气氛下进行。
在本说明书中公开的本发明的一个实施方案为一种制造半导体装置的方法，所述方法包括以下步骤：形成氧化物半导体层；形成第一绝缘层，所述第一绝缘层为氧化物绝缘层，以与氧化物半导体层接触；将氧通过第一绝缘层引入氧化物半导体层；对第一绝缘层和氧化物半导体层进行热处理；并在第一绝缘层上形成第二绝缘层。
在本说明书中公开的本发明的另一个实施方案为一种制造半导体装置的方法，所述方法包括以下步骤：在基片上形成栅电极层；在栅电极层上形成栅绝缘层；在栅绝缘层上形成氧化物半导体层；在氧化物半导体层上形成源电极层和漏电极层；在氧化物半导体层、源电极层和漏电极层上形成为氧化物绝缘层的第一绝缘层，以与氧化物半导体层接触；将氧通过第一绝缘层引入氧化物半导体层；对第一绝缘层和氧化物半导体层进行热处理；并在第一绝缘层上形成第二绝缘层。
在本说明书中公开的本发明的另一个实施方案为一种制造半导体装置的方法，所述方法包括以下步骤：在基片上形成源电极层和漏电极层；在源电极层和漏电极层上形成氧化物半导体层；形成为氧化物绝缘层的第一绝缘层，以与氧化物半导体层接触；将氧通过第一绝缘层引入氧化物半导体层；对第一绝缘层和氧化物半导体层进行热处理；在第一绝缘层上形成第二绝缘层；并在与氧化物半导体层重叠的第二绝缘层上形成栅电极层。
在以上结构中，可在氧化物半导体层上形成第一绝缘层之前对氧化物半导体层进行热处理。可通过离子植入法或离子掺杂法进行氧引入。
应注意，在本说明书中，序数，例如“第一”和“第二”，是为了方便而使用，不表示步骤的次序和层的堆叠次序。另外，在本说明书中，序数不表示限定本发明的特定名称。
形成氧化物绝缘层，以与氧化物半导体层接触。通过氧化物绝缘层将氧引入氧化物半导体层，并进行热处理。通过氧引入和热处理的这些步骤，可从氧化物半导体层有意地去除杂质，如氢、水分、羟基或氢化物，由此可使氧化物半导体层高度纯化。具有高度纯化和电i型(本征)氧化物半导体层的晶体管的电特征变化受到抑制，并且晶体管电稳定。
因此，利用本发明的一个实施方案，可制造具有稳定电特征的晶体管。
另外，利用本发明的一个实施方案，可制造具有有利电特征和可靠性的晶体管的半导体装置。
附图简述
图1A至1E显示半导体装置和制造半导体装置的方法的一个实施方案。
图2A至2D显示半导体装置和制造半导体装置的方法的一个实施方案。
图3A至3E显示半导体装置和制造半导体装置的方法的一个实施方案。
图4A和4B分别显示半导体装置的一个实施方案。
图5A至5D显示半导体装置和制造半导体装置的方法的一个实施方案。
图6A至6C分别显示半导体装置的一个实施方案。
图7显示半导体装置的一个实施方案。
图8显示半导体装置的一个实施方案。
图9显示半导体装置的一个实施方案。
图10A和10B显示半导体装置的一个实施方案。
图11A和11B显示电子装置。
图12A至12F分别显示电子装置。
图13A和13B显示半导体装置的一个实施方案。
图14显示在氧引入条件下氧化物半导体层的片电阻。
发明最佳实施方式
以下参考附图详细描述本发明的实施方案。然而，本发明不限于以下描述，本领域的技术人员很容易理解，可以不同方式改变本文公开的方式和细节。另外，不应将本发明解释为限于以下所示的实施方式的描述。
(实施方案1)
在此实施方案中，关于图1A至1E描述半导体装置和制造半导体装置的方法的一个实施方案。在此实施方案中，显示包括氧化物半导体层的晶体管作为半导体装置的一个实例。
如图1E所示，晶体管410包括在具有绝缘表面的基片400上形成的栅电极层401、栅绝缘层402、氧化物半导体层403、源电极层405a和漏电极层405b。氧化物绝缘层407(也称为第一绝缘层)和保护性绝缘层409(也称为第二绝缘层)以此顺序堆叠在晶体管410上。
图1A至1E显示制造晶体管410的方法的一个实例。
首先，在具有绝缘表面的基片400上形成导电薄膜，然后在第一光刻步骤形成栅电极层401。应注意，可通过喷墨方法形成抗蚀剂掩模。通过喷墨方法形成抗蚀剂掩模不需要光掩模，因此，可减少制造成本。
虽然对具有绝缘表面的基片400使用的基片没有特别限制，但可使用硼硅酸钡玻璃、铝硼硅酸盐玻璃等的玻璃基片。
半导体装置可用柔韧性基片作为基片400制造。
为了制造柔韧性半导体装置，可在柔韧性基片上直接提供包括氧化物半导体层403的晶体管410。或者，在制造基片上提供包括氧化物半导体层403的晶体管410，随后，可使晶体管410从制造基片分离，并转移到柔韧性基片。应注意，为了使晶体管从制造基片分离并转移到柔韧性基片，可在制造基片和包括氧化物半导体层的晶体管之间提供分离层。
可在基片400和栅电极层401之间提供作为基膜的绝缘薄膜。基膜具有防止杂质元素从基片400扩散的作用，并且可使用一种或多种氮化硅薄膜、氧化硅薄膜、氮氧化硅(silicon nitride oxide)薄膜和氧氮化硅(silicon oxynitride)薄膜用单层结构或堆叠层结构来形成。
可用金属材料形成栅电极层401，以具有单层结构或堆叠层结构，金属材料如钼、钛、钽、钨、铝、铜、钕或钪或包含任何这些材料作为其主要组分的合金材料。
下一步，在栅电极层401上形成栅绝缘层402。利用单层结构或堆叠层结构，可使用任何氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层和氧化铪层通过等离子CVD法、溅射法等形成栅绝缘层402。
在此实施方案中使用的氧化物半导体为本征(i型)或实质本征(i型)氧化物半导体，由其去除杂质，并且高度纯化，以尽可能少的含有杂质，这些杂质作为载体供体，并且为氧化物半导体的主要组分以外的物质。
此高度纯化氧化物半导体对界面态和界面电荷高度敏感，因此，氧化物半导体层和栅绝缘层之间的界面是重要的。因此，要与高度纯化氧化物半导体接触的栅绝缘层需要具有高品质。
例如，优选采用使用微波(例如，频率2.45GHz)的高密度等离子CVD法，因为能够得到致密并且具有高击穿电压和高品质的绝缘层。高度纯化氧化物半导体和高品质栅绝缘层相互紧密接触，由此能够减小界面态密度，以得到有利的界面特征。
不用说，可利用另一种薄膜形成方法，例如溅射法或等离子CVD法，只要该方法能够形成优良品质的绝缘层作为栅绝缘层。另外，可形成以下绝缘层作为栅绝缘层：通过在形成绝缘层后进行的热处理，绝缘层的薄膜品质和绝缘层和氧化物半导体之间的界面特征得以改进。在任何情况下，可使用任何绝缘层，只要该绝缘层具有能够减小绝缘层和氧化物半导体之间界面的界面态密度和形成有利界面并且具有作为栅绝缘层的有利薄膜品质的特征。
为了尽可能少地在栅绝缘层402和氧化物半导体层中包含氢、羟基和水分，优选上面形成栅电极层401的基片400或上面形成直至栅绝缘层402的层的基片400在溅射设备的预热室中预热，作为氧化物半导体层的薄膜形成的预处理，以便除去和抽空杂质，如吸附到基片400的氢和水分。低温泵优选作为在预热室中提供的排气装置。应注意，可省略此预热处理。在形成氧化物绝缘层407之前，可类似地对上面已形成直至源电极层405a和漏电极层405b的层的基片400进行此预热。
下一步，在栅绝缘层402上，形成具有2nm至200nm(含)的厚度的氧化物半导体层，优选5nm至30nm(含)。
应注意在通过溅射法形成氧化物半导体层之前，优选通过反溅射(其中引入氩气并产生等离子)去除粉末物质(也称为颗粒或粉尘)，这些粉末物质在薄膜形成时产生并附着到栅绝缘层402的表面上。反溅射是以下方法，其中电压通过用RF电源在氩气氛下施加到基片侧，而不是靶侧，并且接近基片产生等离子，以便使基片表面改性。应注意，可用氮气氛、氦气氛、氧气氛等代替氩气氛。
作为氧化物半导体层使用的氧化物半导体，可使用四组分金属氧化物，例如基于In-Sn-Ga-Zn-O的氧化物半导体；三组分金属氧化物，例如基于In-Ga-Zn-O的氧化物半导体、基于In-Sn-Zn-O的氧化物半导体、基于In-Al-Zn-O的氧化物半导体、基于Sn-Ga-Zn-O的氧化物半导体、基于Al-Ga-Zn-O的氧化物半导体或基于Sn-Al-Zn-O的氧化物半导体；双组分金属氧化物，例如基于In-Zn-O的氧化物半导体、基于Sn-Zn-O的氧化物半导体、基于Al-Zn-O的氧化物半导体、基于Zn-Mg-O的氧化物半导体、基于Sn-Mg-O的氧化物半导体或基于In-Mg-O的氧化物半导体；基于In-O的氧化物半导体、基于Sn-O的氧化物半导体或基于Zn-O的氧化物半导体。另外，可在以上氧化物半导体中包含SiO2。应注意，在此，例如基于 In-Ga-Zn-O的氧化物半导体意指包含铟(In)、镓(Ga)和锌(Zn)的氧化物，而对其化学计量比例没有特别限制。另外，基于 In-Ga-Zn-O的氧化物半导体可含有In、Ga和Zn以外的元素。
对于氧化物半导体层，可使用InMO3(ZnO)m(m>0，并且m不是自然数)表示的薄膜。在此，M表示一种或多种选自Ga、Al、Mn和Co的金属元素。例如，M可以为Ga、Ga和Al、Ga和Mn、Ga和Co等。
在此实施方案中，用基于In-Ga-Zn-O的金属氧化物靶通过溅射法形成氧化物半导体层。另外，可在稀有气体(一般氩)气氛、氧气氛或稀有气体和氧的混合气氛下通过溅射法形成氧化物半导体层。
通过溅射法形成氧化物半导体层使用的靶为例如具有In2O3:Ga2O3:ZnO＝1:1:1[摩尔比]组成比的金属氧化物靶，以便形成In-Ga-Zn-O薄膜。不限于靶的材料和组分，例如可使用具有In2O3:Ga2O3:ZnO＝1:1:2[摩尔比]组成比的金属氧化物靶，
金属氧化物靶的填充率为90％至100％(含)，优选95％至99.9％(含)。以高填充率使用金属氧化物靶，形成的氧化物半导体层可具有高密度。
优选使用从中去除杂质(如氢、水、羟基或氢化物)的高纯度气体作为在形成氧化物半导体层时使用的溅射气体。
将基片放入减压下的薄膜形成室，将基片温度设定于100℃至600℃(含)，优选200℃至400℃(含)。通过在薄膜形成期间加热基片，可减小形成的氧化物半导体层中含有的杂质的浓度。另外可减小溅射损伤。然后，将从中已去除氢和水分的溅射气体引入薄膜形成室，同时去除其中保留的水分，并利用以上靶在基片400上形成氧化物半导体层。为了去除薄膜形成室中的剩余水分，优选使用捕集真空泵，例如低温泵、离子泵或钛升华泵。可用加冷阱的涡轮分子泵作为排气装置。在用低温泵抽空的薄膜形成室中，抽出氢原子、含有氢原子的化合物(例如，水(H2O)、(更优选还有含碳原子的化合物)等，由此可减小薄膜形成室中形成的氧化物半导体层中含有的杂质的浓度。
作为薄膜形成条件的一个实例，基片和靶之间的距离为100mm，压力为0.6Pa，直流(DC)电源为0.5kW，气氛为氧气氛(氧流速的比例为100％)。应注意，优选脉冲直流电源，因为可减少在薄膜形成时产生的粉末物质(也称为颗粒或粉尘)，并且薄膜厚度可以是均匀的。
下一步，在第二光刻步骤中，将氧化物半导体层处理成岛形氧化物半导体层441(参见图1A)。可用喷墨方法形成用于形成岛形氧化物半导体层441的抗蚀剂掩模。通过喷墨方法形成抗蚀剂掩模不需要光掩模，因此，可减少制造成本。
在栅绝缘层402中形成接触孔的情况下，可在处理氧化物半导体层441的同时进行形成接触孔的步骤。
应注意，氧化物半导体层的蚀刻可以为干蚀刻、湿蚀刻或干蚀刻和湿蚀刻两者。例如，可用通过混合磷酸、乙酸和硝酸得到的溶液、氨过氧化物混合物(31重量%过氧化氢水:28重量%氨水:水＝5:2:2)等作为氧化物半导体层的湿蚀刻使用的蚀刻剂。另外，也可使用ITO07N (KANTO CHEMICAL CO., INC.生产)。
下一步，在栅绝缘层402和氧化物半导体层441上形成要成为源电极层和漏电极层的导电薄膜(包括在与源电极层和漏电极层相同的层中形成的布线)。例如，可用含有选自Al、Cr、Cu、Ta、Ti、Mo和W的元素的金属薄膜和含有任何上述元素作为其主要组分的金属氮化物薄膜(氮化钛薄膜、氮化钼薄膜和氮化钨薄膜)作为源电极层和漏电极层使用的导电薄膜。可在Al、Cu等的金属薄膜的下侧或上侧之一或两者上堆叠具有高熔点的Ti、Mo、W等的金属薄膜或任何这些元素的金属氮化物薄膜(氮化钛薄膜、氮化钼薄膜和氮化钨薄膜)。或者，可用导电金属氧化物形成要成为源电极层和漏电极层的导电薄膜。可用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡合金(In2O3-SnO2，缩写为ITO)、氧化铟-氧化锌合金(In2O3-ZnO)或其中含有氧化硅的任何这些金属氧化物材料作为导电金属氧化物。
通过第三光刻步骤在导电薄膜上形成抗蚀剂掩模。选择性进行蚀刻，以便形成源电极层405a和漏电极层405b。随后，去除抗蚀剂掩模。
在第三光刻步骤中在形成抗蚀剂掩模时曝光可用紫外光、KrF激光或ArF激光进行。通过在氧化物半导体层441上相互接近的源电极层的下边缘部分和漏电极层的下边缘部分之间的距离确定以后形成的晶体管的沟道长度L。在对小于25nm沟道长度L进行曝光的情况下，在第三光刻步骤中在形成抗蚀剂掩模时曝光可用具有数纳米至数十纳米的极短波长的远紫外光进行。在由远紫外光曝光中，分辨率高，并且聚焦深度大。因此，以后要形成的晶体管的沟道长度L可以为10nm至1000nm(含)，由此可增加电路的操作速度。
为了减少在光刻步骤中使用的光掩模数和减少光刻步骤数，蚀刻步骤可利用多色调掩模进行，多色调掩模是一种通过光透过它以具有许多强度的曝光掩模。用多色调掩模形成的抗蚀剂掩模具有许多厚度，并且可进一步通过蚀刻改变形状，因此，可在许多蚀刻步骤中使用抗蚀剂掩模处理成不同图形。因此，可通过一个多色调掩模形成相应于至少两种或更多种不同图形的抗蚀剂掩模。因此，可减少曝光掩模数，也可减少相应的光刻步骤数，由此可实现方法简化。
应注意，优选优化蚀刻条件，以免在蚀刻导电薄膜时蚀刻和分割氧化物半导体层441。然而，难以得到其中只蚀刻掉导电薄膜而氧化物半导体层441完全不被蚀刻的蚀刻条件，在一些情况下，通过蚀刻导电薄膜以成为凹陷部分(凹槽部分)只蚀刻掉部分氧化物半导体层441。
在此实施方案中，由于用Ti薄膜作为导电薄膜并且基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层441，用铵过氧化氢混合物(氨水、水和过氧化氢溶液的混合溶液)作为蚀刻剂。
下一步，通过使用气体如N2O、N2或Ar的等离子处理，可去除吸附到氧化物半导体层441的曝露部分的表面的水等。在进行等离子处理的情况下，与氧化物半导体层441的部分接触的氧化物绝缘层407不暴露于空气而形成。
氧化物绝缘层407具有至少1nm或更大的厚度，并且可适当通过由其在氧化物绝缘层407中不包括杂质(例如水和氢)的方法来形成，例如溅射法。在氧化物绝缘层407中含有氢时，导致氢进入氧化物半导体层或氧化物半导体层中的氧被氢提取，由此使氧化物半导体层的背沟道的电阻低(具有n-型电导率)，因此可形成寄生沟道。因此，重要的是利用其中不使用氢的形成方法，使得氧化物绝缘层407含有尽可能少的氢。
对于氧化物绝缘层407，一般可使用无机绝缘薄膜，例如氧化硅薄膜或氧氮化硅薄膜。
在此实施方案中，通过溅射法形成具有200nm厚度的氧化硅薄膜作为氧化物绝缘层407。形成薄膜中的基片温度可以为室温或更高和300℃或更低，在此实施方案中为100℃。可在稀有气体(一般氩)气氛、氧气氛或含有稀有气体和氧的混合气氛下通过溅射法形成氧化硅薄膜。可用氧化硅靶或硅靶作为靶。例如，可在含氧气氛中通过溅射法用硅靶形成氧化硅薄膜。
为了在氧化物半导体层形成薄膜的同时去除氧化物绝缘层407的薄膜形成室中的剩余水分，优选使用捕集真空泵(例如低温泵)。在用低温泵抽空薄膜形成室时，可减小氧化物绝缘层407中含有的杂质的浓度。另外，可使用提供有冷阱的涡轮分子泵作为去除氧化物绝缘层407的薄膜形成室中剩余水分的抽空装置。
优选使用从中去除杂质(如氢、水、羟基或氢化物)的高纯度气体作为在形成氧化物绝缘层407中使用的溅射气体。
下一步，通过氧化物绝缘层407将氧421引入氧化物半导体层441(见图1C)。
可用离子植入法、离子掺杂法等作为引入氧421的方法。在离子植入法中，将源气体制成等离子，提取并质量分离在此等离子中包括的离子物类，使具有预定质量的离子物类加速并作为离子束植入要处理的物体。在离子掺杂法中，将源气体制成等离子，通过操作预定电场从此等离子提取离子物类，提取的离子物类不经质量分离而加速，并作为离子束植入要处理的物体。在用包括质量分离的离子植入法进行氧的引入时，可防止杂质如金属元素加入氧化物半导体层。另外，离子掺杂法使得离子束能够照射到比离子注入法更大的面积，因此，在用离子掺杂法进行氧的加入时，花费时间可缩短。
氧通过氧化物半导体层441上堆叠的氧化物绝缘层407引入氧化物半导体层441，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层441。通过适当设定引入条件，例如加速电压和氧通过的氧化物绝缘层的剂量或厚度，可控制引入氧的深度。在使用氧气并通过离子植入法引入氧的情况下，剂量可设定在1×1013个离子/cm2至5×1015个离子/cm2(含两者)。
具体地讲，重要的是去除氧化物半导体层的沟道形成区域中的杂质，如氢、水、羟基或氢化物，以便在具有底栅结构的晶体管410中，优选将大量氧引入接近氧化物半导体层441中与栅绝缘层402的界面。
优选氧化物半导体层中引入的氧浓度的峰值为1×1018/cm3至3×1020/cm3(更优选1×1018/cm3至1×1020/cm3)。
上述氧浓度可用以下方式测量：引入质量数18的氧同位素作为氧，在引入后，通过二级离子质谱(SIMS)分析氧化物半导体层中质量数18的氧同位素的浓度。
下一步，使其中引入氧且其部分(沟道形成区域)与氧化物绝缘层407接触的氧化物半导体层441经过热处理。
热处理的温度为250℃至700℃(含)，优选400℃至700℃(含)，或低于基片的应变点。例如，在将基片放入电炉(为一种热处理设备)后，使氧化物半导体层441在氮气氛中在450℃经过热处理1小时。
应注意，所用热处理设备不限于电炉，可供选使用通过从加热元件(如电阻加热元件)热传导或热辐射来加热要处理的物体的装置。例如，可使用RTA(快速热退火)设备，例如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备。LRTA设备为通过从灯发射的光的辐射(电磁波)加热要处理的物体的设备，所述灯如卤素灯、金属卤化物灯、氙弧灯、炭弧灯、高压钠灯或高压汞灯。GRTA设备为用高温气体热处理的设备。用不与要通过热处理来处理的物体反应的惰性气体作为高温气体，如氮，或稀有气体，例如氩。
例如，作为热处理，可如下进行GRTA。将基片放入在650℃至700℃高温加热的惰性气体中，加热数分钟，并从惰性气体取出。
热处理可在氮、氧、超干空气(其中水含量为20ppm或更小的空气，优选1ppm或更小，更优选10ppb或更小)或稀有气体(氩、氦等)的气氛下进行。应注意，优选在氮、氧、超干空气或稀有气体的气氛中不含有水、氢等。也优选引入热处理设备的氮、氧或稀有气体的纯度设定为6N(99.9999％)或更高，优选7N(99.99999 ％)或更高(即，杂质浓度为1ppm或更小，优选0.1ppm或更小)。
通过引入氧，切断氧化物半导体中包括的金属和氢之间的键或金属和羟基之间的键。同时，氢或羟基与氧反应产生水。因此，作为杂质的氢或羟基可容易地通过以后进行的热处理作为水消除。
通过引入氧和热处理，可使氧化物半导体层脱水或脱氢，由此可从氧化物半导体层去除杂质，如氢、水分、羟基或氢化物。
氧化物半导体层441和含氧的氧化物绝缘层407在经过热处理时相互接触，因此，氧(氧化物半导体441的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层407提供到氧化物半导体层441。通过以上方法，使氧化物半导体层441高度纯化，以便得到电i型(本征)氧化物半导体层403。
高度纯化的氧化物半导体层403中的载体数很少(接近0)，且载体浓度小于1×1014/cm3，优选小于1×1012/cm3，更优选小于1×1011/cm3。
通过以上方法，形成晶体管410(参见图1D)。晶体管410为包括氧化物半导体层403的晶体管，所述氧化物半导体层403经高度纯化，并有意地从中去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。因此，晶体管410的电特征变化受到抑制，并且晶体管410电稳定。
防止杂质(如水分或氢)从外侧进入的保护性绝缘层409优选形成于氧化物绝缘层407上，以便不再次在氧化物半导体层403中包括这些杂质(参见图1E)。无机绝缘薄膜用于保护性绝缘层409，并且可使用氮化硅薄膜、氧化铝薄膜等。例如，通过RF溅射法形成氮化硅薄膜。由于RF溅射法具有高生产能力，因此，优选将它用作保护性绝缘层409的薄膜形成方法。
在形成保护性绝缘层409后可进行热处理。例如，热处理可在空气中在100℃至200℃(含)进行1小时至30小时(含)。此热处理可在固定加热温度进行。或者，可重复进行多次以下加热温度变化：使加热温度从室温增至100℃至200℃(含)温度，然后降至室温。
在使用在此实施方案中制造的高度纯化氧化物半导体层403的晶体管410中，可使断路状态的电流(断路电路值)/微米沟道宽度减小到在室温小于10zA/μm，在85℃小于100zA/μm。
另外，包括氧化物半导体层403的晶体管410的场效应迁移率可相对高，由此高速操作是可能的。例如，在能够高速操作的此晶体管用于液晶显示装置时，可在一个基片上形成在像素部分的开关晶体管和在激励电路部分的激励晶体管。即，由于不另外需要由硅晶片等形成的半导体装置作为激励电路，可减少半导体装置的组件数。另外，通过在像素部分使用可高速操作的晶体管，可提供高品质图像。
如上所述，可提供包括氧化物半导体的具有稳定电特征的半导体装置。因此，可提供具有高可靠性的半导体装置。
(实施方案2)
在此实施方案中，关于图2A至2D描述半导体装置和制造半导体装置的方法的另一个实施方案。可以类似于以上实施方案中所述的方式形成与以上实施方案相同的部分或具有类似功能的部分，并且也可以类似于以上实施方案中所述的方式进行类似于以上实施方案中的步骤，重复描述省略。另外，相同部分的详细描述省略。
图2A至2D中所示的晶体管450为交错薄膜晶体管，为顶栅晶体管中的一种。
晶体管450包括在具有绝缘表面的基片400上形成的源电极层405a、漏电极层405b、氧化物半导体层403、氧化物绝缘层437、保护性绝缘层438和栅电极层401。氧化物绝缘层437和保护性绝缘层438作为栅绝缘层。
图2A至2D显示制造晶体管450的方法的一个实例。
首先在具有绝缘表面的基片400上形成绝缘层436。
在绝缘层436上形成源电极层405a和漏电极层405b。以类似于氧化物半导体层441的方式，在绝缘层436、源电极层405a和漏电极层405b上形成氧化物半导体层451。在此实施方案中，用基于In-Ga-Zn-O的金属氧化物靶通过溅射法形成氧化物半导体薄膜，并将基于In-Ga-Zn-O的氧化物半导体薄膜处理成岛形氧化物半导体层451(参见图2A)。
在氧化物半导体层451上形成作为栅绝缘层的氧化物绝缘层437。以类似于氧化物绝缘层407的方式形成氧化物绝缘层437。在此实施方案中，通过溅射法形成具有200nm厚度的氧化硅薄膜作为氧化物绝缘层437。
下一步，通过氧化物绝缘层437将氧421引入氧化物半导体层451(见图2B)。可用离子植入法、离子掺杂法等作为引入氧421的方法。在此实施方案中，用氧气进行离子植入法来引入氧。
氧通过氧化物半导体层451上堆叠的氧化物绝缘层437引入氧化物半导体层451，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层451。通过适当设定引入条件，例如加速电压和氧通过的氧化物绝缘层437的剂量或厚度，可控制引入氧的深度。例如，在使用氧气并通过离子植入法引入氧的情况下，剂量可设定在1×1013个离子/cm2至5×1015个离子/cm2(含两者)。
具体地讲，重要的是去除氧化物半导体层的沟道形成区域中的杂质，如氢、水、羟基或氢化物，以便在具有顶栅结构的晶体管450中，优选将大量氧引入接近氧化物半导体层451中与氧化物绝缘层437的界面。
优选氧化物半导体层中引入的氧浓度峰为1×1018/cm3至3×1020/cm3(更优选1×1018/cm3至1×1020/cm3)。
上述氧浓度可用以下方式测量：作为氧引入质量数18的氧同位素，在引入后，通过二级离子质谱(SIMS)分析氧化物半导体层中质量数18的氧同位素的浓度。
下一步，使引入氧且与氧化物绝缘层437接触的氧化物半导体层451经过热处理。
热处理的温度为250℃至700℃(含)、400℃至700℃(含)或低于基片的应变点。热处理可在氮、氧、超干空气(其中水含量为20ppm或更小的空气，优选1ppm或更小，更优选10ppb或更小)或稀有气体(氩、氦等)的气氛下进行。应注意，优选在氮、氧、超干空气或稀有气体的气氛中不含有水、氢等。例如，在基片放入电炉(为一种热处理设备)后，使氧化物半导体层451在氮气氛下在450℃经过热处理1小时。
通过引入氧，切断氧化物半导体中包括的金属和氢之间的键或金属和羟基之间的键。同时，氢或羟基与氧反应产生水。因此，作为杂质的氢或羟基可容易地在以后进行的热处理中作为水消除。
通过氧的引入和热处理，可使氧化物半导体层451脱水或脱氢，由此可从氧化物半导体层去除杂质，如氢、水分、羟基或氢化物。
氧化物半导体层451和含氧的氧化物绝缘层437在经过热处理时相互接触，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层437提供到氧化物半导体层451。通过以上方法，使氧化物半导体层451高度纯化，以便得到电i型(本征)氧化物半导体层403(参见图2C)。
防止杂质(如水分或氢)从外侧进入的保护性绝缘层438优选形成于氧化物绝缘层437上，以便不再次在氧化物半导体层403中包括这些杂质。与氧化物绝缘层437一样，保护性绝缘层438也作为栅绝缘层。例如，通过RF溅射法形成氮化硅薄膜作为保护性绝缘层438。
栅电极层401形成于与氧化物半导体层403重叠的保护性绝缘层438上。
通过以上方法，形成晶体管450(参见图2D)。晶体管450为包括氧化物半导体层403的晶体管，所述氧化物半导体层403经高度纯化，并有意地从中去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。因此，晶体管450的电特征变化受到抑制，并且晶体管450电稳定。
如上所述，可提供包括氧化物半导体的具有稳定电特征的半导体装置。因此，可提供具有高可靠性的半导体装置。
此实施方案可适当与另一个实施方案组合实施。
(实施方案3)
在此实施方案中，关于图3A至3E描述半导体装置和制造半导体装置的方法的另一个实施方案。可以类似于以上实施方案中所述的方式形成与以上实施方案相同的部分或具有类似功能的部分，并且也可以类似于以上实施方案中所述的方式进行类似于以上实施方案中的步骤，重复描述省略。另外，相同部分的详细描述省略。
显示于图3A至3E的晶体管420为底栅晶体管(称为沟道保护性晶体管(也称为沟道截断晶体管))之一，也称为反交错薄膜晶体管。
晶体管420包括在具有绝缘表面的基片400上形成的栅电极层401、栅绝缘层402、氧化物半导体层403、作为覆盖氧化物半导体层403的沟道形成区域的沟道保护层的氧化物绝缘层427、源电极层405a和漏电极层405b。另外形成保护性绝缘层409，以覆盖晶体管420。
图3A至3E显示制造晶体管420的方法的一个实例。
首先在具有绝缘表面的基片400上形成栅电极层401。在栅电极层401上形成栅绝缘层402。
下一步，以类似于氧化物半导体层441的方式在栅绝缘层402上形成氧化物半导体层422。在此实施方案中，用基于In-Ga-Zn-O的金属氧化物靶通过溅射法形成基于In-Ga-Zn-O的氧化物薄膜，并将该基于In-Ga-Zn-O的氧化物薄膜处理成岛形氧化物半导体层422。
与氧化物绝缘层407一样，在氧化物半导体层422上形成氧化物绝缘层426(见图3A)。在此实施方案中，通过溅射法形成具有200nm厚度的氧化硅薄膜作为氧化物绝缘层426。
下一步，通过氧化物绝缘层426将氧421引入氧化物半导体层422(见图3B)。可用离子植入法、离子掺杂法等作为引入氧421的方法。在此实施方案中，用氧气进行离子植入法来引入氧。
氧通过氧化物半导体层422上堆叠的氧化物绝缘层426引入氧化物半导体层422，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层422。通过适当设定引入条件，例如加速电压和氧通过的氧化物绝缘层426的剂量或厚度，可控制引入氧的深度。例如，在使用氧气并通过离子植入法引入氧的情况下，剂量可设定在1×1013个离子/cm2至5×1015个离子/cm2(含两者)。
具体地讲，重要的是去除氧化物半导体层422的沟道形成区域中的杂质，如氢、水、羟基或氢化物，以便在具有底栅结构的晶体管420中，优选将大量氧引入接近氧化物半导体层422中与栅绝缘层402的界面。
优选氧化物半导体层422中引入的氧浓度峰为1×1018/cm3至3×1020/cm3(更优选1×1018/cm3至1×1020/cm3)。
上述氧浓度可用以下方式测量：作为氧引入质量数18的氧同位素，在引入后，通过二级离子质谱(SIMS)分析氧化物半导体层中质量数18的氧同位素的浓度。
下一步，使引入氧且与氧化物绝缘层426接触的氧化物半导体层422经过热处理。
热处理的温度为250℃至700℃(含)、400℃至700℃(含)或低于基片的应变点。热处理可在氮、氧、超干空气(其中水含量为20ppm或更小的空气，优选1ppm或更小，更优选10ppb或更小)或稀有气体(氩、氦等)的气氛下进行。应注意，优选在氮、氧、超干空气或稀有气体的气氛中不含有水、氢等。例如，在基片放入电炉(为一种热处理设备)后，使氧化物半导体层422在氮气氛下在450℃经过热处理1小时。
通过引入氧，切断氧化物半导体中包括的金属和氢之间的键或金属和羟基之间的键。同时，氢或羟基与氧反应产生水。因此，作为杂质的氢或羟基可容易地在以后进行的热处理中作为水消除。
通过氧的引入和热处理，可使氧化物半导体层422脱水或脱氢，由此可从氧化物半导体层422去除杂质，如氢、水分、羟基和氢化物。
氧化物半导体层422和含氧的氧化物绝缘层426在经过热处理时相互接触，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层426提供到氧化物半导体层422。通过以上方法，使氧化物半导体层422高度纯化，以便得到电i型(本征)氧化物半导体层403。
通过光刻步骤，将氧化物绝缘层426处理成氧化物绝缘层427，氧化物绝缘层427作为覆盖氧化物半导体层403的沟道形成区域的沟道保护层(参见图3D)。应注意，在蚀刻氧化物绝缘层426的此步骤期间，在一些情况下去除氧化物半导体层403的部分。在此情况下，未用氧化物绝缘层427覆盖的氧化物半导体层403的区域的厚度变小。
在氧化物半导体层403和氧化物绝缘层427上形成源电极层405a和漏电极层405b。
通过以上方法，形成晶体管420(参见图3E)。晶体管420为包括氧化物半导体层403的晶体管，所述氧化物半导体层403经高度纯化，并有意地从中去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。因此，晶体管420的电特征变化受到抑制，并且晶体管420电稳定。
防止杂质(如水分或氢)从外侧进入的保护性绝缘层409优选形成于氧化物绝缘层427、源电极层405a和漏电极层405b上，以便不再次在氧化物半导体层403中包括这些杂质(参见图3E)。例如，通过RF溅射法形成氮化硅薄膜作为保护性绝缘层409。
如上所述，可提供包括氧化物半导体的具有稳定电特征的半导体装置。因此，可提供具有高可靠性的半导体装置。
此实施方案可适当与另一个实施方案组合实行。
(实施方案4)
在此实施方案中，关于图4A和4B描述半导体装置和制造半导体装置的方法的另一个实施方案。在此实施方案中，晶体管显示为半导体装置的一个实例。可以类似于以上实施方案中所述的方式形成与以上实施方案相同的部分或具有类似功能的部分，并且也可以类似于以上实施方案中所述的方式进行类似于以上实施方案中的步骤，重复描述省略。另外，相同部分的详细描述省略。
对晶体管的结构没有特别限制，例如，可利用具有顶栅结构或底栅结构的交错型晶体管或平面型晶体管。另外，晶体管可具有包括一个沟道形成区域的单栅结构、包括两个沟道形成区域的双栅结构或包括三个沟道形成区域的三栅结构。另外，晶体管可具有一种双栅结构，所述双栅结构包括位于沟道区域之上和之下的两个栅电极层，它们之间提供栅绝缘层。
应注意，以下描述图4A和4B中所示晶体管的横截面结构的实例。图4A和4B中所示的晶体管430和440为类似于实施方案1至3中所示晶体管410、420和450的晶体管，晶体管430和440包括氧化物半导体层，所述氧化物半导体层经高度纯化，并有意地从中去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。因此，晶体管430和440的电特征变化受到抑制，并且晶体管430和440电稳定。因此，可提供具有高可靠性的半导体装置。
图4A中所示的晶体管430为底栅晶体管。晶体管430包括在具有绝缘表面的基片400上形成的栅电极层401、栅绝缘层402、源电极层405a、漏电极层405b和氧化物半导体层403。提供氧化物绝缘层407，以覆盖晶体管430，并与氧化物半导体层403接触。另外，在氧化物绝缘层407上形成保护性绝缘层409。
在晶体管430中，将栅绝缘层402提供于基片400和栅电极层401上并与它们接触。将源电极层405a和漏电极层405b提供于栅绝缘层402上并与其接触。将氧化物半导体层403提供于栅绝缘层402、源电极层405a和漏电极层405b上。
图4B中所示的晶体管440为顶栅晶体管。晶体管440包括在具有绝缘表面的基片400上形成的绝缘层436、氧化物半导体层403、源电极层405a、漏电极层405b、氧化物绝缘层467和形成栅绝缘层的保护性绝缘层468及栅电极层401。提供布线层465a和布线层465b以分别接触并电连接到源电极层405a和漏电极层405b。形成保护性绝缘层469，以覆盖栅电极层401、布线层465a和布线层465b。
作为氧化物半导体层403使用的氧化物半导体，可使用四组分金属氧化物，例如基于In-Sn-Ga-Zn-O的氧化物半导体；三组分金属氧化物，例如基于In-Ga-Zn-O的氧化物半导体、基于In-Sn-Zn-O的氧化物半导体、基于In-Al-Zn-O的氧化物半导体、基于Sn-Ga-Zn-O的氧化物半导体、基于Al-Ga-Zn-O的氧化物半导体或基于Sn-Al-Zn-O的氧化物半导体；双组分金属氧化物，例如基于In-Zn-O的氧化物半导体、基于Sn-Zn-O的氧化物半导体、基于Al-Zn-O的氧化物半导体、基于Zn-Mg-O的氧化物半导体、基于Sn-Mg-O的氧化物半导体或基于In-Mg-O的氧化物半导体；基于In-O的氧化物半导体、基于Sn-O的氧化物半导体或基于Zn-O的氧化物半导体。另外，可在以上氧化物半导体中含有SiO2。在此，例如基于 In-Ga-Zn-O的氧化物半导体为含有至少In、Ga和Zn的氧化物，对其组成比没有特别限制。另外，基于 In-Ga-Zn-O的氧化物半导体可含有In、Ga和Zn以外的元素。
对于氧化物半导体层403，可使用InMO3(ZnO)m(m>0，并且m不是自然数)表示的薄膜。在此，M表示一种或多种选自Ga、Al、Mn和Co的金属元素。例如，M可以为Ga、Ga和Al、Ga和Mn、Ga和Co等。
在底栅晶体管430中，可在基片和栅电极层之间提供作为基膜的绝缘薄膜。基膜具有防止杂质元素从基片扩散的作用，并且可使用一种或多种氮化硅薄膜、氧化硅薄膜、氮氧化硅薄膜和氧氮化硅薄膜形成为具有单层结构或堆叠层结构。
使用类型于实施方案1中的材料和方法，可形成基片400、栅电极层401、栅绝缘层402、源电极层405a和漏电极层405b。
可将类似于源电极层405a和漏电极层405b的材料用于导电薄膜，例如，分别连接到源电极层405a和漏电极层405b的布线层465a和布线层465b。
可用类似于氧化物绝缘层407的材料形成绝缘层436和作为栅绝缘层的氧化物绝缘层467。一般可使用无机绝缘薄膜，例如氧化硅薄膜或氧氮化硅薄膜。
对于作为栅绝缘层的保护性绝缘层468和保护性绝缘层469，可使用无机绝缘薄膜，例如氮化硅薄膜、氮化铝薄膜、氮氧化硅薄膜、氮氧化铝薄膜或氧化铝薄膜。
另外，可在保护性绝缘层409上形成平面化绝缘薄膜，以便减小由于晶体管的表面粗糙度。对于平面化绝缘薄膜，可使用有机材料，如聚酰亚胺、丙烯酸类或苯并环丁烯。除了这些有机材料外，也可使用低介电常数材料(低k材料)等。应注意，通过堆叠由这些材料形成的多个绝缘薄膜，可形成平面化绝缘薄膜。
在晶体管430和440中，氧化物半导体层403为以下的氧化物半导体层：经高度纯化，并通过将氧引导通过在氧化物半导体层403上堆叠的氧化物绝缘层407和467且进行热处理，有意地从氧化物半导体层去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。通过引入氧，在氧化物半导体中包括的金属和氢之间的键或在金属和羟基之间的键切断，并且氢或羟基与氧反应产生水，这导致容易通过以后进行的热处理作为水排除作为杂质的氢或羟基。
氧通过氧化物半导体层上堆叠的氧化物绝缘层引入氧化物半导体层，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层。
含氧的氧化物绝缘层407和467分别在经过热处理时接触氧化物半导体层，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层407和467分别提供到氧化物半导体层。因此，使氧化物半导体层403更加高度地纯化，以变成电i型(本征)。
在各个包括高度纯化氧化物半导体层403的晶体管430和 440中，断路状态的电流(断路电流)可以是小的。
分别包括高度纯化氧化物半导体层403的晶体管430和440的场效应迁移率可相对高，由此高速操作是可能的。例如，在能够高速操作的此晶体管用于液晶显示装置时，可在一个基片上形成在像素部分的开关晶体管和在激励电路部分中的激励晶体管。即，由于不另外需要由硅晶片等形成的半导体装置作为激励电路，可减少半导体装置的组件数。另外，通过在像素部分使用可高速操作的晶体管，可提供高品质图像。
如上所述，可提供包括氧化物半导体的具有稳定电特征的半导体装置。因此，可提供具有高可靠性的半导体装置。
(实施方案5)
在此实施方案中，关于图1A至1E和图5A至5D描述半导体装置的另一个实施方案。可以类似于以上实施方案中所述的方式形成与以上实施方案相同的部分或具有类似功能的部分，并且也可以类似于以上实施方案中所述的方式进行类似于以上实施方案中的步骤，重复描述省略。另外，相同部分的详细描述省略。
在此实施方案中显示其中晶体管的源电极层和/或漏电极层连接到导电层(例如布线层或像素电极层)的结构的实例。应注意，在此实施方案中，用实施方案1中所示的晶体管410作为描述中的晶体管，但可使用实施方案2至4中所示的任何其它晶体管。
如图5A所示，晶体管410包括在具有绝缘表面的基片400上形成的栅电极层401、栅绝缘层402、氧化物半导体层403、源电极层405a和漏电极层405b。氧化物绝缘层407和保护性绝缘层409以此顺序堆叠在晶体管410上。
如实施方案1中所示，在晶体管410的制造方法中，氧化物绝缘层407形成于氧化物半导体层403、源电极层405a和漏电极层405b上，通过氧化物绝缘层407将氧421引入氧化物半导体层441，并进行热处理(参见图1B至1D)。在此氧引入和热处理步骤期间，除了氧化物半导体层403外，氧421到达并且照射(引入表面附近)到源电极层405a和漏电极层405b。因此，如图5A所示，将用氧421照射的源电极层405a和漏电极层405b的表面氧化，在一些情况下，分别在源电极层405a和氧化物绝缘层407之间和在漏电极层405b和氧化物绝缘层407之间形成金属氧化物区域404a和404b。在一些情况下，金属氧化物区域404a和404b可以为薄膜的形式。
在图5A的情况下，优选用以下方式形成用于形成连接到源电极层405a和漏电极层405b的导电层的孔455a和455b：去除具有高电阻的金属氧化物区域404a和404b；并形成孔455a和455b，直到具有低电阻的源电极层405a和漏电极层405b暴露(例如参见图5B)。去除保护性绝缘层409、氧化物绝缘层407和金属氧化物区域404a和404b的部分，以形成孔455a和455b。
下一步，形成导电层456a和456b，以与在孔455a和455b中暴露的源电极层405a和漏电极层405b接触(参见图5C)。形成导电层456a和456b直接与具有低电阻的源电极层405a和漏电极层405b接触，而不是通过具有高电阻的金属氧化物区域404a和404b，以便能够得到有利的电连接(电接触)。
可在导电层456a和456b上形成保护性绝缘层457作为保护层，以覆盖晶体管410(参见图5D)。另外，通过覆盖保护性绝缘层457，可防止杂质(例如，氢和水分)从孔455a和455b进入氧化物半导体层403。
在源电极层405a和漏电极层405b中，可在用氧照射的表面上形成不容易引入氧的导电薄膜(一般钨薄膜、钽薄膜等)。例如，在源电极层405a和漏电极层405b由钛薄膜和钨薄膜的堆叠层形成，且在引入氧的一侧提供钨薄膜时，可抑制具有高电阻的金属氧化物区域的形成。
如上所述，可得到晶体管的有利电连接，由此可提供具有稳定电特征的包括氧化物半导体的半导体装置。因此，可提供具有高可靠性的半导体装置。
(实施方案6)
在此实施方案中描述半导体装置和制造半导体装置的方法的另一个实施方案。可以类似于以上实施方案中所述的方式形成与以上实施方案相同的部分或具有类似功能的部分，并且也可以类似于以上实施方案中所述的方式进行类似于以上实施方案中的步骤，重复描述省略。另外，相同部分的详细描述省略。
应注意，此实施方案可应用于实施方案1至5中所示的任何晶体管410、420、430、440和450。
在此实施方案中，显示在制造晶体管410、420、430、440和450的方法中，在形成与氧化物半导体层接触的氧化物绝缘层407、437、426和467之前对氧化物半导体层进行热处理的实例。
可在将氧化物半导体层处理成岛形氧化物半导体层之前对氧化物半导体层进行此热处理，只要在形成氧化物半导体层之后和形成氧化物绝缘层之前进行热处理。在晶体管410的情况下，可在形成源电极层405a和漏电极层405b之前或之后进行热处理。
热处理的温度为400℃至750℃(含)或400℃或更高，并且低于基片的应变点。例如，将基片放入电炉(为一种热处理设备)，使氧化物半导体层在氮气氛中在450℃经过热处理1小时。在热处理后，优选不暴露于空气形成氧化物绝缘层，且防止水和氢再次包括在氧化物半导体层中。
另外，所用热处理设备不限于电炉，可供选使用通过从加热元件(如电阻加热元件)热传导或热辐射来加热处理物体的装置。例如，可使用RTA(快速热退火)设备，例如GRTA(气体快速热退火)设备或LRTA(灯快速热退火)设备。LRTA设备为通过从灯发射的光的辐射(电磁波)加热要处理的物体的设备，所述灯如卤素灯、金属卤化物灯、氙弧灯、炭弧灯、高压钠灯或高压汞灯。GRTA设备为用高温气体热处理的设备。用不与要通过热处理来处理的物体反应的惰性气体作为高温气体，如氮，或稀有气体，例如氩。
例如，作为热处理，可如下进行GRTA。将基片放入在650℃至700℃高温加热的惰性气体中，加热数分钟，并从惰性气体取出。
热处理可在氮、氧、超干空气(其中水含量为20ppm或更小的空气，优选1ppm或更小，更优选10ppb或更小)或稀有气体(氩、氦等)的气氛下进行。应注意，优选在氮、氧、超干空气或稀有气体的气氛中不含有水、氢等。也优选引入热处理设备的氮、氧或稀有气体的纯度设定为6N(99.9999％)或更高，优选7N(99.99999 ％)或更高(即，杂质浓度为1ppm或更小，优选0.1ppm或更小)。
利用此热处理，可减少氧化物半导体层中的杂质，如水分或氢。
另外，通过在氧化物半导体层上形成氧化物绝缘层并将氧通过氧化物绝缘层引入半导体层，在氧化物半导体中包括的金属和氢之间的键或在金属和羟基之间的键切断，并且氢或羟基与氧反应产生水。然后，在引入氧后进一步进行热处理，由此可容易地作为水消除杂质，如留下的氢或羟基。
氧化物半导体层和含氧的氧化物绝缘层在经过热处理时相互接触，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层提供到氧化物半导体层。
因此，在氧化物半导体层经过在形成氧化物绝缘层前进行的热处理和在形成氧化物绝缘层和氧引入后进行的热处理时，可得到从中消除杂质(如水分和氢)的i型(本征)氧化物半导体层或实质i型氧化物半导体层。
因此，包括高度纯化氧化物半导体层的晶体管的电特征变化受到抑制，并且晶体管电稳定。因此，可提供具有高可靠性的半导体装置。
(实施方案7)
可用所述晶体管(其实例描述于任何实施方案1至6)制造具有显示功能的半导体装置(也称为显示装置)。包括所述晶体管的一些或所有激励电路可在形成像素部分的基片上形成，由此可得到板上系统。
在图6A中，提供密封剂4005，以围绕在第一基片4001上提供的像素部分4002，并用密封剂4005和第二基片4006密封像素部分4002。在图6A中，扫描线激励电路4004和信号线激励电路4003分别用单晶半导体薄膜或多晶半导体薄膜在单独制备的基片上形成，并安装在不同于第一基片4001上由密封剂4005所围绕的区域的区域。不同的信号和电势从柔性印刷电路(FPC)4018a和4018b提供给分别单独形成的信号线激励电路4003和扫描线激励电路4004以及像素部分4002。
在图6B和6C中，提供密封剂4005，以围绕在第一基片4001上提供的像素部分4002和扫描线激励电路4004。在像素部分4002和扫描线激励电路4004上提供第二基片4006。因此，通过第一基片4001、密封剂4005和第二基片4006，用显示元件使像素部分4002和扫描线激励电路4004密封在一起。在图6B和6C中，信号线激励电路4003用单晶半导体薄膜或多晶半导体薄膜在单独制备的基片上形成，并安装在不同于第一基片4001上由密封剂4005所围绕的区域的区域。在图6B和6C中，不同的信号和电势从FPC 4018提供给单独形成的信号线激励电路4003、扫描线激励电路4004和像素部分4002。
虽然图6B和6C分别显示其中信号线激励电路4003单独形成并安装在第一基片4001上的实例，但本发明不限于此结构。扫描线激励电路可单独形成，然后安装，或者可只单独形成信号线激励电路的部分或扫描线激励电路的部分，然后安装。
应注意，连接单独形成的激励电路的方法不受特别限制，可使用玻璃上芯片(COG)法、引线接合法、带式自动焊接(TAB)法等。图6A显示其中信号线激励电路4003和扫描线激励电路4004通过COG法安装的实例。图6B显示其中信号线激励电路4003通过COG法安装的实例。图6C显示其中信号线激励电路4003通过TAB法安装的实例。
显示装置在其范畴之内包括其中密封显示元件的面板和其中在面板上安装IC(如控制器)的模块。
应注意，本说明书中的显示装置包括图像显示装置、显示装置或光源(包括照明装置)。显示装置也在其范畴之内包括以下模块：连接器(如FPC、TAB带或TCP)连接的模块；在其尖端提供印刷线路板的具有TAB带或TCP的模块；和其中集成电路(IC)直接由COG法安装在显示元件上的模块。
在第一基片上提供的像素部分和扫描线激励电路包括多个晶体管，并且可应用在实施方案1至6中所述的任何晶体管。
可用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)作为在显示装置中提供的显示元件。发光元件在其范畴之内包括亮度由电流或电压控制的元件，具体地讲，在其范畴之内包括无机电致发光(EL)元件、有机EL元件等。另外，可使用其对比度由电效应改变的显示介质，例如电子油墨。
现在关于图7、图8和图9描述半导体装置的一个实施方案。图7至图9相当于沿图6B中的线M-N截取的横截面图。
如图7至图9所示，半导体装置包括连接端电极4015和端电极4016。连接端电极4015和端电极4016通过各向异性导电薄膜4019电连接到FPC 4018中包括的端口。
连接端电极4015由与第一电极层4030相同的导电薄膜形成。端电极4016由与晶体管4010和4011的源电极层和漏电极层相同的导电薄膜形成。
在第一基片4001上提供的像素部分4002和扫描线激励电路4004分别包括多个晶体管。在图7至图9中，在像素部分4002中包括的晶体管4010和在扫描线激励电路4004中包括的晶体管4011作为实例显示。在图7中，在晶体管4010和4011上形成氧化物绝缘层4020和保护性绝缘层4024。在图8和图 9中，进一步提供绝缘层4021。应注意，绝缘层4023为作为基膜的绝缘薄膜。
在此实施方案中，实施方案1至6中所示的任何晶体管可应用于晶体管4010和4011。
在晶体管4010和4011中，氧化物半导体层为以下的氧化物半导体层：经高度纯化，并通过将氧引导通过在氧化物半导体层上堆叠的氧化物绝缘层4020且进行热处理，有意地从氧化物半导体层去除杂质，如氢、水分、羟基或氢化物(也称为氢化合物)。通过引入氧，在氧化物半导体中包括的金属和氢之间的键或在金属和羟基之间的键切断，并且氢或羟基与氧反应产生水，这导致容易通过以后进行的热处理作为水排除作为杂质的氢或羟基。
氧通过氧化物半导体层上堆叠的氧化物绝缘层4020引入氧化物半导体层，以便能够控制引入氧的引入深度(引入区域)，并因此可有效地将氧引入氧化物半导体层。
氧化物半导体层和含氧的氧化物绝缘层4020在经过热处理时相互接触，因此，氧(氧化物半导体的主要组分之一并且在去除杂质的步骤还原)可从含氧的氧化物绝缘层4020提供到氧化物半导体层。因此，使氧化物半导体层更加高度地纯化，以变成电i型(本征)。
因此，分别包括高度纯化氧化物半导体层的晶体管4010和4011的电特征变化受到抑制，并且晶体管4010和4011电稳定。如上所述，可得到具有高可靠性的半导体装置，如图7至图9所示的半导体装置。
在此实施方案中，显示了其中导电层提供于绝缘层4024上，以与用于激励电路的晶体管4011的氧化物半导体层的沟道形成区域重叠的实例。导电层在与氧化物半导体层的沟道形成区域重叠的位置提供，由此可进一步减小BT试验前后之间晶体管4011的阈电压改变量。导电层可具有与晶体管4011的栅电极层相同或不同的电势，并且可作为第二栅电极层。导电层的电势可以为GND、0V，或处于浮态。
另外，导电层用于阻挡外电场，即，防止外电场(特别是防止静电)影响内部(包括薄膜晶体管的电路部分)。导电层的阻挡作用可防止由于外电场效应(例如，静电)导致的晶体管的电特征变化。
在像素部分4002提供的晶体管4010电连接到显示元件以组成显示面板。可用多种显示元件作为显示元件，只要能够进行显示。
用液晶元件作为显示元件的液晶显示装置的一个实例显示于图7中。在图7中，液晶元件4013为包括第一电极层4030、第二电极层4031、绝缘层4032、绝缘层4033和液晶层4008的显示元件。应注意，提供作为取向薄膜的绝缘层4032和4033，以便液晶层4008插入其间。第二电极层4031形成于第二基片4006侧上。使第一电极层4030和第二电极层4031与插在它们之间的液晶层4008堆叠。
由参考数字4035表示的柱状间隔通过选择性蚀刻绝缘薄膜得到，并且为了控制液晶层4008的厚度(元件间隙)而提供。或者，也可使用球状间隔。
在用液晶元件作为显示元件的情况下，可使用热致液晶、低分子液晶、高分子液晶、聚合物分散液晶、铁电液晶、反铁电液晶等。根据条件，此液晶材料显示胆甾相、近晶相、立方相、手性向列相、各向同性相等。
或者，可使用无需取向薄膜的显示蓝相的液晶。蓝相是正好在胆甾液晶温度增加时胆甾相变成各向同性相之前产生的液晶相之一。由于蓝相只在窄温度范围出现，为了改善温度范围，将其中混合5%重量或更多手性材料的液晶组合物用于液晶层。包括显示蓝相的液晶和手性剂的液晶组合物具有1毫秒或更小的短响应时间，具有光学各向同性(这使得取向过程不需要)，并且具有小的视角依赖性。另外，由于不需要提供取向薄膜，而且无需摩擦处理，因此，可防止由摩擦处理导致的静电放电损伤，并且可在制造过程中减少液晶显示装置的缺陷和损伤。因此，可提高液晶显示装置的生产能力。使用氧化物半导体层的晶体管具有晶体管的电特征可能由静电的影响而显著改变并偏离设计范围的可能性。因此，更有效的是将显示蓝相的液晶材料用于包括使用氧化物半导体层的晶体管的液晶显示装置。
液晶材料的电阻率为1×109 Ω·cm或更大，优选1×1011 Ω·cm或更大，更优选1×1012 Ω·cm或更大。应注意，本说明书中的电阻率在20℃测量。
考虑像素部分等中提供的晶体管的漏电流设定在液晶显示装置中提供的储存电容器的大小，以便能够保持电荷预定时间。可考虑晶体管等的断路电流设定储存电容器的大小。由于使用包括高纯度氧化物半导体层的晶体管，足以提供具有相对于各像素的液晶电容量为1/3或更小(优选1/5或更小)的电容量的储存电容器。
在使用高度纯化氧化物半导体层的此实施方案使用的晶体管中，可使断路状态的电流(断路电流)小。因此，可长期保持电信号，如图像信号，并且在电源打开时可将写间隔设定为长。因此，可减小刷新操作的频率，这产生抑制功率消耗的作用。
在此实施方案中使用的包括高度纯化氧化物半导体层的晶体管的场效应迁移率可相对高，由此高速操作是可能的。例如，在能够高速操作的此晶体管用于液晶显示装置时，可在一个基片上形成在像素部分的开关晶体管和在激励电路部分的激励晶体管。即，由于不另外需要由硅晶片等形成的半导体装置作为激励电路，可减少半导体装置的组件数。另外，通过在像素部分使用可高速操作的晶体管，可提供高品质图像。
对于液晶显示装置，可使用扭曲向列(TN)模式、平面内切换(IPS)模式、边缘场切换(FFS)模式、轴对称取向微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
优选通常黑色的液晶显示装置，例如利用垂直取向(VA)模式的透射液晶显示装置。一些实例作为垂直取向模式给出，例如，可利用多畴垂直取向(MVA)模式、图案化垂直取向(PVA)模式、ASV模式。另外，此实施方案可应用于VA液晶显示装置。VA液晶显示装置具有其中液晶显示面板的液晶分子取向受控的一种形式。在VA液晶显示装置中，在不施加电压时，液晶分子以关于面板表面垂直的方向取向。另外可使用一种称为畴相乘或多畴设计的方法，其中将像素分成一些区域(亚像素)，并且分子在其各自的区域以不同方向取向。
在显示装置中，适当提供黑色矩阵(阻光层)、光学元件(光学基片)(例如，偏振元件)、延迟元件或抗反射元件等。例如，通过使用偏振基片和延迟基片，可得到圆偏振。可用背光、侧光等作为光源。
可用渐进法、交错法等作为像素部分中的显示方法。在彩色显示时像素中控制的颜色元素不限于三种颜色：R、G和B(R、G和B分别对应于红色、绿色和蓝色)。例如，可使用R、G、B和W(W相当于白色)或R、G、B和一种或多种黄色、青色、品红等。显示区域的大小在颜色元素的各点之间可以不同。应注意，本发明不限于应用于彩色显示的显示装置，而且也可应用于单色显示的显示装置。
或者，可用利用电致发光的发光元件作为显示装置中包括的显示元件。利用电致发光的发光元件根据是否发光材料为有机化合物或无机化合物分类。通常将前者称为有机EL元件，将后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极注入含有发光有机化合物的层，并且电流流动。载体(电子和空穴)重组，因此激发发光有机化合物。发光有机化合物从激发态返回到基态，从而发光。由于此机制，将此发光元件称为电流激发发光元件。
根据其元件结构，将无机EL元件分成分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光层，其中发光材料的颗粒分散于粘合剂，并且其发光机制是利用供体能级和受体能级的供体-受体重组类型发光。薄膜无机EL元件具有以下结构，其中发光层夹在介电层之间，这些介电层进一步夹在电极之间，其发光机制是利用金属离子的内部-壳电子跃迁的局域型发光。应注意，在此描述有机EL元件的实例作为发光元件。
为了提取从发光元件发射的光，只要一对电极的至少之一透明，就是可接受的。然后，在基片上形成晶体管和发光元件。发光元件可具有任何以下结构：顶部发射结构，其中光通过与基片相反的表面提取；底部发射结构，其中光通过在基片侧的表面提取；或双发射结构，其中光通过与基片相反的表面和在基片侧的表面提取。
用发光元件的发光装置作为显示元件的实例显示于图8中。作为显示元件的发光元件4513电连接到在像素部分4002中提供的晶体管4010。发光元件4513具有第一电极层4030、电致发光层4511和第二电极层4031的堆叠层结构，但不限于此结构。根据其中从发光元件4513提取光的方向等，可适当改变发光元件4513的结构。
可用有机绝缘材料或无机绝缘材料形成隔墙4510。特别优选用光敏树脂材料形成隔墙4510，以在第一电极层4030上具有孔部分，以便形成孔部分的侧壁，作为具有连续曲率的倾斜表面。
可用单层或许多层的堆叠层形成电致发光层4511。
为了防止氧、氢、水分、二氧化碳等进入发光元件4513，可在第二电极层4031和隔墙4510上形成保护性薄膜。可形成氮化硅薄膜、氮氧化硅薄膜、DLC薄膜等作为保护性薄膜。在用第一基片4001、第二基片4006和密封剂4005密封的空间中，提供填充剂4514并紧密密封。优选用具有高气密性和很少脱气的覆盖材料或保护性薄膜(例如，层压薄膜或紫外可固化树脂薄膜)包装(密封)发光元件，以便以此方式不使发光元件暴露于外部空气。
作为填充剂4514，可用紫外可固化树脂或热固性树脂，以及惰性气体(例如，氮或氩)，且可使用聚氯乙烯(PVC)、丙烯酸类、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)、乙烯-乙酸乙烯酯(EVA)等。例如，氮用于填充剂。
如果需要，可在发光元件的发光表面上适当提供光学薄膜，例如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(1/4波片或半波片)或滤色片。另外，偏振片或圆偏振片可提供有抗反射薄膜。例如，可进行防眩处理，由此，可通过在表面上的突出和凹陷扩散反射光，以减弱眩光。
可提供其中驱动电子油墨的电子纸作为显示装置。电子纸也称为电泳显示装置(电泳显示器)，它的优点是具有与普通纸相同的易读性，它具有比其它显示装置更小的功率消耗，并且它可设置为具有薄轻形式。
电泳显示装置可具有不同模式。电泳显示装置含有分散于溶剂或溶质中的许多微囊，各微囊含有带正电荷的第一颗粒和带负电荷的第二颗粒。通过对微囊施加电场，微囊中的颗粒相互以相反方向移动，并且只显示在一侧聚集的颗粒的颜色。应注意，第一颗粒和第二颗粒分别含有颜料，并且没有电场不移动。另外，第一颗粒和第二颗粒具有不同的颜色(可以无色)。
因此，电泳显示装置为利用所谓介电电泳效应的显示装置，由此效应，具有高介电常数的物质移到高电场区域。
其中以上微囊分散于溶剂的溶液称为电子油墨。此电子油墨可印刷于玻璃、塑料、布、纸等的表面上。另外，通过使用具有颜料的滤色片或颗粒，也可得到彩色显示器。
应注意，微囊中的第一颗粒和第二颗粒可分别由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电色材料和磁泳材料的单一材料形成或由任何这些材料的复合材料形成。
使用扭转球显示方法的显示装置可用作电子纸。扭转球显示方法是指以下方法，其中分别着白色和黑色的球形颗粒在作为用于显示元件的电极层的第一电极层和第二电极层之间排列，并且在第一电极层和第二电极层之间产生电势差，以控制球形颗粒的取向，以便进行显示。
图9显示有源矩阵电子纸作为半导体装置的一个实施方案。图9中的电子纸为使用扭转球显示方法的显示装置的一个实例。扭转球显示方法是指以下方法，其中分别着白色和黑色的球形颗粒在显示元件中包括的电极层之间排列，并且在电极层之间产生电势差，以控制球形颗粒的取向，以便进行显示。
在连接到晶体管4010的第一电极层4030和在第二基片4006上提供的第二电极层4031之间，提供分别包括黑色区域4615a、白色区域4615b和围绕所述区域的用液体填充的空腔4612的球形颗粒4613。围绕球形颗粒4613的空间用填充剂4614填充，例如树脂。第二电极层4031相当于公共电极(反电极)。第二电极层4031电连接到公共电势线。
应注意，在图7至图9中，可用柔韧性基片以及玻璃基片作为第一基片4001和第二基片4006。例如，可使用具有透光性质的塑料基片。对于塑料，可使用玻璃纤维增强塑料(FRP)片、聚氟乙烯(PVF)薄膜、聚酯薄膜或丙烯酸类树脂薄膜。也可使用具有其中铝箔夹在PVF薄膜或聚酯薄膜之间的结构的片。
氧化物绝缘层4020和保护性绝缘层4024作为晶体管的保护性薄膜。
另外，氧化物绝缘层4020具有向氧化物半导体层提供氧的功能，氧在去除杂质如氢、水分、羟基和氢化物的步骤还原。
作为氧化物绝缘层4020，可通过溅射法形成含有很多氧的绝缘层，例如氧化硅层或氧氮化硅层。
应注意，保护性绝缘层4024防止大气中包括的污染杂质如有机物质、金属或水蒸气进入，因此，致密薄膜优选用于保护性绝缘层4024。作为保护性绝缘层4024，可通过溅射法形成氮化硅薄膜、氧氮化硅薄膜、氧化铝薄膜、氮化铝薄膜、氧氮化铝薄膜或氮氧化铝薄膜的单层或堆叠层。
可用具有耐热性的有机材料形成作为平面化绝缘薄膜的绝缘层4021，例如丙烯酸类、聚酰亚胺、苯并环丁烯、聚酰胺或环氧树脂。除了这些有机材料外，也可使用低介电常数材料(低k材料)、基于硅氧烷的树脂、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等。应注意，通过堆叠由这些材料形成的多个绝缘薄膜，可形成绝缘层。
对形成氧化物绝缘层4020、保护性绝缘层4024和绝缘层4021的方法没有特别限制，根据其材料，可使用任何下列方法例如溅射法、SOG法、旋涂、浸渍、喷涂或微滴排出法(例如，喷墨法、丝网印刷或胶版印刷)；工具(设备)例如刮刀、辊涂器、幕涂器或刮刀涂覆器等。
显示装置通过透射来自光源或显示元件的光进行显示。因此，在透射光的像素部分中提供的基片和薄膜(例如绝缘薄膜和导电薄膜)对于可见光波长范围的光具有透光性质。
对显示元件施加电压的第一电极层4030和第二电极层4031(分别可称为像素电极层、公共电极层、反电极层等)可具有光透射或光反射性质，这取决于提取光的方向、提供电极层的位置和电极层的图形结构。
透光导电材料可用于第一电极层4030和第二电极层4031，例如含有氧化钨的氧化铟、含有氧化钨的氧化锌铟、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以后称为ITO)、氧化铟锌或加入氧化硅的氧化铟锡。
可用一种或多种选自例如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)或银(Ag)的金属、其合金及其氮化物形成第一电极层4030和第二电极层4031。
可将含有导电高分子(也称为导电聚合物)的导电组合物用于第一电极层4030和第二电极层4031。可用所谓的π-电子共轭导电聚合物作为导电高分子。例如，可给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、两种或更多种苯胺、吡咯和噻吩的共聚物或其衍生物。
由于晶体管容易因静电等而破坏，优选提供用于保护激励电路的保护性电路。保护性电路优选用非线性元件形成。
如上所述，通过使用实施方案1至6中所示的任何晶体管，可提供具有多种功能的半导体装置。
(实施方案8)
在使用实施方案1至6中所示的任何晶体管时，可制造用于读取对象数据的具有图像传感器功能的半导体装置。
图10A显示具有图像传感器功能的半导体装置的实例。图10A为光传感器的等效电路，且图10B为显示光传感器的部分的横截面图。
在光电二极管602中，一个电极电连接到光电二极管复位信号线658，另一个电极电连接到晶体管640的栅。晶体管640的源和漏之一电连接到光传感器基准信号线672，其源和漏的另一个电连接到晶体管656的源和漏之一。晶体管656的栅电连接到栅信号线659，其源和漏的另一个电连接到光传感器输出信号线671。
应注意，在本说明书的电路图中，使用氧化物半导体层的晶体管由符号“OS”表示，以便能够将它标识为包括氧化物半导体层的晶体管。在图10A中，晶体管640和晶体管656为使用氧化物半导体层的晶体管。
图10B为光传感器中光电二极管602和晶体管640的横截面图。作为传感器的光电二极管602和晶体管640在具有绝缘表面的基片601(TFT基片)上提供。基片613提供在光电二极管602和晶体管640上，它们之间插入粘合剂层608。
在晶体管640上提供绝缘层631、保护性绝缘层632、层间绝缘层633和层间绝缘层634。在层间绝缘层633上提供光电二极管602。在光电二极管602中，在层间绝缘层633上形成的电极层641和在层间绝缘层634上形成的电极层642之间，从层间绝缘层633侧依次堆叠第一半导体层606a、第二半导体层606b和第三半导体层606c。
电极层641电连接到层间绝缘层634中形成的导电层643，电极层642通过电极层644电连接到栅电极层645。栅电极层645电连接到晶体管640的栅电极层，且光电二极管602电连接到晶体管640。
在此，作为实例显示一个其中作为第一半导体层606a的具有p型电导率的半导体层、作为第二半导体层606b的高电阻半导体层(i-型半导体层)和作为第三半导体层606c的具有n型电导率的半导体层堆叠的PIN光电二极管。
第一半导体层606a为p型半导体层，并且可用含有给予p型电导率的杂质元素的非晶硅薄膜形成。使用含有属于第13族的杂质元素(例如，硼(B))的半导体源气体，通过等离子CVD法形成第一半导体层606a。可用硅烷(SiH4)作为半导体源气体。或者，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外或者，可形成不含有杂质元素的非晶硅薄膜，然后可用扩散法或离子植入法将杂质元素引入非晶硅薄膜。为了使杂质元素扩散，可在通过离子植入法等引入杂质元素后进行加热等。在此情况下，可用LPCVD法、蒸气薄膜形成法、溅射法等作为形成非晶硅薄膜的方法。优选形成具有10nm至50nm(含)的厚度的第一半导体层606a。
第二半导体层606b为i型半导体层(本征半导体层)，并且用非晶硅薄膜形成。关于形成第二半导体层606b，用半导体源气体通过等离子CVD法形成非晶硅薄膜。可用硅烷(SiH4)作为半导体源气体。或者，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。或者可通过LPCVD法、蒸气薄膜形成法、溅射法等形成第二半导体层606b。优选形成具有200nm至1000nm(含)厚度的第二半导体层606b。
第三半导体层606c为n型半导体层，并且用含有给予n型电导率的杂质元素的非晶硅薄膜形成。使用含有属于第15族的杂质元素(例如，磷(P))的半导体源气体，通过等离子CVD法形成第三半导体层606c。可用硅烷(SiH4)作为半导体源气体。或者，可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外或者，可形成不含有杂质元素的非晶硅薄膜，然后可用扩散法或离子植入法将杂质元素引入非晶硅薄膜。为了使杂质元素扩散，可在通过离子植入法等引入杂质元素后进行加热等。在此情况下，可用LPCVD法、蒸气薄膜形成法、溅射法等作为形成非晶硅薄膜的方法。优选形成具有20nm至200nm(含)的厚度的第三半导体层606c。
不必用非晶半导体形成第一半导体层606a、第二半导体层606b和第三半导体层606c，它们可用多晶半导体、微晶半导体(半非晶半导体(SAS))形成。
微晶半导体属于考虑吉布斯自由能时非晶和单晶之间的中间体的亚稳状态。即，微晶半导体为具有在自由能方面稳定的第三状态的半导体，并且具有短程序列和晶格畸变。柱状或针状晶体以相对于基片表面法线方向生长。微晶硅(微晶半导体的典型实例)的拉曼光谱位于低于520cm-1的波数，520cm-1代表单晶硅的拉曼光谱峰。即，微晶硅的拉曼光谱峰存在于520cm-1(代表单晶硅)和480cm-1(代表非晶硅)之间。另外，为了终止悬空键，微晶硅含有至少1原子%或更多的氢或卤素。另外，微晶硅含有稀有气体元素，例如氦、氩、氪或氖，以进一步促进晶格畸变，以便提高稳定性，并且可得到有利的微晶半导体薄膜。
通过高频等离子CVD法利用数十至数百兆赫兹频率，或通过微波等离子CVD法利用1GHz或更高的频率，可形成这种微晶半导体薄膜。一般，使用用氢稀释的硅氢化合物，例如SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4，可形成微晶半导体薄膜。除了硅氢化合物和氢外，利用一种或多种选自氦、氩、氪或氖的稀有气体元素稀释，可形成微晶半导体薄膜。在那种情况下，氢与硅氢化合物的流量比为5:1至200:1，优选50:1至150:1，更优选100:1。另外，可将碳化物气体(例如CH4或C2H6)、锗气体(例如GeH4或GeF4)、F2等混入含硅气体。
由于光电效应产生的空穴的迁移率低于电子，在p型半导体层侧的表面用作光接收平面时，PIN光电二极管具有更好的特征。在此描述一个实例，其中通过光电二极管602从基片601的表面(它上面形成PIN光电二极管)接收的光622转化成电信号。接近具有与光接收平面上半导体层侧相反电导率类型的半导体层侧的光为干扰光，因此，优选由阻光导电薄膜形成电极层。或者，可用n型半导体层侧的表面作为光接收平面。
使用绝缘材料，绝缘层631、保护性绝缘层632、层间绝缘层633和层间绝缘层634，可根据材料用以下方法形成，例如溅射法、SOG法、旋涂、浸渍、喷涂或微滴排出法(例如，喷墨法、丝网印刷、胶版印刷等)；或工具(设备)例如刮刀、辊涂器、幕涂器或刮刀涂覆器。
作为绝缘层631，可用氧化物绝缘层例如氧化硅层、氧氮化硅层、氧化铝层、氧氮化铝层等的单层或堆叠层。
作为保护性绝缘层632的无机绝缘材料，可用氮化物绝缘层例如氮化硅层、氮氧化硅层、氮化铝层、氮氧化铝层等的单层或堆叠层。优选利用高密度等离子CVD并使用微波(2.45GHz)，因为能够形成具有高击穿电压的致密高品质绝缘层。
为了减小表面粗糙度，作为平面化绝缘薄膜的绝缘层优选用作层间绝缘层633和634。对于层间绝缘层633和634，可使用具有耐热性的有机绝缘材料例如聚酰亚胺、丙烯酸类树脂、苯并环丁烯树脂、聚酰胺或环氧树脂。除了这些有机绝缘材料外，可使用低介电常数材料(低k材料)、基于硅氧烷的树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等的单层或堆叠层。
通过检测进入光电二极管602的光622，可读取对象的数据。应注意，可在读取对象的数据时使用光源，例如背光。
可用实施方案1至6中作为实例显示的晶体管作为晶体管640。包括通过从氧化物半导体层有意地去除杂质(如氢、水分、羟基或氢化物(也称为氢化合物))的高度纯化的氧化物层的晶体管具有抑制的电特征变化，并且电稳定。因此，可提供具有高可靠性的半导体装置。
此实施方案可与其它实施方案中所述的结构以适当组合实施。
(实施方案9)
在本说明书中公开的液晶显示装置可应用于多种电子装置(包括游戏机)。电子装置的实例为电视机(也称为电视或电视接收机)、电脑等的监视器、摄像机(例如数字摄像机或数字视频摄像机)、数字相框、移动手机(也称为移动电话或移动电话装置)、便携式游戏机、便携式信息终端、音频重现装置、大型游戏机(例如，弹球盘机)等。以下描述包括任何以上实施方案中所述液晶显示装置的电子装置的实例。
FIG. 11A显示电子书阅读器(也称为e-书阅读器)，该阅读器可包括外壳9630、显示部分9631、操作键9632、太阳能电池9633和充放电控制电路9634。FIG. 11A中所示的e-书阅读器具有在显示部分上显示各种信息(例如，静止图像、活动图像和文本图像)的功能、在显示部分上显示日历、日期、时间等的功能、操作或编辑在显示部分上显示的信息的功能、控制各种软件(程序)处理的功能等。应注意，在图11A中，充放电控制电路9634具有电池9635和DCDC转换器(以后简称为转换器)9636作为实例。在任何实施方案1至8中所示的半导体装置应用于显示部分9631时，可得到高度可靠的e-书阅读器。
在用透反或反射液晶显示装置作为图11A中所示结构中的显示部分9631时，可在比较明亮的环境中使用e-书阅读器。在那种情况下，可有效进行太阳能电池9633发电和电池9635充电，这是优选的。由于太阳能电池9633可适当在外壳9630的空间(表面或后表面)上提供，因此，可有效使电池9635充电，这是优选的。在用锂离子电池作为电池9635时，有小型化等的优点。
图11A中所示的充放电控制电路9634的结构和操作关于图11B的框图描述。图11B显示太阳能电池9633、电池9635、转换器9636、转换器9637、开关SW1至SW3和显示部分9631。充放电控制电路9634包括电池9635、转换器9636、转换器9637和开关SW1至SW3。
首先对太阳能电池9633用外部光产生电的情况的操作实例给予解释。由太阳能电池9633产生的电力由转换器9636升高或降低到在电池9635中储存的电压。在来自太阳能电池9633的电力用于操作显示部分9631时，开关SW1打开，电力由转换器9637升高或降低到显示部分9631所需的电压。在显示部分9631上不进行显示时，开关SW1可以关闭，开关SW2可以打开，由此使电池9635充电。
下一步，对于太阳能电池9633不用外部光产生电力的情况描述操作的实例。在开关SW3打开时，电池9635中储存的电力由转换器9637升高或降低。然后用来自电池9635的电力操作显示部分9631。
应注意，在此，太阳能电池9633显示为充电装置的实例，然而，使电池9635充电可通过另一个装置进行。或者，可使用另一个充电装置的组合。
图12A显示笔记本电脑，包括主体3001、外壳3002、显示部分3003、键盘3004等。在任何实施方案1至8中所示的半导体装置应用于显示部分3003时，可得到高度可靠的笔记本电脑。
图12B为便携式信息终端(PDA)，在主体3021中包括显示部分3023、外部接口3025、操作按钮3024等。为了操作，包括输入笔3022作为附件。通过任何实施方案1至8中所示的半导体装置应用于显示部分3023，可得到具有较高可靠性的便携式信息终端(PDA)。
图12C为e-书阅读器的实例。例如，e-书阅读器2700包括两个外壳，外壳2701和外壳2703。外壳2701和外壳2703与铰链2711组合，以便能够用铰链2711作为轴翻开和合上e-书阅读器2700。利用这种结构，可象纸书一样操作e-书阅读器2700。
显示部分2705和显示部分2707分别结合到外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一个图像或不同的图像。在不同显示部分上显示不同图像的结构中，例如，右面显示部分(图12C中的显示部分2705)可显示文本，左面显示部分(图12C中的显示部分2707)可显示图像。在任何实施方案1至8中所示的半导体装置应用于显示部分2705和2707时，可得到具有高可靠性的e-书阅读器2700。
图12C显示其中外壳2701提供有操作部分等的实例。例如，外壳2701提供有电源开关2721、操作键2723、扬声器2725等。可用操作键2723翻页。应注意，也可在上面提供显示部分的外壳的表面上提供键盘、指点装置等。另外，可在外壳的背表面或侧表面上提供外接端口(耳机端口、USB端口等)、记录介质插入部分等。另外，e-书阅读器2700可具有电子词典的功能。
e-书阅读器2700可具有能够无线传输和接收数据的配置。通过无线通信，可从电子书服务商购买和下载所需的书数据等。
图12D为移动电话，包括两个外壳，外壳2800和外壳2801。外壳2801包括显示面板2802、扬声器2803、送话器2804、指点装置2806、摄像镜头2807、外接端口2808等。外壳2800包括具有便携式信息终端充电功能的太阳能电池2810、外部记忆卡插槽2811等。另外，在外壳2801中并入天线。在任何实施方案1至8中所示的半导体装置应用于显示面板2802时，可得到高度可靠的移动电话。
另外，显示面板2802提供有触摸板。显示的多个操作键2805在图12D中由虚线指示。应注意，其中也包括升压电路，由此使来自太阳能电池2810的电压输出增加到对各电路足够高。
在显示面板2802中，可根据使用模式适当改变显示方向。移动电话在与显示面板2802相同的表面上提供有摄相镜头2807，因此，可用作视频电话。扬声器2803和送话器2804可用于视频电话、录音和播放声音等以及语音通话。另外，在它们如图12D中所示展示状态的外壳2800和2801可通过滑动而移动，以便一个重叠在另一个上，因此，可减小移动电话尺寸，这使移动电话适合携带。
外接端口2808可连接到AC插座和各种类型的线(如USB线)，并且可充电、与个人电脑数据通信。另外，通过将存储介质插入外部记忆卡插槽2811，可储存大量数据，并且可以移动。
除了以上功能外，还可提供红外通信功能、电视接收功能等。
图12E为数字视频摄像机，包括主体3051、显示部分A 3057、目镜3053、操作开关3054、显示部分B 3055、电池3056等。在任何实施方案1至8中所示的半导体装置应用于显示部分A 3057和显示部分B3055时，可得到高度可靠的数字视频摄像机。
图12F显示电视机的一个实例。在电视机9600中，在外壳9601中结合显示部分9603。显示部分9603可显示图像。在此，外壳9601由支座9605支撑。在任何实施方案1至8中所示的半导体装置应用于显示部分9603时，可得到具有高可靠性的电视机9600。
通过外壳9601中包括的操作开关或单独的遥控器，可操作电视机9600。遥控器可提供有显示部分，用于显示来自遥控器的数据输出。
应注意，电视机9600提供有接收器、调制解调器等。利用接收器，可接收一般电视广播。另外，在显示装置通过调制解调器有线或无线连接到通信网络时，可进行单向(从发送器到接收器)或双向(在发送器和接收器之间或在接收器之间)进行信息通信。
此实施方案可适当与其它实施方案中所述的结构组合实施。
[实施例1]
在本实施例中，制造实施方案4中图4B中所示的顶栅晶体管。同时，制造用于评价片电阻的试验元件组(TEG)，并评价其中引入氧的氧化物半导体层的片电阻。首先，参考图13A和13B描述制造晶体管和TEG的方法。
如图13A所示，晶体管540包括在具有绝缘表面的基片500上形成的基层536、氧化物半导体层503、源电极层505a、漏电极层505b、栅绝缘层567、栅电极层501、保护性绝缘层569、布线层565a和布线层565b。
TEG 550包括在具有绝缘表面的基片500上形成的基层536、氧化物半导体层503、与源电极层505a和漏电极层505b同时形成的电极层505c和栅绝缘层567。应注意，图13A中所示的TEG 550为相当于图13B中所示的虚线AA1-AA2的横截面图。
图13B显示图13A中所示的TEG 550的平面图。在氧化物半导体层503上形成梳形电极层505c。氧化物半导体层503的片电阻可通过对电极层505c施加电压来测量。未形成电极层505c的区域具有L/W＝100μm/50000μm的大小。
下一步，描述制造图13A和13B中所示晶体管540和TEG 550的方法。
首先，通过溅射方法在100℃在基片500上形成氧化硅薄膜(具有300nm厚度)作为基层536。
下一步，使用基于In-Ga-Zn-O的金属氧化物靶(In2O3:Ga2O3:ZnO＝1:1:1)在基层536上形成具有30nm厚度的氧化物半导体层。氧化物半导体层在以下条件下形成：压力为0.4Pa，直流(DC)电源为0.5kW，气氛为含氩和氧的气氛(氩:氧＝30sccm:15sccm)，温度为200℃。
选择性蚀刻氧化物半导体层，从而形成岛形氧化物半导体层503。随后，通过溅射法在200℃在氧化物半导体层503上形成钨薄膜(具有50nm厚度)作为导电薄膜，作为源电极层和漏电极层。在此，选择性蚀刻钨薄膜，以形成源电极层505a、漏电极层505b和电极层505c。
栅绝缘层567形成于源电极层505a、漏电极层505b、电极层505c、其部分暴露的氧化物半导体层503和基层536上。通过等离子CVD法形成氧氮化硅薄膜(具有30nm厚度)作为栅绝缘层567。应注意，在此实施例中，未形成图4B中所示作为栅绝缘层的保护性绝缘层。
通过栅绝缘层567将氧引入氧化物半导体层503(氧引入)。氧引入使用离子植入法。使用16O2(16O＋)作为源气体，在25keV加速电压进行处理。应注意，氧引入在三种条件下进行：无氧引入，以4.5×1014个离子/cm2的剂量氧引入，以4.5×1015个离子/cm2的剂量氧引入，形成三种样品。
在氮气氛下在450℃进行第一热处理1小时后，利用溅射设备，在栅绝缘层567上形成氮化钽薄膜(具有30nm厚度)和钨薄膜(具有370nm厚度)的堆叠层作为栅电极层。然后，选择性蚀刻堆叠层，从而形成栅电极层501。
通过溅射法在200℃形成氧化硅薄膜(具有300nm厚度)作为保护性绝缘层569，以与栅电极层501和栅绝缘层567接触。在此，选择性蚀刻作为保护性绝缘层569和栅绝缘层567的氧化硅薄膜，以便在接触区域形成孔。
作为连接布线，通过溅射法，按此次序堆叠钛薄膜(具有50nm厚度)、铝薄膜(具有100nm厚度)和钛薄膜(具有5nm厚度)。选择性蚀刻以上堆叠层，由此形成布线层565a和布线层565b。
通过以上步骤，形成晶体管540和TEG 550。
通过使用图13中所示的TEG 550，测量氧化物半导体层503的片电阻。片电阻的测量结果显示于图14中。
在图14的图表中，垂直轴显示片电阻的测量结果，水平轴显示氧引入的各自条件。应注意，在水平轴显示的绘图571、572和573分别对应于以下条件：无氧引入，以4.5×1014个离子/cm2的剂量氧引入，和以4.5×1015个离子/cm2的剂量氧引入。各绘图显示13个TEG的数据用于评价在玻璃基片上形成的片电阻。
从图14的图表看出，在绘图571中在无氧引入的条件下，片电阻为1.0×107Ω/cm2至1.7×108Ω/cm2。在绘图572中以4.5×1014个离子/cm2的剂量氧引入的条件下，片电阻为1.0×108 Ω/cm2至1.0×109 Ω/cm2。在绘图573中以4.5×1015个离子/cm2的剂量氧引入的条件下，片电阻为1.0×108 Ω/cm2至1.0×1010 Ω/cm2。
如上所述，可以看到，在氧通过作为氧化物绝缘层的栅绝缘层567引入氧化物半导体层503时，氧化物半导体层503的片电阻增加。另外，证明氧化物半导体层503的片电阻可通过引入氧的浓度控制。
以上结果显示，在形成氧化物绝缘层(栅绝缘层)以与氧化物半导体层接触，氧通过氧化物绝缘层引入(氧引入)，并进行热处理时，作为氧化物半导体主要组分之一的氧可从含氧的氧化物绝缘层提供到氧化物半导体层。因此，使氧化物半导体层更加高度纯化为电i型(本征)，并且氧化物半导体层的片电阻增加。
因此，可提供使用氧化物半导体的具有高可靠性和稳定电特征的半导体装置。
此实施例可适当与其它实施方案中所述的任何结构组合实施。
本申请基于2010 年2月26日向日本专利局提交的日本专利申请序列号2010-042024，其全部内容通过引用结合到本文中。

Claims (23)

1. 一种制造半导体装置的方法，所述方法包含以下步骤：
形成氧化物半导体层；
形成氧化物绝缘薄膜，以与氧化物半导体层接触；
将氧通过氧化物绝缘薄膜加入氧化物半导体层；
对氧化物绝缘薄膜和氧化物半导体层进行热处理。
2. 权利要求1的制造半导体装置的方法，其中在氧化物半导体层上形成氧化物绝缘薄膜之前对氧化物半导体层进行热处理。
3. 权利要求1的制造半导体装置的方法，其中加氧的步骤通过用加速氧照射氧化物半导体层来进行。
4. 权利要求1的制造半导体装置的方法，其中加氧的步骤通过离子植入法或离子掺杂法来进行。
5. 权利要求1的制造半导体装置的方法，其中氧化物绝缘薄膜为通过溅射方法形成的氧化硅薄膜。
6. 权利要求1的制造半导体装置的方法，所述方法进一步包含以下步骤：
在基片上形成栅电极；
在栅电极上形成栅绝缘层；
通过使氧化物绝缘薄膜图形化形成氧化物绝缘层；
在氧化物半导体层和氧化物绝缘层上形成源电极和漏电极，
其中氧化物半导体层形成于栅绝缘层上。
7. 权利要求1的制造半导体装置的方法，其中氧化物半导体层包含铟。
8. 一种制造半导体装置的方法，所述方法包含以下步骤：
在基片上形成第一栅电极层；
在第一栅电极层上形成栅绝缘层；
在栅绝缘层上形成氧化物半导体层；
在氧化物半导体层上形成源电极层和漏电极层；
在氧化物半导体层、源电极层和漏电极层上形成氧化物绝缘层，以与氧化物半导体层接触；
将氧通过氧化物绝缘层加入氧化物半导体层；
对氧化物绝缘层和氧化物半导体层进行热处理；并且
在氧化物绝缘层上形成第一绝缘层。
9. 权利要求8的制造半导体装置的方法，其中在氧化物半导体层上形成氧化物绝缘层之前对氧化物半导体层进行热处理。
10. 权利要求8的制造半导体装置的方法，其中加氧的步骤通过用加速氧照射氧化物半导体层来进行。
11. 权利要求8的制造半导体装置的方法，其中加氧的步骤通过离子植入法或离子掺杂法来进行。
12. 权利要求8的制造半导体装置的方法，其中氧化物绝缘层为通过溅射法形成的氧化硅层。
13. 权利要求8的制造半导体装置的方法，其中第一绝缘层为通过溅射法形成的氮化硅层。
14. 权利要求8的制造半导体装置的方法，其中形成氧化物半导体层，以完全与第一栅电极层重叠。
15. 权利要求8的制造半导体装置的方法，所述方法进一步包含在第一绝缘层上形成第二栅电极层以重叠第一栅电极层的步骤。
16. 权利要求8的制造半导体装置的方法，其中氧化物半导体层包含铟。
17. 一种制造半导体装置的方法，所述方法包含以下步骤：
在基片上形成源电极层和漏电极层；
在源电极层和漏电极层上形成氧化物半导体层；
形成氧化物绝缘层，以与氧化物半导体层接触；
将氧通过氧化物绝缘层加入氧化物半导体层；
对氧化物绝缘层和氧化物半导体层进行热处理；
在氧化物绝缘层上形成第一绝缘层；并且
在与氧化物半导体层重叠的第一绝缘层上形成栅电极层。
18. 权利要求17的制造半导体装置的方法，其中在氧化物半导体层上形成氧化物绝缘层之前对氧化物半导体层进行热处理。
19. 权利要求17的制造半导体装置的方法，其中加氧的步骤通过用加速氧照射氧化物半导体层来进行。
20. 权利要求17的制造半导体装置的方法，其中加氧的步骤通过离子植入法或离子掺杂法来进行。
21. 权利要求17的制造半导体装置的方法，其中氧化物绝缘层为通过溅射法形成的氧化硅层。
22. 权利要求17的制造半导体装置的方法，其中第一绝缘层为通过溅射法形成的氮化硅层。
23. 权利要求17的制造半导体装置的方法，其中氧化物半导体层包含铟。
CN201180011339.6A 2010-02-26 2011-01-27 制造半导体装置的方法 Active CN102763203B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110607331.1A CN113540253A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法
CN201610836732.3A CN106340542A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010042024 2010-02-26
JP2010-042024 2010-02-26
PCT/JP2011/052198 WO2011105184A1 (en) 2010-02-26 2011-01-27 Method for manufacturing semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201610836732.3A Division CN106340542A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法
CN202110607331.1A Division CN113540253A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN102763203A true CN102763203A (zh) 2012-10-31
CN102763203B CN102763203B (zh) 2016-10-26

Family

ID=44505505

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201180011339.6A Active CN102763203B (zh) 2010-02-26 2011-01-27 制造半导体装置的方法
CN202110607331.1A Pending CN113540253A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法
CN201610836732.3A Pending CN106340542A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202110607331.1A Pending CN113540253A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法
CN201610836732.3A Pending CN106340542A (zh) 2010-02-26 2011-01-27 制造半导体装置的方法

Country Status (6)

Country Link
US (5) US8551824B2 (zh)
JP (10) JP5216883B2 (zh)
KR (11) KR101969291B1 (zh)
CN (3) CN102763203B (zh)
TW (1) TWI524429B (zh)
WO (1) WO2011105184A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762246A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
CN105914134A (zh) * 2016-05-27 2016-08-31 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
CN109390413A (zh) * 2018-10-29 2019-02-26 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN111430367A (zh) * 2019-01-10 2020-07-17 株式会社日本显示器 半导体器件和显示装置

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2624326A4 (en) * 2010-09-29 2017-05-10 Posco Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8772094B2 (en) 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
JP6030929B2 (ja) * 2012-11-20 2016-11-24 株式会社半導体エネルギー研究所 評価方法
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US20160300954A1 (en) * 2013-12-02 2016-10-13 Joled Inc. Thin-film transistor and manufacturing method for same
KR102264987B1 (ko) * 2013-12-02 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103700705B (zh) * 2013-12-09 2017-07-28 深圳市华星光电技术有限公司 一种igzo电晶体制造方法
KR102216310B1 (ko) * 2014-02-24 2021-02-18 한국전자통신연구원 산화물 반도체 형성방법
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6390122B2 (ja) * 2014-03-10 2018-09-19 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
US20170323907A1 (en) 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2016125051A1 (en) 2015-02-04 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10115828B2 (en) 2015-07-30 2018-10-30 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
CN109244089B (zh) * 2017-07-10 2021-08-17 京东方科技集团股份有限公司 一种感测基板及其制作方法、显示装置
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
US11022853B2 (en) * 2018-08-24 2021-06-01 Sharp Kabushiki Kaisha Display panel
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
KR20220108255A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US11682712B2 (en) 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN101278403A (zh) * 2005-10-14 2008-10-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
WO2010002608A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20110003429A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63284522A (ja) * 1987-05-18 1988-11-21 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
JP2890681B2 (ja) * 1990-06-07 1999-05-17 ソニー株式会社 多層配線構造の半導体装置製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
FR2702286B1 (fr) * 1993-03-04 1998-01-30 Samsung Electronics Co Ltd Affichage à cristaux liquides et procédé pour le fabriquer.
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10173169A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 半導体装置及びその製造方法
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000306995A (ja) 1999-04-20 2000-11-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000323571A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
TWI224806B (en) 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100396695B1 (ko) 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100379824B1 (ko) 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030186074A1 (en) * 2002-04-02 2003-10-02 Chi-Lin Chen Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004342632A (ja) 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100546209B1 (ko) 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2007042662A (ja) 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
JP4278481B2 (ja) 2003-10-23 2009-06-17 株式会社ルネサステクノロジ 半導体装置の製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
JP2006195077A (ja) * 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7943287B2 (en) 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5127338B2 (ja) 2006-07-28 2013-01-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8338278B2 (en) 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR100793105B1 (ko) 2006-12-07 2008-01-10 엘지전자 주식회사 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5267130B2 (ja) 2006-12-22 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8734621B2 (en) * 2007-01-16 2014-05-27 Alliance For Sustainable Energy, Llc Transparent conducting oxides and production thereof
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US7994508B2 (en) * 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
KR20090016993A (ko) 2007-08-13 2009-02-18 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
KR101452204B1 (ko) 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR100941855B1 (ko) * 2008-04-04 2010-02-12 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JPWO2009157535A1 (ja) 2008-06-27 2011-12-15 出光興産株式会社 ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
GB0812499D0 (en) * 2008-07-08 2008-08-13 Imp Innovations Ltd Low-voltage thin-film field-effect transistors
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032619A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102159517B (zh) * 2008-09-19 2014-08-06 出光兴产株式会社 氧化物烧结体及溅射靶材
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8274084B2 (en) * 2008-11-26 2012-09-25 Palo Alto Research Center Incorporated Method and structure for establishing contacts in thin film transistor devices
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011019873A (ja) 2009-07-21 2011-02-03 Sharp Corp 洗濯機
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101943051B1 (ko) 2009-11-27 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP2000077669A (ja) * 1998-09-02 2000-03-14 Furontekku:Kk 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN101278403A (zh) * 2005-10-14 2008-10-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
WO2010002608A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100051940A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20110003429A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762246A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法
WO2015096239A1 (zh) * 2013-12-25 2015-07-02 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
WO2016176881A1 (zh) * 2015-05-06 2016-11-10 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
CN105914134A (zh) * 2016-05-27 2016-08-31 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN109390413A (zh) * 2018-10-29 2019-02-26 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109390413B (zh) * 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US11244965B2 (en) 2018-10-29 2022-02-08 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method therefor, array substrate and display device
CN111430367A (zh) * 2019-01-10 2020-07-17 株式会社日本显示器 半导体器件和显示装置
CN111430367B (zh) * 2019-01-10 2023-10-31 株式会社日本显示器 半导体器件和显示装置

Also Published As

Publication number Publication date
WO2011105184A1 (en) 2011-09-01
JP2022023883A (ja) 2022-02-08
TW201203379A (en) 2012-01-16
JP2017085128A (ja) 2017-05-18
JP2017175153A (ja) 2017-09-28
CN113540253A (zh) 2021-10-22
JP2013149990A (ja) 2013-08-01
US20190279880A1 (en) 2019-09-12
KR102113029B1 (ko) 2020-05-20
JP2011199272A (ja) 2011-10-06
KR102357474B1 (ko) 2022-02-08
US20110212569A1 (en) 2011-09-01
US20140038351A1 (en) 2014-02-06
JP2023178330A (ja) 2023-12-14
JP6333930B2 (ja) 2018-05-30
KR101969291B1 (ko) 2019-04-17
KR20240091247A (ko) 2024-06-21
JP2019082691A (ja) 2019-05-30
US20210313193A1 (en) 2021-10-07
KR20190096441A (ko) 2019-08-19
KR102480055B1 (ko) 2022-12-23
KR102011259B1 (ko) 2019-08-16
KR20190040090A (ko) 2019-04-16
KR102047354B1 (ko) 2019-11-21
JP6445203B2 (ja) 2018-12-26
JP2021007151A (ja) 2021-01-21
KR102420689B1 (ko) 2022-07-15
JP5752161B2 (ja) 2015-07-22
KR20220101770A (ko) 2022-07-19
US8551824B2 (en) 2013-10-08
US11049733B2 (en) 2021-06-29
JP2015035606A (ja) 2015-02-19
JP6315736B2 (ja) 2018-04-25
KR20200054337A (ko) 2020-05-19
CN102763203B (zh) 2016-10-26
KR20220018069A (ko) 2022-02-14
JP5216883B2 (ja) 2013-06-19
KR102219398B1 (ko) 2021-02-25
US10304696B2 (en) 2019-05-28
JP2018133583A (ja) 2018-08-23
CN106340542A (zh) 2017-01-18
KR20210021126A (ko) 2021-02-24
KR20190130068A (ko) 2019-11-20
US9911625B2 (en) 2018-03-06
KR20230003378A (ko) 2023-01-05
US20170221933A1 (en) 2017-08-03
US20230352312A1 (en) 2023-11-02
TWI524429B (zh) 2016-03-01
KR20130024892A (ko) 2013-03-08
KR101913657B1 (ko) 2018-11-01
US11682562B2 (en) 2023-06-20
KR20180116459A (ko) 2018-10-24

Similar Documents

Publication Publication Date Title
JP7404459B2 (ja) 半導体装置
JP7354220B2 (ja) 半導体装置
CN102763203A (zh) 制造半导体装置的方法
CN102834921B (zh) 半导体装置的制造方法
CN102859705B (zh) 半导体装置及半导体装置的制造方法
CN102822980B (zh) 半导体装置的制造方法
TWI658516B (zh) 半導體裝置的製造方法
CN102939659B (zh) 半导体器件及半导体器件的制造方法
CN107424927B (zh) 半导体装置的制造方法
CN102844872A (zh) 半导体装置
CN103500709A (zh) 半导体装置的制造方法
CN103367167A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant