TWI524429B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI524429B
TWI524429B TW100105793A TW100105793A TWI524429B TW I524429 B TWI524429 B TW I524429B TW 100105793 A TW100105793 A TW 100105793A TW 100105793 A TW100105793 A TW 100105793A TW I524429 B TWI524429 B TW I524429B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
insulating layer
oxide
semiconductor layer
Prior art date
Application number
TW100105793A
Other languages
English (en)
Other versions
TW201203379A (en
Inventor
山崎舜平
肥塚純一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203379A publication Critical patent/TW201203379A/zh
Application granted granted Critical
Publication of TWI524429B publication Critical patent/TWI524429B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置之製造方法
本發明關於一種半導體裝置及製造半導體裝置之方法。
在本說明書中，一半導體裝置大抵係指一可以使用半導體特徵而發揮功能之裝置，且一電光裝置、一半導體電路、及一電子裝置皆為半導體裝置。
目前吾人皆將注意力集中在一形成電晶體之技術上，其使用一半導體薄膜且形成於一具有絕緣表面之基板上(亦稱為薄膜電晶體(TFT))。電晶體施加於廣範圍之電子裝置，例如一積體電路(IC)或一影像顯示裝置(顯示裝置)。一以矽為基礎之半導體材料已眾所周知為一可用於電晶體之半導體薄膜的材料。就另一材料而言，氧化物半導體也頗引人矚目。
例如，已揭露的一電晶體中，其活性層使用一含有銦(In)、鎵(Ga)、及鋅(Zn)且電子載體濃度小於1018/cm3之非晶性氧化物。(請參閱專利文件1)。
(參考文件)
(專利文件1)日本公告專利申請案2006-165528
惟，當氧過量或不足或類此者所致之計量成分偏差發生時，或者一電子供體中所包括之氫或水氣在一薄膜形成過程期間進入氧化物半導體時，氧化物半導體之導電率即改變。此一現象成為一使用氧化物半導體之電晶體之電氣特徵變化的一項因素。
有鑑於上述問題，本發明之一目的在提供一種使用具良好電氣特徵與高可靠性的氧化物半導體之半導體裝置。
為了抑制一包括氧化物半導體層在內之薄膜電晶體之電氣特徵變化，造成變化之雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))即有計劃的從氧化物半導體層去除。此外，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即獲得供給。氧化物半導體層因而極純淨，藉以取得電氣性i型(固有)之氧化物半導體層。
一i型(固有)氧化物半導體係一固有或極接近於固有之氧化物半導體。i型(固有)氧化物半導體之取得方式是將一n型雜質之氫從氧化半導體去除，且氧化半導體係經高度淨化，以含有盡量少的雜質。亦即，氧化物半導體之特徵在藉由高度淨化，即盡可能去除一雜質(例如氫或水)，而變成一i型(固有)半導體或接近於此。此致使費米能階(Ef)位於與固有費米能階(Ei)相同之能階。
在一包括氧化物半導體層在內之電晶體中，氧化物絕緣層(亦稱為一第一絕緣層)係形成用於和氧化物半導體層接觸，氧通過氧化物絕緣層而導送(添加)入氧化物半導體層，並執行熱處理。透過氧導送及熱處理等步驟，雜質(例如氫、水氣、羥基、或氫化物)即有計劃的從氧化物半導體層去除，使得氧化物半導體層極為純淨。藉由氧之導送，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷，且氫或羥基係與氧反應而產生水，使得雜質之氫或羥基可藉由稍後執行之熱處理而如水般輕易去除。
氧通過堆疊於氧化物半導體層上之氧化物絕緣層而導送至氧化物半導體層，使得氧導送時之一導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層。
當進行熱處理時，氧化物半導體層與含氧之氧化物絕緣層接觸於彼此；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從含氧之氧化物絕緣層供給至氧化物半導體層。因此，氧化物半導體層極為純淨，以成為電氣性i型(固有)。
此外，一防止雜質(例如水氣或氫)從外部進入之保護絕緣層(亦稱為一第二絕緣層)較佳形成於氧化物絕緣層上，使得這些雜質不致於再次包括在氧化物半導體層內。
一包括高度淨化之氧化物半導體層在內的電晶體之電氣特徵(例如臨限電壓及斷開狀態電流)幾乎不具有溫度依存性。再者，電晶體特徵因光衰減而甚少改變。
如上所述，一包括高度淨化且電氣性i型(固有)氧化物半導體層在內的電晶體之電氣特徵係受到抑制且電晶 體之電氣性穩定。因此，本發明可提供一使用具高可靠性與穩定電氣特徵之氧化物半導體的半導體裝置。
熱處理之溫度為250℃至700℃(含)，較佳為400℃至700℃(含)，或者低於一基板之應變點。熱處理可在氮氣、氧氣、超乾燥空氣(含水量為20ppm或更低之空氣，較佳為1ppm或更低，最佳為10ppb或更低)、或一稀有氣體(氬、氦、或類似者)環境下執行。
本說明書中揭露之本發明實施例係一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層；形成一第一絕緣層，即氧化物絕緣膜，以利於和該氧化物半導體層接觸；將氧通過該第一絕緣層而添加至該氧化物半導體層；對該第一絕緣層及該氧化物半導體層執行熱處理；及形成一第二絕緣層於該第一絕緣層上。
本說明書中揭露之本發明另一實施例係一種半導體裝置之製造方法，包含以下步驟：形成一閘極層於一基板上；形成一閘極絕緣層於該閘極層上；形成氧化物半導體層於該閘極絕緣層上；形成一源極層與一汲極層於該氧化物半導體層上；形成一第一絕緣層(即氧化物絕緣層)於該氧化物半導體層、該源極層、及該汲極層上，以利於和該氧化物半導體層接觸；將氧通過該第一絕緣層而添加至該氧化物半導體層；對該第一絕緣層及該氧化物半導體層執行熱處理；及形成一第二絕緣層於該第一絕緣層上。
本說明書中揭露之本發明又一實施例係一種半導體裝置之製造方法，包含以下步驟：形成一源極層與一汲極層 於一基板上；形成氧化物半導體層於該源極層及該汲極層上；形成一第一絕緣層，即氧化物絕緣層，以利於和該氧化物半導體層接觸；將氧通過該第一絕緣層而導送至該氧化物半導體層；對該第一絕緣層及該氧化物半導體層執行熱處理；形成一第二絕緣層於該第一絕緣層上；及形成一閘極層於該第二絕緣層上且和該氧化物半導體層重疊。
在上述結構中，熱處理可在該第一絕緣層形成於該氧化物半導體層上之前先在該氧化物半導體層上執行。該氧之導送可以藉由一離子植入法或一離子摻入法執行。
應該注意的是本說明書中之序數「第一」及「第二」是為了方便而使用，並非表示步驟之順序及層之堆疊順序。此外，本說明書中之序數並非表示具體實施本發明之特殊名稱。
氧化物絕緣層係形成用於和氧化物半導體層接觸。氧通過氧化物絕緣層而導送入氧化物半導體層，並執行熱處理。透過氧導送及熱處理等這些步驟，雜質(例如氫、水氣、羥基、或氫化物)即有計劃的從氧化物半導體層去除，使得氧化物半導體層極為純淨。一具高度淨化且電氣性i型(固有)氧化物半導體層在內的電晶體之電氣特徵變化係受到抑制，且電晶體之電氣性穩定。
因此，藉由本發明之一實施例，即可製成一具良好電氣特徵之電晶體。
此外，藉由本發明之一實施例，即可製成一具良好電氣特徵與可靠性之電晶體的半導體裝置。
文後，本發明之實施例將參考附圖詳細說明。惟，本發明並不侷限於以下之說明，習於此技者很容易瞭解到本文內所揭露之模式及細節可用多種方式修改。此外，本發明不應解釋為拘限於以下實施例之說明。
(實施例1)
在此實施例中，一半導體裝置及一製造半導體裝置之方法將參考圖1A至1E說明於後。在此實施例中，一包括氧化物半導體層之電晶體係揭示作為半導體裝置之一範例。
如圖1E中所示，一電晶體410包括一閘極層401、一閘極絕緣層402、氧化物半導體層403、一源極層405a、及一汲極層405b，其皆形成於一具有一絕緣表面之基板400上。一氧化物絕緣層407(亦稱為一第一絕緣層)及一保護絕緣層409(亦稱為一第二絕緣層)依序堆疊於電晶體410上。
圖1A至1E揭示一製造電晶體410之方法之範例。
首先，一導電膜形成於具有一絕緣表面之基板400上，及隨後，閘極層401在一第一微影蝕刻步驟中形成。應該注意的是一抗蝕遮罩可以藉由一噴墨法形成。抗蝕.遮罩藉由噴墨法之形成方式並不需要光罩；因此，製造成本得以減少。
儘管在一用於具有一絕緣表面之基板400的基板並無特別限制，惟其可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類似者。
半導體裝置可以使用一撓性基板作為基板400而製成。
為了製成一撓性半導體裝置，包括氧化物半導體層403在內之電晶體410可以直接設於一撓性基板上。據此，包括氧化物半導體層403在內之電晶體410係設於一製造基板上，及隨後，電晶體410可以和該製造基板分開及轉移至一撓性基板。應該注意的是為了將一電晶體從製造基板分開及轉移至一撓性基板，一分隔層可設於製造基板與包括氧化物半導體層在內的電晶體之間。
一使用作為一底膜之絕緣膜可設於基板400與閘極層401之間。底膜具有一防止雜質元素從基板400擴散之功能，及其可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜之一或多者的一單層結構或一堆疊層結構形成。
閘極層401可以形成具有一單層或一疊層結構，其使用一金屬材料(例如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧)、或一含有這些材料的任一者作為其主要成分之合金。
接著，閘極絕緣層402形成於閘極層401上。閘極絕緣層402可以藉由一電漿化學氣相沈積(CVD)法、一濺鍍法、或類似者，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、及氧化鉿層任一者的一單層結構或一堆疊層結構形成。
本實施例中所用之氧化物半導體係一固有(i型)或實質上固有(i型)之氧化物半導體，從此處將雜質去除且其極為純淨，以利於含有作為載體供體且非氧化物半導體主要成分物質之雜質越少越好。
此一極為純淨之氧化物半導體係極敏感於一界面狀態及界面電荷；因此，氧化物半導體層與閘極絕緣層之間之一界面相當重要。基於此理由，與一極為純淨氧化物半導體接觸之閘極絕緣層必須有高品質。
例如，較佳採取一使用微波(例如2.45GHz頻率)之高密度電漿CVD法，因為可以取得一密實且具有高崩潰電壓與高品質之絕緣層。極為純淨之氧化物半導體及高品質之閘極絕緣層緊層接觸於彼此；藉此使界面狀態之密度減小，以取得良好之界面特徵。
毋須贅言，另一薄膜形成法(例如濺鍍法或電漿CVD法)也可以使用，只要該方法足以使一優異品質之絕緣層形成作為一閘極絕緣層即可。再者，一絕緣層之薄膜品質及其與一氧化物半導體之間之界面特徵係藉由在其形成後所執行之熱處理改善時，則該絕緣層可形成作為一閘極絕緣層。在任一情況下，只要絕緣層具有足以使其與一氧化物半導體之間之界面狀態密度減小及形成一良好界面以及具有良好薄膜品質，其皆可以使用作為一閘極絕緣層。
為了使有可能包含在閘極絕緣層402與氧化物半導體層中之氫、羥基、及水氣越少越好，供閘極層401形成於上之基板400或供閘極絕緣層402以上諸層形成於上之基板400係在一濺鍍裝置之一預熱室中預熱，其作為氧化物半導體層之薄膜形成時之預處理，以消除及排出雜質(例如吸於基板400之氫及水氣)。就一設在預熱室中之排放單元而言，較佳使用一低溫幫浦。應該注意的是此預熱處理可以省略不用。在氧化物絕緣層407形成之前，此預熱同樣可在供源極層405a與汲極層405b以上諸層形成於上之基板400上執行。
接著，在閘極絕緣層402上形成一具有厚度2 nm至200 nm(含)之氧化物半導體層，較佳為5 nm至30 nm(含)。
應該注意的是在氧化物半導體層藉由一濺鍍法形成之前，在薄膜形成時所產生且附著於閘極絕緣層402之一表面上的粉末物質(亦稱之為顆粒或粉塵)較佳藉由逆向濺鍍而去除，其中導送入氬氣並產生電漿。逆向濺鍍係一在氬氣環境下使用射頻(RF)電力供給器施加電壓至一基板側而非靶材側，且電漿產生於基板附近以利調整一基板表面的方法。應該注意的是若不用氬氣環境，則可以使用氮氣環境、氦氣環境、氧氣環境、或類似者。
就一使用於氧化物半導體層之氧化物半導體而言，可使用四成分之金屬氧化物，例如銦-錫-鎵-鋅-氧基氧化物半導體；三成分之金屬氧化物，例如銦-鎵-鋅-氧基氧化物半導體、銦-錫-鋅-氧基氧化物半導體、銦-鋁-鋅-氧基氧化物半導體、錫-鎵-鋅-氧基氧化物半導體、鋁-鎵-鋅-氧基氧化物半導體、或錫-鋁-鋅-氧基氧化物半導體；二成分之金屬氧化物，例如銦-鋅-氧基氧化物半導體、錫-鋅-氧基氧化物半導體、鋁-鋅-氧基氧化物半導體、鋅-鎂-氧基氧化物半導體、錫-鎂-氧基氧化物半導體、或銦-鎂-氧基氧化物半導體；銦-氧基氧化物半導體、錫-氧基氧化物半導體、或鋅-氧基氧化物半導體。再者，SiO2可包含在上述氧化物半導體層中。應該注意的是在本文中，例如一銦-鎵-鋅-氧基氧化物半導體係指一包括銦(In)、鎵(Ga)、鋅(zn)在內之氧化物，且其成分比則無特別限制。再者，銦-鎵-鋅-氧基氧化物半導體可包括銦、鎵、及鋅以外之一元素。
針對氧化物半導體層而言，可使用一由InMo3(ZnO) m (m>0，且m非自然數)表示之薄膜。在此，M表示一或多個選自鎵、鋁、錳、及鈷之金屬元素。例如，M可以是鎵、鎵與鋁、鎵與錳、鎵與鈷、或類似者。
在此實施例中，氧化物半導體層使用銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成。此外，氧化物半導體層可在一稀有氣體(典型為氬)環境、氧氣環境、或稀有氣體與氧氣混合之環境下以一濺鍍法形成。
用於以一濺鍍法形成氧化物半導體層之靶材例如為一具有組成比In2O3:Ga2O3:znO=1:1:1(莫耳比)之金屬氧化物靶材，因此形成銦-鎵-鋅-氧膜。靶材之材料及成分並無限制，例如，可以使用一具有組成比In2O3:Ga2O3:znO=1:1:2(莫耳比)之金屬氧化物靶材。
金屬氧化物靶材之填充率為90%至100%(含)，較佳為95%至99.9%(含)。藉由使用一高填充率之金屬氧化物靶材，所形成之氧化物半導體層可具有高密度。
當氧化物半導體層形成時，較佳使用一高純度氣體作為濺鍍氣體，其中雜質(例如氫、水、羥基、或氫化物)已去除。
基板係在減壓下放置於一薄膜形成室內，且基板溫度設定於100℃至600℃(含)，較佳為200℃至400℃(含)。藉由在薄膜形成期間加熱基板，形成之氧化物半導體層中所含之雜質濃度可以減低。此外，濺鍍所致之損壞也可以減少。接著，已去除氫及水氣之一濺鍍氣體被導入薄膜形成室內而殘留於其內之水氣即可去除，且氧化物半導體層藉由上述靶材而形成於基板400上。為了去除薄膜形成室內之殘留水氣，較佳使用一捕集真空幫浦，例如低溫幫浦、離子幫浦、或鈦昇華幫浦。就一排放單元而言，可以使用一渦輪分子幫浦，以供添加一冷凝器。在利用低溫幫浦抽除之薄膜形成室中，其可抽除氫原子、含有氫原子之化合物(例如水(H2O))(較佳也包括含有碳原子之化合物)、及類似者，藉此使形成於薄膜形成室內之氧化物半導體層中所含之雜質濃度可以減低。
就薄膜形成條件之一範例而言，基板與靶材之間之距離為100 mm，壓力為0.6 Pa，直流(DC)電源為0.5 Kw，及環境為氧氣環境(氧氣流動率之比例為100%)。應該注意的是以一脈衝式直流電源較佳，因為薄膜形成時所產生之粉末物質(亦稱為顆粒或粉塵)可減低且薄膜厚度得以均一。
接著，在一第二微影蝕刻步驟中，氧化物半導體層係處理成一凸塊狀氧化物半導體層441(參閱圖1A)。一用於形成凸塊狀氧化物半導體層441之抗蝕遮罩可以使用一噴墨法形成。抗蝕遮罩使用一噴墨法之形成方式不需要光罩；因此，製造成本可以減低。
在一接觸孔形成於閘極絕緣層402中之情況下，一形成接觸孔之步驟可以和氧化物半導體層441之處理同時進行。
應該注意的是氧化物半導體層之蝕刻可為乾式蝕刻、溼式蝕刻、或乾式蝕刻與溼式蝕刻兩者。就一用於氧化物半導體層之溼式蝕刻的蝕刻劑而言，例如可以使用一藉由混合磷酸、醋酸、及硝酸而取得之溶液、一過氧化銨混合物(31 wt%之雙氧水：28 wt%之氨水：水=5:2:2)、或類似者。此外，也可以使用ITO 07N(KANTO CHEMICAL CO.,INC製造)。
接著，一欲作為源極層與汲極層之導電膜(包括一和源極層與汲極層形成於同一層中的佈線在內)形成於閘極絕緣層402及氧化物半導體層441上。就一用於源極層與汲極層之導電膜而言，例如可以使用一含有選自鋁、鉻、銅、鉭、鈦、鉬、及鎢元素之金屬膜及一含有上述元素任一者以作為其主要成分之金屬氮化物膜(氮化鈦膜、氮化鉬膜、及氮化鎢膜)。一具有鈦、鉬、鎢、或類似者之高熔點金屬膜或這些元素任一者之一金屬氮化物膜(氮化鈦膜、氮化鉬膜、及氮化鎢膜)可以堆疊於鋁、銅、或類似者之一金屬膜之下側或上側之一或兩者上。另者，作為源極層與汲極層之導電膜可以使用一導電性金屬氧化物形成。就導電性金屬氧化物而言，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，簡稱為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或含有氧化矽的這些金屬氧化物材料之任一者。
一抗蝕遮罩藉由一第三微影蝕刻步驟而形成於導電膜上。蝕刻係選擇性執行，以形成源極層405a與汲極405b。隨後，將抗蝕遮罩去除。
第三微影蝕刻步驟中抗蝕遮罩形成時之曝光可以使用紫外光、KrF雷射光、或ArF雷射光執行。稍後形成之電晶體之一通道長度L係由在氧化物半導體層441上呈彼此相鄰之源極層下緣部與汲極層下緣部之間之距離決定。在曝光於一通道長度L小於25 nm之情況中，第三微影蝕刻步驟中抗蝕遮罩形成時之曝光可以使用具有數奈米至數十奈米極短波長之極紫外光執行。在藉由極紫外光執行之曝光中，解析度高且焦點深度大。結果，稍後形成之電晶體之通道長度L可為10 nm至1000 nm(含)，藉此使一電路之操作速度得以增加。
為了減少一微影蝕刻步驟中所用之光罩數及減少微影蝕刻步驟數，一蝕刻步驟可以使用一多段調整遮罩執行，多段調整遮罩係一可供光通過而具有複數個強度之曝光遮罩。一使用多段調整遮罩而形成之抗蝕遮罩具有複數個厚度並可以藉由蝕刻改變形狀；因此，抗蝕遮罩可用於複數個蝕刻步驟，以供處理成不同圖案。因此，一與至少二或多個蝕刻步驟相對應之抗蝕遮罩可由一多段調整遮罩形成。因此，曝光遮罩之數量可以減少且對應之微影蝕刻步驟數也可以減少，藉此達成製程之簡化。
應該注意的是蝕刻條件較佳為經過最佳化，以免當導電膜蝕刻時蝕刻及分割氧化物半導體層441。惟，僅蝕除導電膜且不可蝕刻氧化物半導體層441之蝕刻條件確實難以取得；在某些情況下，僅一部分氧化物半導體層441係藉由導電膜之蝕刻成為一凹部(凹槽部分)而蝕除。
在此實施例中，由於一鈦膜使用作為導電膜且銦-鎵-鋅-氧基金屬氧化物使用作為氧化物半導體層441，故使用一過氧化銨混合物(即氨水、水、及雙氧水之混合液)作為蝕刻劑。
接著，藉由使用一氣體(例如N2O、N2、或Ar)之電漿處理，被吸至氧化物半導體層441之一曝露部分之表面處的水或類似者即可去除。在執行電漿處理之情況中，與部分氧化物半導體層441接觸之氧化物絕緣層407係形成且未曝露於空氣。
氧化物絕緣層407具有一至少1 nm或更大之厚度，及其可以藉由一方法形成，使雜質(例如水及氫)不包含在氧化物絕緣層407內，例如一濺鍍法即為適當。當氫包含在氧化物絕緣層407內時，會導致氫進入氧化物半導體層或氧化物半導體層中之氧由氫抽離，藉此使氧化物半導體層之後通道之電阻變低(以利具有一n型導電率)，因此可能形成一寄生通道。因此，重要的是採用一不使用到氫之形成方法，以致使氧化物絕緣層407盡可能含較少之氫。
針對氧化物絕緣層407，典型上可以使用一無機絕緣膜，例如氧化矽膜或氧氮化矽膜。
在此實施例中，就氧化物絕緣層407而言，一具有200 nm厚度之氧化矽膜係藉由一濺鍍法形成。薄膜形成時之基板溫度可為室溫或更高，及300℃或更低，而在此實施例中為100℃。氧化矽膜可在一稀有氣體(典型上為氬)環境、氧氣環境、或是一含有稀有氣體與氧氣之混合環境中以一濺鍍法形成。就一靶材而言，可以使用氧化矽靶材或矽靶材。例如，氧化矽膜可以在一含有氧氣之環境中使用矽靶材以一濺鍍法形成。
為了在薄膜形成之同時將氧化物絕緣層407之薄膜形成室中之殘留水氣去除，較佳使用一捕集真空幫浦(例如低溫幫浦)。當使用一低溫幫浦將薄膜形成室抽真空時，包含在氧化物絕緣層407內之雜質濃度可以減低。此外，就一用於將氧化物絕緣層407之薄膜形成室中之殘留水氣去除的真空單元而言，其可使用一備有一冷凝器之渦輪分子幫浦。
一已去除雜質(例如氫、水、羥基、或氫化物)之高純度氣體較佳使用作為氧化物絕緣層407形成時所用之一濺鍍氣體。
接著，氧421通過氧化物絕緣層407而導送至氧化物半導體層441(參閱圖1C)。
就一用於導送氧421之方法而言，可以使用一離子植入法、一離子摻入法、或類似者。在一離子植入法中，源氣體係呈電漿狀，包含在此電漿內之離子物則經抽取及質量分離，具預定質量之離子物再經加速及植入於一待處理成離子束之物體內。在一離子摻入法中，源氣體係呈電漿狀，離子物則藉由一預定電場之操作而從此電漿抽取，且抽出之離子物係經加速而不作質量分離，及植入於一待處理成離子束之物體內。當氧之導入係使用一關於質量分離之離子植入法執行時，一雜質(例如金屬元素)可以免於添加至氧化物半導體層內。此外，一離子摻入法使離子束照射於一比離子植入法者大之區域；因此，當氧之添加係使用一離子摻入法執行時，所花費之時間可以縮短。
氧通過堆疊於氧化物半導體層441上之氧化物絕緣層407而導送至氧化物半導體層441，使得氧導送時之導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層441。氧導送之深度可以藉由適當設定一導送條件而控制，例如一加速電壓及一供氧通過之氧化物絕緣層之劑量或厚度。在使用氧氣且氧係藉由離子植入法導送之情況中，劑量可設定於1×1013ions/cm2(含)至5×1015ions/cm2(含)範圍內。
尤其，重要的是去除氧化物半導體層之一通道形成區中之雜質(例如氫、水、羥基、或氫化物)，使得在具有一底閘極結構之電晶體410中，大量的氧較佳導送至其與氧化物半導體層441中之閘極絕緣層402之界面附近。
較佳為氧化物半導體層中之導送氧之濃度峰值為1×1018/cm3至3×1020/cm3(較佳為1×1018/cm3至1×1020/cm3)。
上述氧濃度可用下列方式測量：一質量數為18之氧同位素係導送作為氧氣，導送後，氧化物半導體層中之質量數為18之氧同位素之濃度係以二次離子質譜儀(SIMS)分析。
接著，供氧導入且其一部分(即通道形成區)係與氧化物絕緣層407接觸之氧化物半導體層441即進行熱處理。
熱處理之溫度為250℃至700℃(含)，較佳為400℃至700℃(含)，或者低於基板之應變點。例如，在基板放入一電爐(其係熱處理設備的其中一類型)之後，氧化物半導體層441即在一氮氣環境中進行熱處理至450℃達一小時。
應該注意的是所用之熱處理設備並不限於一電爐，其亦可使用一裝置，藉由來自一加熱元件(例如電阻型加熱元件)之熱傳導或熱輻射以加熱一待處理物件。舉例而言，可以使用一快速熱退火(RTA)設備，例如，一氣體快速熱退火(GRTA)設備或一燈式快速熱退火(LRTA)設備。LRTA設備係一利用燈具(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈)發出之光之輻射(電磁波)以加熱一待處理物件的設備。GRTA設備係一利用高溫氣體以供熱處理的設備。就高溫氣體而言，其使用一不與待熱處理物件發生反應之惰性氣體(例如氮)或稀有氣體(例如氬)。
例如，就熱處理而言，GRTA可執行如下。基板放置於650℃至700℃高溫加熱之惰性氣體中，加熱數分鐘，及從惰性氣體取出。
熱處理可在氮氣、氧氣、超乾燥空氣(含水量為20 ppm或更低之空氣，較佳為1 ppm或更低，最佳為10 ppb或更低)、或一稀有氣體(氬、氦、或類似者)環境下執行。應該注意的是水、氫、或類似者較佳為不包含在氮氣、氧氣、超乾燥空氣、或稀有氣體環境內。同樣較佳為導送入一熱處理設備內之氮氣、氧氣、或稀有氣體之純度設定在6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1 ppm或更低，較佳為0.1 ppm或更低)。
藉由氧之導送，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷。同時，氫或羥基係與氧反應而產生水。結果，氫或羥基等雜質即可藉由稍後執行之熱處理而如水般輕易去除。
藉由氧之導送及熱處理，氧化物半導體層可以脫水或脫氫，藉此使雜質(例如氫、水氣、羥基、或氫化物)得以從氧化物半導體層去除。
當進行熱處理時，氧化物半導體層441與含氧之氧化物絕緣層407接觸於彼此；因此，屬於氧化物半導體層441之其中一主要成分且在去除雜質之步驟中減少的氧即可從含氧之氧化物絕緣層407供給至氧化物半導體層441。透過上述製程，氧化物半導體層441極純淨，以取得電氣性i型(固有)之氧化物半導體層403。
極純淨之氧化物半導體層403中之載體數極少(接近於零)，且載體濃度小於1×1014/cm3，較佳小於1×1012/cm3，最佳小於1×1011/cm3。
透過上述製程，電晶體410即形成(參閱圖1D)。電晶體410係一包括氧化物半導體層403在內之電晶體，氧化物半導體層係高度淨化且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃的去除。因此，電晶體410之電氣特徵變化受到抑制且電晶體410電氣性穩定。
防止雜質(例如水氣或氫)從外部進入之保護絕緣層409較佳形成於氧化物絕緣層407上，使得這些雜質不致於再次包括在氧化物半導體層403內(參閱圖1E)。一無機絕緣膜使用於保護絕緣層409，且其可以使用氮化矽膜、氧化鋁膜、或類似者。例如，氮化矽膜係藉由RF濺鍍法形成。由於RF濺鍍法有高生產率，故其較佳使用作為保護絕緣層409之薄膜形成方法。
熱處理可以在保護絕緣層409形成後才執行。例如，熱處理可以在空氣中以100℃至200℃(含)執行1小時至30小時(含)。此熱處理可以在固定之加熱溫度中執行。另者，加熱溫度之下列變化可以重複進行多次：加熱溫度從室溫升高到溫度100℃至200℃(含)及隨後降低至室溫。
在使用依本實施例製成之極純淨氧化物半導體層403的電晶體410中，在通道寬度中每微米之斷開(OFF)狀態電流(即斷開狀態電流值)可在室溫時減少至小於10 zA/μm且在85℃時小於100 zA/μm。
再者，包括氧化物半導體層403在內之電晶體410之場效遷移率可以較高，藉此達成高速操作。例如，當此一可高速操作之電晶體使用於一液晶顯示裝置時，一像素部分中之一切換電晶體及一驅動器電路部分中之一驅動器電晶體可以形成於一基板上。亦即，因為一由矽晶圓或類似者構成之半導體裝置不必另外需要一驅動器電路，所以半導體裝置之組件數得以減少。此外，藉由使用一可在像素部分中高速操作之電晶體，故可提供一高品質影像。
如上所述，本發明可提供一包括具穩定電氣特徵之氧化物半導體在內的半導體裝置。因此，可提供一高可靠性之半導體裝置。
(實施例2)
在此實施例中，一半導體裝置及一製造半導體裝置之方法的另一實施例將參考圖2A至2D說明於後。與上述實施例者相同之部分或功能上與其相似之部分可依上述實施例之方式形成，同樣地，與上述實施例者相似之步驟可依相似於上述實施例者之方式執行，且重複之說明即省略。此外，相同部分之詳細說明也省略。
圖2A至2D中所示之電晶體450係一交錯型薄膜電晶體，其為頂閘極電晶體的其中一者。
電晶體450包括源極層405a、汲極層405b、氧化物半導體層403、一氧化物絕緣層407、一保護絕緣層438、及閘極層401，其皆形成於具有一絕緣表面之基板400上。氧化物絕緣層437及保護絕緣層438則使用作為一閘極絕緣層。
圖2A至2D揭示一製造電晶體450之方法之範例。
首先，一絕緣層436形成於具有一絕緣表面之基板400上。
源極層405a與汲極層405b形成於絕緣層436上。一氧化物半導體層451形成於絕緣層436、源極層405a、及汲極層405b上，如同氧化物半導體層441之方式。在此實施例中，一氧化物半導體膜使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成，及一銦-鎵-鋅-氧基氧化物半導體膜係經處理成一凸塊狀氧化物半導體層451(參閱圖2A)。
功能上如同一閘極絕緣層之氧化物絕緣層437形成於氧化物半導體層451上。氧化物絕緣層437係以相似於氧化物絕緣層407者之方式形成。在此實施例中，氧化矽膜係如同氧化物絕緣層437者藉由一濺鍍法形成，以具有200 nm厚度。
接著，氧421通過氧化物絕緣層437而導送至氧化物半導體層451(參閱圖2B)。就一用於導送氧421之方法而言，可以使用一離子植入法、一離子摻入法、或類似者。在此實施例中，一離子植入法係使用氧氣執行，以導送氧。
氧通過堆疊於氧化物半導體層451上之氧化物絕緣層437而導送至氧化物半導體層451，使得氧導送時之導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層451。氧導送之深度可以藉由適當設定一導送條件而控制，例如一加速電壓及供氧通過之氧化物絕緣層437之劑量或厚度。例如，在使用氧氣且氧係藉由離子植入法導送之情況中，劑量可設定於1×1013ions/cm2(含)至5×1015ions/cm2(含)範圍內。
尤其，重要的是去除氧化物半導體層之一通道形成區中之雜質(例如氫、水、羥基、或氫化物)，使得在具有一底閘極結構之電晶體450中，大量的氧較佳導送至其與氧化物半導體層451中之氧化物絕緣層437之界面附近。
較佳為氧化物半導體層中之導送氧之濃度峰值為1×1018/cm3至3×1020/cm3(較佳為1×1018/cm3至1×1020/cm3)。
上述氧濃度可用下列方式測量：一質量數為18之氧同位素係導送作為氧氣，導送後，氧化物半導體層中之質量數為18之氧同位素之濃度係以二次離子質譜儀(SIMS)分析。
接著，供氧導入且其係與氧化物絕緣層437接觸之氧化物半導體層451即進行熱處理。
熱處理之溫度為250℃至700℃(含)，較佳為400℃至700℃(含)，或者低於基板之應變點。熱處理可在氮氣、氧氣、超乾燥空氣(含水量為20 ppm或更低之空氣，較佳為1 ppm或更低，最佳為10 ppb或更低)、或一稀有氣體(氬、氦、或類似者)環境下執行。應該注意的是水、氫、或類似者較佳為不包含在氮氣、氧氣、超乾燥空氣、或稀有氣體環境內。例如，在基板放入一電爐(其係熱處理設備的其中一類型)之後，氧化物半導體層451即在一氮氣環境中進行熱處理至450℃達一小時。
藉由氧之導送，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷。同時，氫或羥基係與氧反應而產生水。結果，氫或羥基等雜質即可藉由稍後執行之熱處理而如水般輕易去除。
藉由氧之導送及熱處理，氧化物半導體層可以脫水或脫氫，藉此使雜質(例如氫、水氣、羥基、或氫化物)得以從氧化物半導體層去除。
當進行熱處理時，氧化物半導體層451與含氧之氧化物絕緣層437接觸於彼此；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從含氧之氧化物絕緣層437供給至氧化物半導體層451。透過上述製程，氧化物半導體層451極純淨，以取得電氣性i型(固有)之氧化物半導體層403(參閱圖2C)。
防止雜質(例如水氣或氫)從外部進入之保護絕緣層438較佳形成於氧化物絕緣層437上，使得這些雜質不致於再次包括在氧化物半導體層403內。保護絕緣層438也可以作為一如同氧化物絕緣層437者之閘極絕緣層功能。例如，氮化矽膜係藉由RF濺鍍法而形成作為保護絕緣層438。
閘極層401形成於與氧化物半導體層403重疊的保護絕緣層438上。
透過上述製程，電晶體450即形成(參閱圖2D)。電晶體450係一包括氧化物半導體層403在內之電晶體，氧化物半導體層係高度淨化且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃的去除。因此，電晶體450之電氣特徵變化受到抑制且電晶體450電氣性穩定。
如上所述，本發明可提供一包括具穩定電氣特徵之氧化物半導體在內的半導體裝置。因此，可提供一高可靠性之半導體裝置。
本實施例可與另一實施例適當地組合而執行。
(實施例3)
在此實施例中，一半導體裝置及一製造半導體裝置之方法的另一實施例將參考圖3A至3E說明於後。與上述實施例者相同之部分或功能上與其相似之部分可依上述實施例之方式形成，同樣地，與上述實施例者相似之步驟可依相似於上述實施例者之方式執行，且重複之說明即省略。此外，相同部分之詳細說明也省略。
圖3A至3E中所示之電晶體420係底閘極電晶體之其中一者，其稱為通道保護型電晶體(也指通道阻絕型電晶體)及亦稱為反向交錯型薄膜電晶體。
電晶體420包括閘極層401、閘極絕緣層402、氧化物半導體層403、一作為通道保護層功能以供覆蓋氧化物半導體層403之一通道形成區的氧化物絕緣層427、源極層405a、及汲極層405b，其皆形成於具有一絕緣表面之基板400上。再者，一保護絕緣層409形成用於覆蓋電晶體420。
圖3A至3E揭示一製造電晶體420之方法之範例。
首先，閘極層401形成於具有一絕緣表面之基板400上。閘極絕緣層402形成於閘極層401上。
接著，氧化物半導體層422係以相同於氧化物半導體層441者之方式形成於閘極絕緣層402上。在此實施例中，一銦-鎵-鋅-氧基氧化物膜係使用一銦-鎵-鋅-氧基金屬氧化物靶材並以一濺鍍法形成，及銦-鎵-鋅-氧基氧化物膜係經處理成凸塊狀氧化物半導體層422。
氧化物絕緣層426係以相似於氧化物絕緣層407者之方式形成於氧化物半導體層422上(參閱圖3A)。在此實施例中，氧化矽膜係如同氧化物絕緣層426者藉由一濺鍍法形成，以具有200 nm厚度。
接著，氧421通過氧化物絕緣層426而導送至氧化物半導體層422(參閱圖3B)。就一用於導送氧421之方法而言，可以使用一離子植入法、一離子摻入法、或類似者。在此實施例中，一離子植入法係使用氧氣執行，以導送氧。
氧通過堆疊於氧化物半導體層422上之氧化物絕緣層426而導送至氧化物半導體層422，使得氧導送時之導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層422。氧導送之深度可以藉由適當設定一導送條件而控制，例如一加速電壓及供氧通過之氧化物絕緣層426之劑量或厚度。例如，在使用氧氣且氧係藉由離子植入法導送之情況中，劑量可設定於1×1013ions/cm2(含)至5×1015ions/cm2(含)範圍內。
尤其，重要的是去除氧化物半導體層422之一通道形成區中之雜質(例如氫、水、羥基、或氫化物)，使得在具有一底閘極結構之電晶體420中，大量的氧較佳導送至其與氧化物半導體層422中之閘極絕緣層402之界面附近。
較佳為氧化物半導體層422中之導送氧之濃度峰值為1×1018/cm3至3×1020/cm3(較佳為1×1018/cm3至1×1020/cm3)。
上述氧濃度可用下列方式測量：一質量數為18之氧同位素係導送作為氧氣，導送後，氧化物半導體層中之質量數為18之氧同位素之濃度係以二次離子質譜儀(SIMS)分析。
接著，供氧導入且其係與氧化物絕緣層426接觸之氧化物半導體層422即進行熱處理。
熱處理之溫度為250℃至700℃(含)，較佳為400℃至700℃(含)，或者低於基板之應變點。熱處理可在氮氣、氧氣、超乾燥空氣(含水量為20 ppm或更低之空氣，較佳為1 ppm或更低，最佳為10 ppb或更低)、或一稀有氣體(氬、氦、或類似者)環境下執行。應該注意的是水、氫、或類似者較佳為不包含在氮氣、氧氣、超乾燥空氣、或稀有氣體環境內。例如，在基板放入一電爐(其係熱處理設備的其中一類型)之後，氧化物半導體層422即在一氮氣環境中進行熱處理至450℃達一小時。
藉由氧之導送，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷。同時，氫或羥基係與氧反應而產生水。結果，氫或羥基等雜質即可藉由稍後執行之熱處理而如水般輕易去除。
藉由氧之導送及熱處理，氧化物半導體層422可以脫水或脫氫，藉此使雜質(例如氫、水氣、羥基、或氫化物)得以從氧化物半導體層422去除。
當進行熱處理時，氧化物半導體層422與含氧之氧化物絕緣層426接觸於彼此；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從含氧之氧化物絕緣層426供給至氧化物半導體層422。透過上述製程，氧化物半導體層422極純淨，以取得電氣性i型(固有)之氧化物半導體層403。
氧化物絕緣層426藉由一微影蝕刻步驟處理成氧化物絕緣層427，其功能如同一通道保護層，以覆蓋氧化物半導體層403之通道形成區(參閱圖3D)。應該注意的是在蝕刻氧化物絕緣層426之此步驟期間，在某些情況中是將部分之氧化物半導體層403去除。在此情況下，未由氧化物絕緣層427覆蓋之氧化物半導體層403之一區域之厚度即變小。
源極層405a與汲極層405b形成於氧化物半導體層403與氧化物絕緣層427上。
透過上述製程，電晶體420即形成(參閱圖3E)。電晶體420係一包括氧化物半導體層403在內之電晶體，氧化物半導體層係高度淨化且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃的去除。因此，電晶體420之電氣特徵變化受到抑制且電晶體420電氣性穩定。
防止雜質(例如水氣或氫)從外部進入之保護絕緣層409較佳形成於氧化物絕緣層427、源極層405a、及汲極層405b上，使得這些雜質不致於再次包括在氧化物半導體層403內(參閱圖3E)。例如，氮化矽膜係藉由RF濺鍍法而形成作為保護絕緣層409。
如上所述，本發明可提供一包括具穩定電氣特徵之氧化物半導體在內的半導體裝置。因此，可提供一高可靠性之半導體裝置。
本實施例可與另一實施例適當地組合而執行。
(實施例4)
在此實施例中，一半導體裝置及一製造半導體裝置之方法的另一實施例將參考圖4A及4B說明於後。在此實施例中，一電晶體係揭示作為半導體裝置之一範例。與上述實施例者相同之部分或功能上與其相似之部分可依上述實施例之方式形成，同樣地，與上述實施例者相似之步驟可依相似於上述實施例者之方式執行，且重複之說明即省略。此外，相同部分之詳細說明也省略。
在電晶體之結構上並無特別限制，例如，一具有頂閘極結構或底閘極結構之交錯型電晶體或平面型電晶體皆可使用。再者，電晶體可具有一包括一通道形成區在內之單閘極結構、一包括二通道形成區在內之雙閘極結構、或一包括三通道形成區在內之三閘極結構。更有甚者，電晶體可具有一雙閘極結構，其包括定位於一通道區上方與下方之二閘極層且一閘極絕緣層設於其間。
應該注意的是圖4A及4B中所示之電晶體之一截面結構範例說明於後。圖4A及4B中所示之電晶體430、440係相似於實施例1至3中所示之電晶體410、420、450；電晶體430、440包括高度淨化且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃去除之氧化物半導體層。因此，電晶體430、440之電氣特徵變化受到抑制且電晶體420電氣性穩定。因此，可提供一高可靠性之半導體裝置。
圖4A中所示之電晶體430係一底閘極電晶體。電晶體430包括閘極層401、閘極絕緣層402、源極層405a、汲極層405b、及氧化物半導體層403，其皆形成於具有一絕緣表面之基板400上。氧化物絕緣層407設置用於覆蓋電晶體430且其與氧化物半導體層403接觸。此外，保護絕緣層409形成於氧化物絕緣層407上。
在電晶體430中，閘極絕緣層402設於基板400上且其與閘極層401接觸。源極層405a與汲極層405b則設於閘極絕緣層402上並與之接觸。氧化物半導體層403設於閘極絕緣層402、源極層405a、及汲極層405b上。
圖4B中所示之電晶體440係一頂閘極電晶體。電晶體440包括絕緣層436、氧化物半導體層403、源極層405a、汲極層405b、構成閘極絕緣層的一氧化物絕緣層467與一保護絕緣層468、及閘極層401，其皆形成於具有一絕緣表面之基板400上。一佈線層465a與一佈線層465b形成以覆蓋閘極層401、佈線層465a、及佈線層465b。
就一使用於氧化物半導體層403之氧化物半導體而言，可使用四成分之金屬氧化物，例如銦-錫-鎵-鋅-氧基氧化物半導體；三成分之金屬氧化物，例如銦-鎵-鋅-氧基氧化物半導體、銦-錫-鋅-氧基氧化物半導體、銦-鋁-鋅-氧基氧化物半導體、錫-鎵-鋅-氧基氧化物半導體、鋁-鎵-鋅-氧基氧化物半導體、或錫-鋁-鋅-氧基氧化物半導體；二成分之金屬氧化物，例如銦-鋅-氧基氧化物半導體、錫-鋅-氧基氧化物半導體、鋁-鋅-氧基氧化物半導體、鋅-鎂-氧基氧化物半導體、錫-鎂-氧基氧化物半導體、或銦-鎂-氧基氧化物半導體；銦-氧基氧化物半導體、錫-氧基氧化物半導體、或鋅-氧基氧化物半導體。再者，SiO2可包含在上述氧化物半導體層中。在此，例如一銦-鎵-鋅-氧基氧化物半導體係指一包括銦(In)、鎵(Ga)、鋅(zn)在內之氧化物，且其成分比則無特別限制。再者，銦-鎵-鋅-氧基氧化物半導體可包括銦、鎵、及鋅以外之一元素。
針對氧化物半導體層403而言，可使用一由InMo3(ZnO) m (m>0，且m非自然數)表示之薄膜。在此，M表示一或多個選自鎵、鋁、錳、及鈷之金屬元素。例如，M可以是鎵、鎵與鋁、鎵與錳、鎵與鈷、或類似者。
在底閘極電晶體430中，一使用作為一底膜之絕緣膜可設於基板與閘極層之間。底膜具有一防止雜質元素從基板擴散之功能，及其可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜之一或多者的一單層結構或一堆疊層結構形成。
基板400、閘極層401、閘極絕緣層402、源極層405a、及汲極層405b可以使用一相似於實施例1者之材料與方法形成。
一相似於源極層405a與汲極層405b者之材料可用於導電膜，例如分別和源極層405a與汲極層405b連接之佈線層465a與佈線層465b。
功能如同一閘極絕緣層的絕緣層436及氧化物絕緣層467可以使用一相似於氧化物絕緣層407者之材料形成。典型上可以使用一無機絕緣膜，例如氧化矽膜或氧氮化矽膜。
針對功能如同一閘極絕緣層的保護絕緣層468及保護絕緣層469，可以使用一無機絕緣膜，例如氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜、或氧化鋁膜。
再者，一平坦絕緣膜可形成於保護絕緣層409上，使電晶體之表面粗度得以降低。針對平坦絕緣膜而言，可以使用一有機材料，例如聚醯亞胺、丙烯酸、或苯並環丁烯。除此材料之外，也可以使用一低介電常數材料(低k材料)。應該注意的是平坦絕緣膜可藉由堆疊複數個由這些材料構成之絕緣膜而形成。
在電晶體430、440中，氧化物半導體層403係一藉由導送氧通過堆疊於氧化物半導體層403上之氧化物絕緣層407、467及執行熱處理而呈高度淨化，且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃去除之氧化物半導體層。藉由導送氧，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷，且氫或羥基係與氧反應而產生水，此導致氫或羥基等雜質即可藉由稍後執行之熱處理而如水般輕易去除。
氧通過一堆疊於氧化物半導體層上之氧化物絕緣層而導送至氧化物半導體層，使得氧導送時之導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層。
當進行熱處理時，含氧之氧化物絕緣層407、467各接觸於氧化物半導體層；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從各含氧之氧化物絕緣層407、467供給至氧化物半導體層。因此，氧化物半導體層403極純淨，成為電氣性i型(固有)。
在各包括高度淨化氧化物半導體層403在內之電晶體430、440中，斷開狀態中之電流(即斷開電流)小。
各包括高度淨化氧化物半導體層403在內之電晶體430、440之場效遷移率可以較高，藉此達成高速操作。例如，當此一可高速操作之電晶體使用於一液晶顯示裝置時，一像素部分中之一切換電晶體及一驅動器電路部分中之一驅動器電晶體可以形成於一基板上。亦即，因為一由矽晶圓或類似者構成之半導體裝置不必另外需要一驅動器電路，所以半導體裝置之組件數得以減少。此外，藉由使用一可在像素部分中高速操作之電晶體，故可提供一高品質影像。
如上所述，本發明可提供一包括具穩定電氣特徵之氧化物半導體在內的半導體裝置。因此，可提供一高可靠性之半導體裝置。
(實施例5)
在此實施例中，半導體裝置之另一實施例將參考圖1A至1E及圖5A至5D說明於後。與上述實施例者相同之部分或功能上與其相似之部分可依上述實施例之方式形成，同樣地，與上述實施例者相似之步驟可依相似於上述實施例者之方式執行，且重複之說明即省略。此外，相同部分之詳細說明也省略。
在此實施例中揭示一結構範例，其中一電晶體之一源極層及/或一汲極層皆/係連接於一導電層(例如一佈線層或一像素電極層)。應該注意的是在此實施例中，實施例1中所示之電晶體410在說明時係使用作為一電晶體，但是實施例2至4中所示之任意其他電晶體也可以使用。
如圖5A中所示，電晶體410包括閘極層401、閘極絕緣層402、氧化物半導體層403、源極層405a、及汲極層405b，其皆形成於具有一絕緣表面之基板400上。氧化物絕緣層407及保護絕緣層409依序堆疊於電晶體410上。
如實施例1中所示，在電晶體410之製造過程中，氧化物絕緣層407形成於氧化物半導體層403、源極層405a、及汲極層405b上，且氧421通過氧化物絕緣層407而導送至氧化物半導體層441並執行熱處理(參閱圖1B至1D)。在此氧導送及熱處理步驟期間，除了氧化物半導體層403外，氧421也到達及放射(即導送至一表面附近)於源極層405a與汲極層405b。因此，如圖5A中所示，受到氧421放射之源極層405a與汲極層405b之表面即氧化，且在某些情況中金屬氧化物區404a、404b分別形成於源極層405a與氧化物絕緣層407之間以及汲極層405b與氧化物絕緣層407之間。在某些情況中金屬氧化物區404a、404b可以是一薄膜形式。
在圖5A之情況中，用於形成導電層以便和源極層405a與汲極層405b連接之開孔455a、455b較佳依下列方式形成：將具有高電阻之金屬氧化物區404a、404b去除；及形成開孔455a、455b，直到曝露出具有低電阻之源極層405a與汲極層405b(參閱圖5B)。將一部分之保護絕緣層409、氧化物絕緣層407、及金屬氧化物區404a、404b去除，以形成開孔455a、455b。
接著，導電層456a、456b形成以接觸於在開孔455a、455b中曝露之源極層405a與汲極層405b(參閱圖5C)。導電層456a、456b係形成以直接接觸於具有低電阻之源極層405a與汲極層405b，而不透過具有高電阻之金屬氧化物區404a、404b，故可取得一良好之電氣連接(電氣接觸)。
一保護絕緣層457可形成於導電層456a、456b上，作為一保護層，以覆蓋電晶體410(參閱圖5D)。再者，藉由覆蓋保護絕緣層457，即可防止雜質(例如氫及水氣)從開孔455a、455b進入氧化物半導體層。
在源極層405a與汲極層405b中，一使氧不易導送之導電膜(典型上為鎢膜、鉭膜、或類似者)可形成於受到氧放射之表面上。例如，當源極層405a與汲極層405b係由一鈦膜與一鎢膜之堆疊層構成，且鎢膜設於氧導送側上時，一具有高電阻之金屬氧化物區之形成可受到抑制。
如上所述，一電晶體之良好電氣連接即可取得，藉此提供一包括具穩定電氣特徵之氧化物半導體在內的半導體裝置。因此，可提供一高可靠性之半導體裝置。
(實施例6)
在此實施例中，一半導體裝置及一製造半導體裝置之方法的另一實施例將說明於後。與上述實施例者相同之部分或功能上與其相似之部分可依上述實施例之方式形成，同樣地，與上述實施例者相似之步驟可依相似於上述實施例者之方式執行，且重複之說明即省略。此外，相同部分之詳細說明也省略。
應該注意的是此實施例可施加於實施例1至5中所示電晶體410、420、430、440、450的任一者。
在此實施例中將揭示製造電晶體410、420、430、440、450之方法中，在形成氧化物絕緣層407、437、426、467而接觸於氧化物半導體層之前對氧化物半導體層執行熱處理的一範例。
此熱處理可在氧化物半導體層被處理成凸塊狀氧化物半導體層之前先執行於氧化物半導體層上，只要熱處理是在氧化物半導體層形成後且氧化物絕緣層形成前執行即可。在電晶體410之情況中，熱處理可在源極層405a與汲極層405b形成之前或之後執行。
熱處理之溫度為400℃至750℃(含)、或400℃以上或低於一基板之應變點。例如，基板放入一電爐(其係熱處理設備的其中一類型)，氧化物半導體層即在一氮氣環境中以450℃進行熱處理達一小時。熱處理後，較佳為氧化物絕緣層在不曝露於空氣下形成，且水及氫避免再次包含在氧化物半導體層內。
再者，所用之一熱處理設備並不限於一電爐，其亦可替代性使用一裝置，藉由來自一加熱元件(例如電阻型加熱元件)之熱傳導或熱輻射以加熱一待處理物件。舉例而言，可以使用一快速熱退火(RTA)設備，例如，一氣體快速熱退火(GRTA)設備或一燈式快速熱退火(LRTA)設備。LRTA設備係一利用燈具(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈)發出之光之輻射(電磁波)以加熱一待處理物件的設備。GRTA設備係一利用高溫氣體以供熱處理的設備。就高溫氣體而言，其使用一不與待熱處理物件發生反應之惰性氣體(例如氮)或稀有氣體(例如氬)。
例如，就熱處理而言，GRTA可執行如下。基板放置於650℃至700℃高溫加熱之惰性氣體中，加熱數分鐘，及從惰性氣體取出。
熱處理可在氮氣、氧氣、超乾燥空氣(含水量為20 ppm或更低之空氣，較佳為1 ppm或更低，最佳為10 ppb或更低)、或一稀有氣體(氬、氦、或類似者)環境下執行。應該注意的是水、氫、或類似者較佳為不包含在氮氣、氧氣、超乾燥空氣、或稀有氣體環境內。同樣較佳為導送入一熱處理設備內之氮氣、氧氣、或稀有氣體之純度設定在6N(99.9999%)或更高，最佳為7N(99.99999%)或更高(亦即，雜質濃度為1 ppm或更低，較佳為0.1 ppm或更低)。
藉由此熱處理，氧化物半導體中之雜質(例如水氣或氫)可以減少。
再者，藉由將氧化物絕緣層形成於氧化物半導體層上及導送氧通過氧化物絕緣層而到達半導體層，氧化物半導體層中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷，且氫或羥基係與氧反應而產生水。結果，熱處理可在氧導送後進一步執行，藉此使殘留之雜質(例如氫或羥基)可如水般輕易去除。
當進行熱處理時，氧化物半導體層與含氧之氧化物絕緣層接觸於彼此；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從含氧之氧化物絕緣層供給至氧化物半導體層。
因此，當氧化物半導體層係在形成氧化物絕緣層之前及形成氧化物絕緣層與氧導送之後執行熱處理時，則可取得一i型(固有)之氧化物半導體層或一實質上i型之氧化物半導體層，且其雜質(例如水氣或氫)已去除。
因此，包括高度淨化氧化物半導體層在內之電晶體之電氣特徵變化即受到抑制且電晶體呈電氣性穩定。因此，可提供一高可靠性之半導體裝置。
(實施例7)
一具有顯示功能之半導體裝置(亦稱為顯示裝置)可以使用實施例1至6任一者中所述之電晶體範例製成。包括該電晶體在內之一些或所有驅動器電路可形成於一設有一像素部分的基板上，藉以取得一面板上系統。
在圖6A中，一密封膠4005提供用於圍繞一設在一第一基板4001上之像素部分4002，且像素部分4002藉由密封膠4005而與第二基板4006密封。在圖6A中，一掃描線驅動器電路4004及一信號線驅動器電路4003各使用一單晶性半導體膜或一多晶性半導體膜形成於一各別製備之基板上，且其安裝於第一基板4001上之一不同於由密封膠4005圍起之區域中。許多信號及電位係從撓性印刷電路(FPCs)4018a、4018b供給至各別形成之信號線驅動器電路4003與掃描線驅動器電路4004、及像素部分4002。
在圖6B及6C中，密封膠4005提供用於圍繞設在第一基板4001上之像素部分4002及掃描線驅動器電路4004。第二基板4006設於像素部分4002及掃描線驅動器電路4004上。因此，藉由第一基板4001、密封膠4005、及第二基板4006，像素部分4002及掃描線驅動器電路4004即與一顯示元件封合在一起。在圖6B及6C中，信號線驅動器電路4003使用一單晶性半導體膜或一多晶性半導體膜而形成於一各別製備之基板上，且其安裝於第一基板4001上之一不同於由密封膠4005圍起之區域中。在圖6B及6C中，許多信號及電位係從一FPC 4018供給至各別形成之信號線驅動器電路4003、掃描線驅動器電路4004、及像素部分4002。
儘管圖6B及6C各揭示信號線驅動器電路4003各別形成及安裝於第一基板4001上之範例，本發明並不限於此結構。掃描線驅動器電路可以各別形成及隨後安裝，或者僅部分之信號線驅動器電路或部分之掃描線驅動器電路各別形成及安裝。
應該注意的是在一各別形成之驅動器電路之連接方法上並無特別限制，且一玻璃覆晶基板(COG)法、一線接法、一捲帶自動接合(TAB)法、或類似者皆可使用。圖6A揭示一範例，其中信號線驅動器電路4003及掃描線驅動器電路4004係藉由一COG法安裝。圖6B揭示一範例，其中信號線驅動器電路4003係藉由一COG法安裝。圖6C揭示一範例，其中信號線驅動器電路4003係藉由一TAB法安裝。
顯示裝置在其範疇內包括一面板，其中密封一顯示元件，及一模組，其中一IC(例如一控制器)安裝於面板上。
應該注意的是本說明書中之一顯示裝置係指一影像顯示裝置、一顯示裝置、或一光源(包括一發光裝置)。顯示裝置在其範疇內也包括以下模組：一模組，其供一連接器(例如一FPC)、一TAB帶、或一捲帶式載具封裝(TCP)接附；一模組，其具有一TAB帶或一TCP，其端部備有一印刷佈線板；及一模組，其中一積體電路(IC)利用COG法而直接安裝在一顯示元件上。
設於第一基板上之像素部分及掃描線驅動器電路包括複數個電晶體，且實施例1至6中所述電晶體之任一者皆可使用。
就顯示裝置中之顯示元件而言，可以使用一液晶元件(亦稱為一液晶顯示元件)或一發光元件(亦稱為一發光顯示元件)。發光元件在其範疇內包括一由電流或電壓控制亮度的元件，且更明確地說，在其範疇內包括一無機電致發光(EL)元件、一有機EL元件、及類似者。再者，一利用一電場以改變對比的顯示媒體(例如電子墨水)也可以使用。
半導體裝置之一實施例係參考圖7、圖8、及圖9說明於後。圖7至9對應於沿圖6B之線M-N所取之截面圖。
如圖7至9中所示，半導體裝置包括一連接端點電極4015及一端點電極4016。連接端點電極4015及端點電極4016係透過一各向異性導電膜4019而電氣連接於一包括在FPC 4018內之端點。
連接端點電極4015係由一與第一電極層4030相同之導電膜構成。端點電極4016則由一與電晶體4010、4011之源極層及汲極層相同之導電膜構成。
設於第一基板4001上之像素部分4002及掃描線驅動器電路4004包括複數個電晶體。在圖7至9中，包括在像素部分4002內之電晶體4010及包括在掃描線驅動器電路4004內之電晶體4011係揭示作為一範例。在圖7中，一氧化絕緣層4020及一保護絕緣層4024形成於電晶體4010、4011上。在圖8及圖9中，則進一步設有一絕緣層4021。應該注意的是一絕緣層4023係一使用作為底膜之絕緣膜。
在此實施例中，實施例1至6中所示電晶體之任一者皆可施加於電晶體4010、4011。
在電晶體4010、4011中，氧化物半導體層係一藉由導送氧通過堆疊於氧化物半導體層上之氧化物絕緣層4020及執行熱處理而呈高度淨化，且雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))有計劃去除之氧化物半導體層。藉由導送氧，氧化物半導體中所包含之一金屬與氫之間之一鍵結及該金屬與羥基之間之一鍵結即切斷，且氫或羥基係與氧反應而產生水，此導致氫或羥基等雜質即可藉由稍後執行之熱處理而如水般輕易去除。
氧通過堆疊於氧化物半導體層上之氧化物絕緣層4020而導送至氧化物半導體層，使得氧導送時之導送深度(導送區)可受控制且氧可以有效率地導送至氧化物半導體層。
當進行熱處理時，含氧之氧化物絕緣層4020各接觸於彼此；因此，屬於氧化物半導體之其中一主要成分且在去除雜質之步驟中減少的氧即可從各含氧之氧化物絕緣層4020供給至氧化物半導體層。因此，氧化物半導體層極純淨，成為電氣性i型(固有)。
因此，各包括高度淨化氧化物半導體層在內之電晶體4010、4011之電氣特徵變化即受到抑制且電晶體4010、4011呈電氣性穩定。如上所述，如圖7至圖9中所示半導體裝置者之一高可靠性半導體裝置即可以取得。
在此實施例中，所揭示之範例為一導電層設於絕緣層4023上，以利與驅動器電路用之電晶體4011之氧化物半導體層之一通道形成區重疊。導電層係設於與氧化物半導體層之通道形成區重疊的位置，藉此使電晶體4011在一BT測試前與後之間之臨限電壓之變化量得以減少。導電層可以具有和電晶體4011之一閘極層者相同或不同的電位，也可以如同一第二閘極層之功能。導電層之電位可以是GND、0伏、或是在一浮接狀態。
此外，導電層之功能在阻制一外電場，亦即，防止一外電場(尤其是防止靜電)影響到內部(一包括薄膜電晶體在內之電路部分)。導電層之阻制功能可以防止電晶體因外電場(例如靜電)效應所致之電氣特徵變化。
設於像素部分4002中之電晶體4011係電氣連接於顯示元件，以構成一顯示面板。許多顯示元件皆可使用作為該顯示元件，只要其可執行顯示即可。
一使用液晶元件作為一顯示元件之液晶顯示裝置範例揭示於圖7中。在圖7中，一液晶元件4013係一包括第一電極層4030、一第二電極層4031、一絕緣層4032、一絕緣層4033、及一液晶層4008在內之顯示元件。應該注意的是其設有作為對準膜用之絕緣層4032及絕緣層4033，使得液晶層4008介置於其間。第二電極層4031形成於第二基板4006側上。第一電極層4030及第二電極層4031係與介置於其間之液晶層4008重疊。
一由參考編號4035表示之柱狀間隔件係藉由選擇性蝕刻一絕緣膜而取得且其提供用於控制液晶層4008之厚度(即一單元間隙)。另者，也可以使用一球狀間隔件。
在一液晶元件使用作為顯示元件的情況中，可視情況而使用一電泳液晶、一低分子液晶、一高分子液晶、一聚合物散布液晶、一鐵電液晶、一抗鐵電液晶、或類似者。此一液晶材料呈現膽固醇相、層列相、立方體相、親手型向列性相、等方性相、或類似者。
另者，可以使用呈現藍相之液晶，則不需要一對準膜。藍相為液晶相之其中一者，其產生於一膽固醇相變成一等方性相而膽固醇液晶溫度升高之前。由於藍相僅在一較窄之溫度範圍內產生，所以一含有5 wt%或更多親手性媒介物之液晶成分即用於液晶層，以改善溫度範圍。包括呈現藍相之液晶與一親手型媒介物在內之液晶成分具有1毫秒或更少之短反應時間且具有光學等方性；因此，對準處理即不需要且視角依存性小。此外，由於不需要對準膜且不需要摩擦處理，所以由摩擦處理引起的靜電傷害即可以避免，且在製造過程中液晶顯示裝置之缺陷及損壞可以減少。因此，液晶顯示裝置之生產率增加。一使用氧化物半導體層之電晶體具有使電晶體之電氣特徵大幅改變及因靜電影響而偏離設計範圍的可能性。因此，將一呈現藍相之液晶材料使用在包括一使用氧化物半導體層之電晶體在內的液晶顯示裝置時較為實用。
液晶材料之電阻率為1×109Ω‧cm或更大，較佳為1×1011Ω‧cm或更大，最佳為1×1012Ω‧cm或更大。應該注意的是在本說明書中之電阻率係在20℃時量測。
設於液晶顯示裝置中之一儲存電容器之尺寸係考量於像素部分中之電晶體之漏電流或類似者而設定，使得電荷可維持一預定時間。儲存電容器之尺寸可以考量於電晶體之斷開狀態電流或類似者而設定。由於使用包括一高純度氧化物半導體層在內之電晶體，因此使用一相對於各像素之液晶電容值而具有1/3或更小電容值的儲存電容器即已足夠，且較佳為1/5或更小。
在本實施例所用之電晶體中，即其使用一高度淨化氧化物半導體層，則在一斷開狀態中之電流(斷開狀態電流)可變小。因此，一電氣信號(例如一影像信號)可維持一長時間，及當電力接通時一寫入間隔時間可設定較長。因此，重新整理操作之頻率可以減低，此導致一抑制電力損耗之效果。
包括本實施例所用之一高度淨化氧化物半導體層之電晶體之場效遷移率可以較高，藉此達成高速操作。例如，當此一可高速操作之電晶體使用於一液晶顯示裝置時，一像素部分中之一切換電晶體及一驅動器電路部分中之一驅動器電晶體可以形成於一基板上。亦即，因為一由矽晶圓或類似者構成之半導體裝置不必另外需要一驅動器電路，所以半導體裝置之組件數得以減少。此外，藉由使用一可在像素部分中高速操作之電晶體，故可提供一高品質影像。
針對液晶顯示裝置，可以使用一扭曲向列性(TN)模式、一平面切換(IPS)模式、一邊緣電場切換(FFS)模式、一軸向對稱對準微單元(ASM)模式、一光學補償雙折射(OCB)模式、一鐵電性液晶(FLC)模式、一抗鐵電性液晶(AFLC)模式、或類似者。
較佳為一常態黑色液晶顯示裝置，例如一使用垂直對準(MVA)模式之透射型液晶顯示裝置。有些範例可以使用作為一垂直對準模式，例如一多區域垂直對準(MVA)模式、一圖像垂直對準(PVA)模式、一先進超視角(ASV)模式。再者，本實施例可施加於一VA液晶顯示裝置。VA液晶顯示裝置具有一形式，其中一液晶顯示面板之液晶分子之對準係受控制。在VA液晶顯示裝置中，當無電壓施加時，液晶分子係相對於一面板表面而在一垂直方向中對準。再者，也可以使用一稱為區域相乘或多區域設計之方法，其中一像素分割成一些區域(子像素)且分子在其各自區域內之不同方向中對準。
在顯示裝置中，可以適度設置一黑色基質(遮光層)、一光學構件(光學基板)(例如一偏光構件、一延遲構件、或一抗反射構件)、及類似者。例如，圓形偏光可以藉由使一偏光基板及一延遲基板而取得。背光、側光、或類似者可以使用作為光源。
就像素部分中之一顯示方法而言，可以使用一漸進法、一交織法、或類似者。彩色顯示時在一像素中控制之彩色元素並不限於三個顏色：R、G、B(R、G、B分別對應於紅色、綠色、及藍色)。例如，可以使用R、G、B、及W(W對應於白色)、或R、G、B、及黃色、洋紅色、青色、及類似者。顯示區域之尺寸可以在彩色元素之各別點之間不同。應該注意的是本發明並未將本說明書侷限於一彩色顯示之顯示裝置，其亦可施加於單色顯示之顯示裝置。
另者，就包括在顯示裝置內之顯示元件而言，可以使用一利用電致發光之發光元件。利用電致發光之發光元件係根據一發光材料是否為一有機化合物或一無機化合物而分類。大體上，前者稱為一有機EL元件，及後者稱為一無機EL元件。
在一有機EL元件中，藉由施加電壓於一發光元件，電子及電洞各別從一對電極注入至一容裝有一發光有機化合物之層中，電流即流動。載體(電子及電洞)重新組合，因此，發光有機化合物被激發。發光有機化合物從激發態回到一基態，藉此發光。由於此一機制，此發光元件即稱為一電流激發式發光元件。
無機EL元件係根據其元件結構而分類成一分散型無機EL元件及一薄膜型無機EL元件。一分散型無機EL元件包括一發光層，即一發光材料之粒子散佈於一黏結劑中，且其發光機制為利用一供體能階與一受體能階之供體-受體重組型發光。一薄膜型無機EL元件具有一結構，即一發光層被夾置於介電層之間，介電層進一步被夾置於電極之間，且其發光機制為利用金屬離子內殼電子躍遷之局部型發光。請注意，一有機EL元件在此揭述為一發光元件。
為了擷取從發光元件發出之光，只要一對電極之至少一者呈透光即可。隨後一電晶體及一發光元件形成於一基板上。發光元件可具有以下結構之任一者：一頂部放射結構，其中光係擷取通過與基板相對立之表面；一底部放射結構，其中光係擷取通過基板側上之表面；或一雙重放射結構，其中光係擷取通過與基板相對立之表面及基板側上之表面。
一使用發光元件作為顯示元件之發光裝置範例揭示於圖8中。一發光元件(即一顯示元件)4513係電氣連接於設在像素部分4002中之電晶體4010。發光元件4513具一由第一電極層4030、一電致發光層4511、及第二電極層4031組成之堆疊結構，但是其不限於此結構。發光元件4513之結構可依據光擷取自發光元件之方向、或類似者而適度改變。
一間隔壁4510可以使用一有機絕緣材料或一無機絕緣材料形成。尤其較佳為間隔壁4510使用一光敏性樹脂材料形成，以利在第一電極層4030上具有一開孔部分，使得開孔部分之一側壁形成一具有連續曲度之傾斜表面。
電致發光層4511可由一單層或複數層之一堆疊層形成。
一保護膜可形成於第二電極層4031及間隔壁4510上，以防止氧、氫、水氣、二氧化碳、或類似者進入發光元件4513。就保護膜而言，可以形成氮化矽膜、氮氧化矽膜、DLC膜、或類似者。在一由第一基板4001、第二基板4006、及密封膠4005封合之空間中係設置並緊密封合一填隙物4514。發光元件較佳由一高氣密性且不易脫氣之覆蓋材料或一保護膜(例如疊層膜或紫外線可固化樹脂膜)封裝(封合)，依此使得發光元件不曝露於空氣。
就填隙物4514而言，可以使用紫外線可固化樹脂或熱固性樹脂以及惰性氣體(例如氮或氬)，且可以使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、聚乙烯醇縮丁醛(PVB)、乙烯-醋酸乙烯共聚物(EVA)、或類似者。例如，氮係用於填料。
若有需要，一光學膜可以適當地設於發光元件之一發光表面上，例如一偏光板、一圓形偏光板(包括一橢圓形偏光板)、一延遲板(四分之一波板或二分之一波板)、或一濾色片。再者，偏光板或圓形偏光板可以備有一抗反射膜。例如，可以執行抗眩光處理，藉此使反射光可以藉由表面上之凸起與凹部擴散，以利於減少眩光。
一供驅動電子墨水之電子紙張可設置作為顯示裝置。電子墨水亦稱為一電泳顯示裝置(一電泳顯示器)且其優點在具有和一般紙張相同可讀性，比其他顯示裝置者低之耗電量，及其可製成輕薄型。
一電泳顯示裝置可以有許多模式。一電泳顯示裝置包含複數個散佈在一溶劑或一溶液中之微膠囊，各微膠囊容裝有帶正電之第一粒子及帶負電之第二粒子。藉由施加一電場於微膠囊，微膠囊中之粒子即以相對立方向移向彼此，且僅有聚於一側之粒子之顏色顯示出來。應該注意的是第一粒子及第二粒子各含有顏料，且若無電場時其並不移動。再者，第一粒子及第二粒子有不同顏色(可以是無色)。
因此，一電泳顯示裝置係一使用俗稱介電泳效應之顯示裝置，藉此使一具有高介電常數之物質移動至一高電場區。
一供上述微膠囊散佈於一溶劑中之溶液即稱為電子墨水。此電子墨水可列印在玻璃、塑膠、衣服、紙張、或類似者之一表面上。再者，藉由使用一濾色片或包括一顏料在內之粒子，也可以達成顏色顯示。
應該注意的是微膠囊中之第一粒子及第二粒子可以使用一導電性材料、一絕緣材料、一半導體材料、一磁性材料、一液晶材料、一鐵電材料、一電致發光材料、一電致變色材料、及一磁電泳材料、或這些材料任一者之一合成材料的其中一者形成。
就一電子紙張而言，可以使用一利用扭轉球顯示系統之顯示裝置。扭轉球顯示系統係指一方法，其中各呈黑色及白色之球形粒子配置在用於一顯示元件的一第一電極層與一第二電極層之間，且一電位差產生於第一電極層與第二電極層之間，以控制球形粒子之方位，使顯示得以執行。
圖9揭示一主動式矩陣電子紙張作為一半導體裝置實施例。圖9中之電子紙張係一利用扭轉球顯示法之顯示裝置範例。扭轉球顯示法係指一方法，其中各呈黑色及白色之球形粒子配置在一顯示元件中所包括的電極層之間，且一電位差產生於電極層之間，以控制球形粒子之方位，使顯示得以執行。
在連接於電晶體4010之第一電極層4030與設於第二基板4006上之第二電極層4031之間設有球形粒子4613，其各包括一黑色區4615a、一白色區4615b、及一供填充液體以圍繞於這些區域之孔穴4612。球形粒子4613周圍之一空隙係以一填料4614填注，例如樹脂。第二電極層4031相當於一共同電極(相對電極)。第二電極層4031電氣連接於一共同電位線。
應該注意的是在圖7至圖9中，一撓性基板以及一玻璃基板可以使用作為第一基板4001及第二基板4006。例如，可以使用一具有透光性之塑膠基板。以塑膠而言，一玻璃纖維強化塑膠(FRP)板、一聚氟乙烯(PVF)膜、一聚酯膜、或一丙烯酸樹脂膜皆可使用。也可以使用一結構片，其中一鋁箔片夾置於PVF膜或聚酯膜之間。
氧化物絕緣層4020及保護絕緣層4024在功能上可以作為一電晶體之保護膜。
此外，氧化物絕緣層4020具有一將氧供給至氧化物半導體層之功能，氧係在去除雜質(例如氫、水氣、羥基、及氫化物)之步驟中減少。
就氧化物絕緣層4020而言，一含有富氧之絕緣層(例如氧化矽層、氧氮化矽層)可以藉由一濺鍍法形成。
應該注意的是保護絕緣層4024防止污染雜質(例如有機物、金屬、及存在於空氣中之水氣)進入，一濃厚膜較佳使用作為保護絕緣層4024。就保護絕緣層4024而言，氮化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、或氮氧化鋁膜之一單層或一堆疊層可藉由一濺鍍法形成。
作為一平坦絕緣膜之絕緣層4021可以使用一耐熱性之有機材料形成，例如丙烯酸樹脂、聚醯亞胺、苯並環丁烯基樹脂、聚醯胺、或環氧樹脂。除此有機材料外，也可以使用一低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或類似者。應該注意的是絕緣層可以藉由堆疊複數個由這些材料構成之絕緣膜而形成。
在氧化物絕緣層4020、保護絕緣層4024、及絕緣層4021之形成方法上並無特別限制，及其可依據材料而使用下列任一者：方法，例如一濺鍍法、一旋塗式玻璃(SOG)法、一旋塗法、一浸漬法、一嘖塗法、或一液滴噴射法(例如一噴墨法、網版印刷、或平版印刷)；工具(設備)，例如刮刀、輥式塗佈機、幕簾式塗佈機、或刮刀塗佈機；或類似者。
顯示裝置藉由從一光源或一顯示元件透射光而執行顯示。因此，像素部分中供光線通過之基板及薄膜(例如絕緣膜及導電膜)具有與可見光波長範圍中之光相關的透光性。
用於施加電壓至顯示元件的第一電極層4030及第二電極層4031(其可各稱為一像素電極層、一共同電極層、一相對電極層、或類似者)可以有透光性或反光性，此取決於光之擷取方向、電極層之設置位置、及電極層之圖案結構。
一透光之導電性材料可用於第一電極層4030及第二電極層4031，例如含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(文後稱為ITO)、氧化銦鋅、或供氧化矽添加至此之氧化銦錫。
第一電極層4030及第二電極層4031可以使用一或多樣金屬形成，例如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、或銀(Ag)；其合金；及其氮化物。
一含有導電性高分子(亦稱為一導電性聚合物)在內之導電性成分可以使用於第一電極層4030及第二電極層4031。就導電性高分子而言，可以使用一俗稱π電子共軛之導電性聚合物。例如，聚苯胺或其衍生物；聚吡咯或其衍生物；聚噻吩或其衍生物；苯胺、吡咯、及噻吩之二或多者之共聚物或其衍生物。
由於電晶體容易因為靜電或類似者而斷裂，故較佳設有一用於保護驅動器電路之保護電路。保護電路較佳使用一非線性元件形成。
如上所述，藉由使用實施例1至6中所示之任一電晶體，即可提供一具有多樣功能之半導體裝置。
(實施例8)
當使用實施例1至6中所示之任一電晶體時，即可製成一具有影像感測器功能以讀取一物件資料之半導體裝置。
圖10A揭示一具有影像感測器功能之半導體裝置範例。圖10A係一光感測器之等效電路及圖10B係截面圖，揭示光感測器之一部分。
在一光二極體602中，一電極係電氣連接於一光二極體重置信號線658，及另一電極係電氣連接於一電晶體640之一閘極。電晶體640之一源極與一汲極的其中之一係電氣連接於一光感測器參考信號線672，及其源極與汲極的另一者係電氣連接於一電晶體656之一源極與一汲極的其中之一。電晶體656之一閘極係電氣連接於一閘極信號線659，及其源極與汲極的另一者係電氣連接於一光感測器輸出信號線671。
應該注意的是在本說明書之電路圖中，一使用氧化物半導體層之電晶體係以符號“OS”表示，使其可被識別為一包括氧化物半導體層在內之電晶體。在圖10A中，電晶體640、656即使用氧化物半導體層之電晶體。
圖10B係在一光感測器中之光二極體602及電晶體640之截面圖。功能如同一感測器之光二極體602及電晶體640係設於一具有絕緣表面之基板601(一TFT基板)上。一基板613設於光二極體602及電晶體640上，且一黏接層608介置於其間。
一絕緣層631、一保護絕緣層632、一層間絕緣層633、及一層間絕緣層634設於電晶體640上。光二極體602設於層間絕緣層633上。在光二極體602中，一第一半導體層606a、一第二半導體層606b、及一第三半導體層606c從層間絕緣層633側依序堆疊在一形成於層間絕緣層633上之電極層641與一形成於層間絕緣層634上之電極層642之間。
電極層641電氣連接至一形成於層間絕緣層634中之導電層643及電極層642係透過電極層644而電氣連接於一閘極層645。閘極層645電氣連接於電晶體640之一閘極層，及光二極體602電氣連接於電晶體640。
在此，一PIN光二極體係揭示為一範例，其中一作為第一半導體層606a而具有p型導電率之半導體層、一作為第二半導體層606b之高電阻半導體層(i型半導體層)、及一作為第三半導體層606c而具有n型導電率之半導體層係如圖中所示堆疊。
第一半導體層606a係一p型半導體層及其可以使用一含有雜質元素以賦予p型導電率之非晶矽膜形成。第一半導體層606a使用一含有屬於元素週期表第13族(例如硼(B))雜質元素之半導體源氣體並以一電漿CVD法形成。就半導體源氣體而言，可以使用矽烷(SiH4)。另者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4、或類似者。再者，可以形成一不含雜質元素之非晶矽膜，且此時，一雜質元素可以使用一擴散法或一離子植入法導送至非晶矽膜。加熱或類似者可以在藉由一離子植入法或類似者導送雜質元素之後進行，以利於擴散雜質元素。在此情況中，就一用於形成非晶矽膜之方法而言，可以使用LPCVD法、氣相薄膜形成法、濺鍍法、或類似者。第一半導體層606a較佳形成具有10 nm至50 nm(含)之厚度。
第二半導體層606b係一i型半導體層(固有半導體層)及其使用一非晶矽膜形成。就第二半導體層606b之形成而言，一非晶矽膜使用一半導體源氣體並以一電漿CVD法形成。就半導體源氣體而言，可以使用矽烷(SiH4)。另者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4、或類似者。第二半導體層606b可以改使用LPCVD法、氣相薄膜形成法、濺鍍法、或類似者形成。第二半導體層606b較佳形成具有200 nm至1000 nm(含)之厚度。
第三半導體層606c係一n型半導體層及其可以使用一含有雜質元素以賦予n型導電率之非晶矽膜形成。第三半導體層606c使用一含有屬於元素週期表第15族(例如磷(P))雜質元素之半導體源氣體並以一電漿CVD法形成。就半導體源氣體而言，可以使用矽烷(SiH4)。另者，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4、或類似者。再者，可以形成一不含雜質元素之非晶矽膜，且此時，一雜質元素可以使用一擴散法或一離子植入法導送至非晶矽膜。加熱或類似者可以在藉由一離子植入法或類似者導送雜質元素之後進行，以利於擴散雜質元素。在此情況中，就一用於形成非晶矽膜之方法而言，可以使用LPCVD法、氣相薄膜形成法、濺鍍法、或類似者。第三半導體層606c較佳形成具有20 nm至200 nm(含)之厚度。
第一半導體層606a、第二半導體層606b、及第三半導體層606c並不必然使用一非晶性半導體形成，及其可使用一多晶性半導體、微晶性半導體(半非晶性半導體(SAS))形成。
當考慮到吉布斯自由能(Gibbs free energy)時，微晶性半導體屬於非晶性與單晶性之間之一中間亞穩態。也就是說，微晶性半導體係一具有第三態之半導體，即其自由能穩定且具有一短程規則性及晶格畸變。柱狀或針狀晶體係相關於一基板表面而在一法線方向中生長。拉曼(Raman)光譜係一微晶性半導體之典型範例，其位於520 cm-1以下之一較低波數，該波數代表單晶矽之拉曼光譜之一波峰。亦即，微晶矽之拉曼光譜之波峰出現在代表單晶矽之520 cm-1與代表非晶矽之480 cm-1之間。此外，微晶矽含有至少1 at%或更多之氫或鹵素，以利於終止一空鍵。再者，微晶矽含有一稀有氣體元素，例如氦、氬、氪、或氖，以利更加助長晶格畸變，使穩定性增加且可以取得良好之微晶性半導體膜。
此微晶性半導體膜可以藉由一高頻率電漿CVD法形成且使用一數十至數百MHz之頻率，或藉由一微波電漿CVD法形成且使用1 GHz或更高之頻率。典型上，微晶性半導體膜可以使用氫化矽形成，例如以氫稀釋之SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、或SiF4。除了氫化矽及氫以外，藉由使用選自氦、氬、氪、或氖之一或多樣稀有氣體元素稀釋，即可形成微晶性半導體膜。在此情況中，氫對氫化矽之流量比為5:1至200:1，較佳為50:1至150:1，最佳為100:1。再者，碳化物氣體(例如CH4或C2H6)、鍺氣體(例如GeH4或GeF4)、F2、或類似者可以混合至含矽之氣體內。
由於光電場產生之電洞之遷移率較低於電子者，因此當p型半導體層側上之一表面使用作為一光接收平面時，一PIN光二極體即具有較佳特徵。在此將揭述光二極體602從供一PIN光二極體形成於其上的基板601之一表面接收到之光622轉換成電氣信號的範例。趨向於導電率類型和光接收平面上之半導體層側者相反的半導體層側之光係擾動光；因此，電極層較佳由一遮光之導電膜構成。n型半導體層側之一表面可以替換作為光接收平面。
藉由使用一絕緣材料，絕緣層631、保護絕緣層632、層間絕緣層633、及層間絕緣層634可以依據材料而使用一方法(例如濺鍍法、SOG法、旋塗法、浸漬法、嘖塗法、或液滴噴射法(例如噴墨法、網版印刷、平版印刷、或類似者))、或一工具(設備)(例如刮刀、輥式塗佈機、幕簾式塗佈機、或刮刀塗佈機)形成。
就絕緣層631而言，可以使用氧化物絕緣層之一單層或一堆疊層，例如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層、或類似者。
就保護絕緣層632之無機絕緣材料而言，可以使用氮化物絕緣層之一單層或一堆疊層，例如氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層、或類似者。較佳使用微波(2.45 GHz)之高密度電漿CVD，因為其可形成一具有高崩潰電壓之濃密且高品質的絕緣膜。
針對表面粗度之降低，一作為平坦絕緣膜之絕緣層較佳使用作為層間絕緣層633、634。針對層間絕緣層633、634，可以使用一具有耐熱性之有機絕緣材料，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯基樹脂、聚醯胺、或環氧樹脂。除此有機絕緣材料外，也可以使用一低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或類似者之一單層或一堆疊層。
藉由偵測進入光二極體602之光622，即可讀取一物件之資料。應該注意的是一光源(例如背光)可在讀取一物件之資料時使用。
在實施例1至6中揭示作為一範例之電晶體可以使用作為電晶體640。包括一藉由有計劃的從氧化物半導體層去除雜質(例如氫、水氣、羥基、或氫化物(亦稱為氫化合物))而高度淨化的氧化物層在內之電晶體可抑制電氣特徵之變化且電氣性穩定。因此，吾人可以提供一高可靠性之半導體裝置。
本實施例可與其他實施例中所述之結構適當地組合而執行。
(實施例9)
本說明書中所揭露之一液晶顯示裝置可施加於多種電子裝置(包括遊戲機在內)。此電子裝置之範例為一電視機組(亦稱為一電視機或一電視機接收器)、一電腦或類似者之一監視器、一照相機(例如一數位相機或一數位攝影機)、一數位相框、一行動電話手機(亦稱為一行動電話或一行動電話裝置)、一可攜式遊戲機、一可攜式資訊終端機、一音頻播放器、一大型遊戲機(例如一彈珠台)、及類似者。包括以上實施例任一者中所述之液晶顯示裝置在內之電子裝置範例將說明於後。
圖11A揭示一電子書閱讀器(亦稱為e-book閱讀器)，其可包括殼體9630、顯示部分9631、操作鍵9632、一太陽電池9633、及一充電與放電控制電路9634。圖11A中所示之e-book閱讀器具有一在顯示部分上顯示多種資訊(例如靜態影像、動態影像、及文字影像)之功能；一在顯示部分上顯示月曆、日期、時間、或類似者之功能；一將顯示部分上所顯示的資訊操作或編輯之功能；一藉由多種軟體(程式)控制處理之功能；及類似者。應該注意的是，在圖11A中，充電與放電控制電路9634具有一電池9635及一DCDC轉換器(文後簡稱為轉換器)9636，以舉例說明之。當實施例1至8任一者中所示之半導體裝置施加於顯示部分9631時，即可取得一極可靠之e-book閱讀器。
在使用一透射反射型或反射型液晶顯示裝置作為圖11A所示結構中之顯示部分9631的情況中，e-book閱讀器可使用在一比較亮之環境中。在此情況下，太陽電池9633之電力產生及電池9635之充電可以有效進行，這是較佳狀況。由於太陽電池9633可以適當設置於殼體9630之一空間(表面或後表面)上，電池9635即可有效充電，這也是較佳狀況。當一鋰離子電池使用作為電池9635時，其具有一縮小體積或類似者之優點。
圖11A中所示之充電與放電控制電路9634之一組態及操作情形係參考圖11B之方塊圖說明。圖11B揭示太陽電池9633、電池9635、轉換器9636、一轉換器9637、開關SW1至SW3、及顯示部分9631。充電與放電控制電路9634包括電池9635、轉換器9636、轉換器9637、及開關SW1至SW3。
首先，在此闡釋太陽電池9633使用外來光源產生電力情況下之一操作範例。太陽電池9633所產生之電力係由轉換器9636升高或降低成儲存於電池9635中之電壓。當來自太陽電池9633之電力使用於顯示部分9631之操作時，開關SW1接通且電力由轉換器9637升高或降低成顯示部分9631所需之電壓。當顯示部分9631上未執行顯示時，開關SW1可斷開及開關SW2可以接通，藉此使電池9635充電。
接著，一操作範例用於說明當太陽電池9633不使用外來光源產生電力時之情形。當開關SW3接通時，儲存於電池9635中之電力係由轉換器9637升高或降低。此時，來自電池9633之電力使用於顯示部分9631之操作。
應該注意的是太陽電池9633係在此揭示作為一充電單元之範例；惟，將電池9635充電可由另一單元執行。或者，可以使用另一充電單元之一組合型態。
圖12A揭示一膝上型個人電腦，其包括一主體3001、一殼體3002、一顯示部分3003、一鍵盤3004、及類似者。當實施例1至8任一者中所示之半導體裝置施加於顯示部分3003時，即可取得一極可靠之膝上型個人電腦。
圖12B係一可攜式資訊終端機(PDA)，其在一主體3021中包括一顯示部分3023、一外接界面3025、一操作鈕3024、及類似者。一觸控筆3022也包括在內，以作為一供操作之配件。藉由將實施例1至8任一者中所示之半導體裝置施加於顯示部分3023時，即可取得一極可靠之可攜式資訊終端機(PDA)。
圖12C係一e-book閱讀器範例。例如，e-book閱讀器2700包括一殼體2701及一殼體2703等二殼體。殼體2701及殼體2703利用一鉸鏈葉2711組合，使得e-book閱讀器2700可以藉由鉸鏈葉2711作為一軸而開啟與關閉。藉由此一結構，e-book閱讀器2700可以操作如同一本書。
一顯示部分2705及一顯示部分2707分別在殼體2701及殼體2703中併合。顯示部分2705及顯示部分2707可以顯示一影像或不同影像。在顯示部分2705及顯示部分2707顯示不同影像之結構中，例如，右側顯示部分(圖12C中之顯示部分2705)可以顯示文字而左側顯示部分(圖12C中之顯示部分2707)可以顯示影像。當實施例1至8任一者中所示之半導體裝置施加於顯示部分2705、2707時，即可取得一高可靠性之e-book閱讀器2700。
圖12C揭示一範例，其中殼體2701備有一操作部分及類似者。例如，殼體2701備有一電力開關2721、操作鍵2723、一喇叭2725、及類似者。頁面可以藉由操作鍵2723翻動。應該注意的是一鍵盤、一指示裝置、及類似者可設在與殼體之顯示部分相同之表面上。再者，一外接終端(一耳機終端、一USB終端、或類似者)、一記錄媒體插入部分、及類似者可設於殼體之後表面或側表面上。再者，e-book閱讀器2700可以具有一電子字典之功能。
e-book閱讀器2700可具有一無線發射及接收資料之組態。透過無線通信，即可找到所想要的書本資料或類似者並從一電子書伺服器下載。
圖12D係一行動電話，其包括一殼體2800及一殼體2801等二殼體。殼體2801包括一顯示面板2802、一喇叭2803、一麥克風2804、一指示裝置2806、一相機鏡頭2807、一外接端點2808、及類似者。殼體2800包括一太陽電池2810，其具有一充電可攜式資訊終端機之功能；一外接記憶體插槽2811、及類似者。此外，一天線併合於殼體2801中。當實施例1至8任一者中所示之半導體裝置施加於顯示面板2802時，即可取得一極可靠之行動電話。
再者，顯示面板2802備有一觸控面板。在圖12D中顯示出來之複數個操作鍵2805係以虛線表示。應該注意的是一供太陽電池2810之輸出電壓增大至足夠用於各電路的升壓電路也包括在內。
在顯示面板2802中，顯示方向可以依據一使用模式而適當改變。行動電話備有相機鏡頭2807，其設於與顯示面板2802者相同之表面上且可使用作為一視訊電話。喇叭2803及麥克風2804可用於視訊電話呼叫、記錄與播放聲音、及類似者以及語音呼叫。再者，處於圖12D中所示展開狀態之殼體2800、2801可藉由滑動而移位，使其上下相疊；因此，行動電話之尺寸可以減小，使得行動電話更適於攜帶。
外接端點2808可連接於一AC轉接頭及多種線材(例如一USB線)、充電及和個人電腦進行資料通信。再者，大量資料可以藉由將一儲存媒體插入外接記憶體插槽2811而儲存及可以移動。
除了上述功能外，也可以備有一紅外線通信功能、一電視接收功能、或類似者。
圖12E係一數位攝影機，其包括一主體3021、一顯示部分A 3057、一目鏡3053、一操作開關3054、一顯示部分B 3055、一電池3056、及類似者。當實施例1至8任一者中所示之半導體裝置施加於顯示部分A 3057及顯示部分B 3055時，即可取得一極可靠之數位攝影機。
圖12F揭示一電視機組範例。在一電視機組9600中，一顯示部分9603併合於一殼體9601中。顯示部分9603可以顯示影像。在此，殼體9601係由一架台9605支撐。當實施例1至8任一者中所示之半導體裝置施加於顯示部分9603時，即可取得高可靠性之電視機組9600。
電視機組9600可以利用殼體9601之一操作開關或一分離式遙控器操作。遙控器可備有一顯示部分，用於顯示從遙控器輸出之資料。
應該注意的是電視機組9600備有一接收器、一數據機、及類似者。利用接收器，可以接收到一般電視廣播。再者，當顯示裝置透過數據機而連接於一有線或無線之通信網路時，即可執行一單向(從一寄件人到一收件人)或雙向(在一寄件人與一收件人之間或在多數個收件人之間)資訊通信。
本實施例可與其他實施例中所述之結構適當地組合而執行。
[範例1]
在本範例中，其製成實施例4之圖4B中所示之頂閘極電晶體。同時，製成一測試元件組(TEG)以評估片狀電阻，並評估一已導入氧後之氧化物半導體層之片狀電阻。首先，一用於製造電晶體及TEG之方法係參考圖13A及13B說明於後。
如圖13A中所示，一電晶體540包括一底層536、氧化物半導體層503、一源極層505a、一汲極層505b、一閘極絕緣層567、一閘極層501、一保護絕緣層569、一佈線層565a、及一佈線層565b，其皆形成於一具有一絕緣表面之基板500上。
一TEG 550包括底層536、一和源極層505a與汲極層505b同時形成之電極層505c、及閘極絕緣層567，其皆形成於具有一絕緣表面之基板500上。應該注意的是圖13A中所示之TEG 550係與圖13B中所示虛線AA1-AA2相對應之截面圖。
圖13B揭示圖13A中所示TEG 550之平面圖。在氧化物半導體層503上方形成一梳齒形電極層505c。氧化物半導體層503之片狀電阻可以藉由施加一電位於電極層505c而測量。一未形成電極層505c之區域則具有一尺寸L/W=100μm/50000μm。
接著，用於製造圖13A及13B中所示電晶體540及TEG 550之方法將說明於後。
首先，就底層536而言，氧化矽膜(具有一厚度300 nm)藉由一濺鍍法在100℃時形成於基板500上。
接著，具有一厚度30 nm之氧化物半導體層使用一銦-鎵-鋅-氧基金屬氧化物靶材(In2O3:Ga2O3:ZnO=1:1:1)而形成於底層536上。氧化物半導體層是在下列條件下形成：壓力為0.4 Pa，直流(DC)電源為0.5 Kw，環境為含氬與氧之環境(氬：氧=30 sccm:15 sccm)，溫度為20℃。
氧化物半導體層係選擇性蝕刻，藉此形成凸塊狀氧化物半導體層503。隨後，就一功能如同源極層與汲極層者之導電膜而言，一鎢膜(具有一厚度50 nm)藉由一濺鍍法在200℃時形成於氧化物半導體層503上。在此，鎢膜係選擇性蝕刻，以形成源極層505a、汲極層505b、及電極層505c。
閘極絕緣層567形成於部分曝露之源極層505a、汲極層505b、電極層505c、氧化物半導體層503上，及形成於底層536上。氧氮化矽膜(具有一厚度30 nm)藉由一電漿CVD法形成作為閘極絕緣層567。應該注意的是在此範例中，功能如同圖4B中所示一閘極絕緣層之保護絕緣層並未形成。
氧係通過閘極絕緣層567而導送至氧化物半導體層503(氧導送)。一離子植入法用於氧導送。該處理是使用16O2(16O+)作為源氣體而在一加速電壓25 keV下執行。應該注意的是氧導送是在三項條件下形成：無氧導送、氧導送劑量4.5×1014 ion/cm2、氧導送劑量4.5×1015 ion/cm2、及形成三個樣品。
第一熱處理在450℃之氮氣環境下執行一小時後，藉由使用一濺鍍設備，氮化鉭膜(具有一厚度30 nm)及鎢膜(具有一厚度370 nm)之一堆疊層即在閘極絕緣層567上形成作為一閘極層。隨後，堆疊層係選擇性蝕刻，藉此形成閘極層501。
氧化矽膜(具有一厚度300 nm)在200℃時藉由一濺鍍法而形成作為保護絕緣層569，以利於和閘極層501與閘極絕緣層567接觸。在此，作為保護絕緣層569之氧化矽膜與閘極絕緣層567係選擇性蝕刻，使開孔形成於一接觸區中。
就一連接佈線而言，一鈦膜(具有一厚度50 nm)、一鋁膜(具有一厚度100 nm)、及一鈦膜(具有一厚度5 nm)係藉由一濺鍍法依此順序堆疊。上述堆疊層係選擇性蝕刻，藉此形成佈線層565a與佈線層565b。
透過上述步驟，電晶體540及TEG 550即形成。
藉由使用圖13中所示之TEG 550，以測量氧化物半導體層503之片狀電阻。片狀電阻之測量結果揭示於圖14中。
在圖14之圖表中，垂直軸線揭示片狀電阻之測量結果及水平軸線揭示氧導送之各別條件。應該注意的是水平軸線所示之標繪圖571、572、573分別對應於無氧導送、氧導送劑量4.5×1014 ion/cm2、及氧導送劑量4.5×1015 ion/cm2。各標繪圖揭示13個TEGs之資料，用於評估一形成於一玻璃基板上之片狀電阻。
從圖14之圖表可知，在無氧導送條件下之標繪圖571中，片狀電阻為1.0×107Ω/cm2至1.7×108Ω/cm2。在氧導送劑量4.5×1014 ion/cm2條件下之標繪圖572中，片狀電阻為1.0×108Ω/cm2至1.0×109Ω/cm2。在氧導送劑量4.5×1015 ion/cm2條件下之標繪圖573中，片狀電阻為1.0×108Ω/cm2至1.0×1010Ω/cm2。
如上所述，可以看出當氧通過閘極絕緣層567(其係氧化物絕緣層)而導送至氧化物半導體層503時，氧化物半導體層503之片狀電阻增大。此外，可以確定的是氧化物半導體層503之片狀電阻可以藉由導送之氧濃度控制。
上述結果顯示當一氧化物絕緣層(即一閘極絕緣層)形成以接觸於氧化物半導體層時，氧即導送(氧導送)通過氧化物絕緣層；及執行熱處理，屬於氧化物半導體之其中一主要成分的氧即可從含氧之氧化物絕緣層供給至氧化物半導體層。因此，氧化物半導體層更為淨化，而成為電氣性i型(固有)，且氧化物半導體層之片狀電阻增大。
因此，本發明可提供一使用具高可靠性與穩定電氣特徵之氧化物半導體的半導體裝置。
本範例可以藉由適當地與其他實施例中所述之任一結構組合而執行。
本申請案係基於在2010年2月26日向日本專利局申請的日本專利申請案第2010-042024號，該案之全文以引用的方式併入本文中。
400．．．基板
401．．．閘極層
402．．．閘極絕緣層
403．．．氧化物半導體層
404a．．．金屬氧化物區
404b．．．金屬氧化物區
405a．．．源極層
405b．．．汲極層
407．．．氧化物絕緣層
409．．．保護絕緣層
410．．．電晶體
420．．．電晶體
421．．．氧
422．．．氧化物半導體層
426．．．氧化物絕緣層
427．．．氧化物絕緣層
430．．．電晶體
436．．．絕緣層
437．．．氧化物絕緣層
438．．．保護絕緣層
440．．．電晶體
441．．．氧化物半導體層
450．．．電晶體
451．．．氧化物半導體層
455a．．．開孔
455b．．．開孔
456a．．．導電層
456b．．．導電層
457．．．保護絕緣層
465a．．．佈線層
465b．．．佈線層
467．．．氧化物絕緣層
468．．．保護絕緣層
469．．．保護絕緣層
500．．．基板
501．．．閘極層
503．．．氧化物半導體層
505a．．．源極層
505b．．．汲極層
505c．．．電極層
536．．．底層
540．．．電晶體
550．．．TEG
565a．．．佈線層
565b．．．佈線層
567．．．閘極絕緣層
569．．．保護絕緣層
571．．．標繪圖
572．．．標繪圖
573．．．標繪圖
601．．．基板
602．．．光二極體
606a．．．半導體層
606b．．．半導體層
606c．．．半導體層
608．．．黏接層
613．．．基板
631．．．絕緣層
632．．．保護絕緣層
633．．．層間絕緣層
634．．．層間絕緣層
640．．．電晶體
641．．．電極層
642．．．電極層
643．．．導電層
645．．．閘極層
656．．．電晶體
658．．．光二極體重置信號線
659．．．閘極信號線
671．．．光感測器輸出信號線
672．．．光感測器參考信號線
2700．．．電子書閱讀器
2701．．．殼體
2703．．．殼體
2705．．．顯示部分
2707．．．顯示部分
2711．．．鉸鏈葉
2721．．．電源開關
2723．．．操作鍵
2725．．．喇叭
2800．．．殼體
2801．．．殼體
2802．．．顯示面板
2803．．．喇叭
2804．．．麥克風
2805．．．操作鍵
2806．．．指示裝置
2807．．．相機鏡頭
2808．．．外接端點
2810．．．太陽電池
2811．．．外接記憶體插槽
3001．．．主體
3002．．．殼體
3003．．．顯示部分
3004．．．鍵盤
3021．．．主體
3022．．．觸控筆
3023．．．顯示部分
3024．．．操作鈕
3025．．．外接界面
3051．．．主體
3053．．．目鏡
3054．．．操作開關
3055．．．顯示部分B
3056．．．電池
3057．．．顯示部分A
4001．．．基板
4002．．．像素部分
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封膠
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端點電極
4016．．．端點電極
4018．．．FPC
4018a．．．FPC
4018b．．．FPC
4019．．．各向異性導電膜
4020．．．氧化絕緣層
4021．．．絕緣層
4023．．．絕緣層
4024．．．保護絕緣層
4030．．．電極層
4032．．．絕緣層
4033．．．絕緣層
4510．．．間隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填隙物
4612．．．孔穴
4613．．．球形粒子
4614．．．填料
4615a．．．黑色區
4615b．．．白色區
9600．．．電視機組
9601．．．殼體
9603．．．顯示部分
9605．．．支架
9630．．．殼體
9631．．．顯示部分
9632．．．操作鍵
9633．．．太陽電池
9634．．．充電與放電控制電路
9635．．．電池
9636．．．轉換器
及
9637．．．轉換器
圖1A至1E揭示一半導體裝置及一半導體裝置之製造方法的一實施例。
圖2A至2D揭示一半導體裝置及一半導體裝置之製造方法的一實施例。
圖3A至3E揭示一半導體裝置及一半導體裝置之製造方法的一實施例。
圖4A及4B各揭示一半導體裝置的一實施例。
圖5A至5D揭示一半導體裝置及一半導體裝置之製造方法的一實施例。
圖6A至6C各揭示一半導體裝置的一實施例。
圖7揭示一半導體裝置的一實施例。
圖8揭示一半導體裝置的一實施例。
圖9揭示一半導體裝置的一實施例。
圖10A及10B揭示一半導體裝置的一實施例。
圖11A及11B揭示一電子裝置。
圖12A至12F各揭示一電子裝置。
圖13A及13B揭示一半導體裝置的一實施例。
圖14揭示一氧化物半導體層在一氧導送條件下之片狀電阻。
421．．．氧

Claims (20)

  1. 一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層；形成氧化物絕緣層，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層；在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，進一步包含以下步驟：形成閘極於基板上；形成閘極絕緣層於該閘極上；形成源極層與汲極層於該氧化物半導體層與該氧化物絕緣層上；其中該氧化物半導體層形成於該閘極絕緣層上。
  3. 一種半導體裝置之製造方法，包含以下步驟：形成第一閘極層於基板上；形成閘極絕緣層於該第一閘極層上；形成氧化物半導體層於該閘極絕緣層上；形成源極層與汲極層於該氧化物半導體層上；形成氧化物絕緣層於該氧化物半導體層、該源極層及該汲極層上，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層； 在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理；及形成第一絕緣層於該氧化物絕緣層上。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中該氧化物半導體層係形成用於和該第一閘極層完全重疊。
  5. 如申請專利範圍第3項之半導體裝置之製造方法，進一步包含形成第二閘極層於該第一絕緣層上，以和該第一閘極層重疊之步驟。
  6. 一種半導體裝置之製造方法，包含以下步驟：形成閘極層於基板上；形成閘極絕緣層於該閘極層上；形成氧化物半導體層於該閘極絕緣層上；形成源極層與汲極層於該氧化物半導體層上；形成氧化物絕緣層於該氧化物半導體層、該源極層及該汲極層上，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層；在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理，由此該源極層及汲極層的表面的一部分被氧化；及形成第一絕緣層於該氧化物絕緣層上。
  7. 如申請專利範圍第2、3、及6中任一項之半導體裝置之製造方法，進一步包含以下步驟： 在執行熱處理之後，形成開孔於該氧化物絕緣層中，直到曝露出該源極層及該汲極層；及在形成該開孔於該氧化物絕緣層中之後形成導電層，該導電層直接接觸於該源極層及該汲極層之一並且藉由該氧化物絕緣層的該開孔電氣連接到該氧化物半導體層。
  8. 一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層於基板上；形成氧化物絕緣層，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層；在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理；形成第一絕緣層於該氧化物絕緣層上；及形成閘極層於該第一絕緣層上。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，進一步包含以下步驟：形成接觸於該氧化物半導體層的源極層與汲極層；形成開孔於該氧化物絕緣層及該第一絕緣層中，直到曝露出該源極層及該汲極層；及在形成該開孔之後，形成導電層於該第一絕緣層上，其中該導電層藉由該開孔直接接觸於該源極層及該汲極層之一。
  10. 一種半導體裝置之製造方法，包含以下步驟：形成氧化物半導體層於基板上； 形成源極層與汲極層於該氧化物半導體層上；形成氧化物絕緣層，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層；在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理；形成第一絕緣層於該氧化物絕緣層上；及形成閘極層於該第一絕緣層上。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，進一步包含以下步驟：形成開孔於該氧化物絕緣層及該第一絕緣層中，直到曝露出該源極層及該汲極層；及在形成該開孔之後，形成導電層於該第一絕緣層上，其中該導電層藉由該開孔直接接觸於該源極層及該汲極層之一。
  12. 如申請專利範圍第3、6、8、及10中任一項之半導體裝置之製造方法，其中該第一絕緣層包含氮化矽層。
  13. 一種半導體裝置之製造方法，包含以下步驟：形成第一閘極層於基板上；形成第一絕緣層於該第一閘極層上；形成氧化物半導體層於該第一絕緣層上；形成氧化物絕緣層，以和該氧化物半導體層接觸；將氧通過該氧化物絕緣層而添加至該氧化物半導體層； 在添加氧之後，對該氧化物絕緣層及該氧化物半導體層執行熱處理；形成第二絕緣層於該氧化物絕緣層上；及形成第二閘極層於該第二絕緣層上。
  14. 如申請專利範圍第13項之半導體裝置之製造方法，進一步包含以下步驟：形成接觸於該氧化物半導體層的源極層與汲極層；形成開孔於該氧化物絕緣層及該第二絕緣層中，直到曝露出該源極層及該汲極層；及在形成該開孔之後，形成導電層於該第二絕緣層上，其中該導電層藉由該開孔直接接觸於該源極層及該汲極層之一。
  15. 如申請專利範圍第1、3、6、8、10、及13中任一項之半導體裝置之製造方法，其中熱處理係在該氧化物絕緣層形成於該氧化物半導體層上之前，先對該氧化物半導體層執行。
  16. 如申請專利範圍第1、3、6、8、10、及13中任一項之半導體裝置之製造方法，其中該添加氧之步驟係藉由加速之氧照射該氧化物半導體層而執行。
  17. 如申請專利範圍第1、3、6、8、10、及13中任一項之半導體裝置之製造方法，其中該添加氧之步驟係藉由離子植入法或離子摻入法執行。
  18. 如申請專利範圍第1、3、6、8、10、及13中任一項之半導體裝置之製造方法，其中該氧化物絕緣膜包含氧 化矽膜。
  19. 如申請專利範圍第13項之半導體裝置之製造方法，其中該第二絕緣層包含氮化矽層。
  20. 如申請專利範圍第1、3、6、8、10、及13中任一項之半導體裝置之製造方法，其中該氧化物半導體層包含銦。
TW100105793A 2010-02-26 2011-02-22 半導體裝置之製造方法 TWI524429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010042024 2010-02-26

Publications (2)

Publication Number Publication Date
TW201203379A TW201203379A (en) 2012-01-16
TWI524429B true TWI524429B (zh) 2016-03-01

Family

ID=44505505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105793A TWI524429B (zh) 2010-02-26 2011-02-22 半導體裝置之製造方法

Country Status (6)

Country Link
US (6) US8551824B2 (zh)
JP (10) JP5216883B2 (zh)
KR (10) KR102420689B1 (zh)
CN (3) CN106340542A (zh)
TW (1) TWI524429B (zh)
WO (1) WO2011105184A1 (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105321961B (zh) 2010-04-23 2018-10-02 株式会社半导体能源研究所 半导体装置的制造方法
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8772094B2 (en) 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
JP6030929B2 (ja) * 2012-11-20 2016-11-24 株式会社半導体エネルギー研究所 評価方法
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015029286A1 (ja) * 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
JP6142300B2 (ja) * 2013-12-02 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103700705B (zh) * 2013-12-09 2017-07-28 深圳市华星光电技术有限公司 一种igzo电晶体制造方法
CN103762246B (zh) * 2013-12-25 2017-08-11 深圳市华星光电技术有限公司 一种薄膜电晶体场效应管及其制造方法
KR102216310B1 (ko) * 2014-02-24 2021-02-18 한국전자통신연구원 산화물 반도체 형성방법
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP6390122B2 (ja) * 2014-03-10 2018-09-19 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
KR102318728B1 (ko) 2014-04-18 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 이를 가지는 표시 장치
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
US10249644B2 (en) 2015-02-13 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN107408579B (zh) 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
EP3125296B1 (en) 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6794706B2 (ja) * 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
JP6725335B2 (ja) * 2016-06-20 2020-07-15 株式会社ジャパンディスプレイ 半導体装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018156963A (ja) * 2017-03-15 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及びそれらの製造方法
CN109244089B (zh) * 2017-07-10 2021-08-17 京东方科技集团股份有限公司 一种感测基板及其制作方法、显示装置
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
US11022853B2 (en) * 2018-08-24 2021-06-01 Sharp Kabushiki Kaisha Display panel
CN109390413B (zh) * 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
KR20220108255A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers
US11682712B2 (en) 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers

Family Cites Families (214)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63284522A (ja) * 1987-05-18 1988-11-21 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
JP2890681B2 (ja) * 1990-06-07 1999-05-17 ソニー株式会社 多層配線構造の半導体装置製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6693681B1 (en) 1992-04-28 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2814161B2 (ja) 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP3529153B2 (ja) * 1993-03-04 2004-05-24 三星電子株式会社 液晶表示装置及びその製造方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10173169A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 半導体装置及びその製造方法
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000306995A (ja) 1999-04-20 2000-11-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000323571A (ja) 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100396695B1 (ko) 2000-11-01 2003-09-02 엘지.필립스 엘시디 주식회사 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
AU2002321847A1 (en) 2002-01-15 2003-07-30 Samsung Electronics Co., Ltd A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030186074A1 (en) * 2002-04-02 2003-10-02 Chi-Lin Chen Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004342632A (ja) 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100546209B1 (ko) * 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2007042662A (ja) 2003-10-20 2007-02-15 Renesas Technology Corp 半導体装置
JP4278481B2 (ja) 2003-10-23 2009-06-17 株式会社ルネサステクノロジ 半導体装置の製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101050300B1 (ko) 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
JP2006195077A (ja) * 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019458A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7943287B2 (en) 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5127338B2 (ja) 2006-07-28 2013-01-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US8338278B2 (en) 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR100793105B1 (ko) 2006-12-07 2008-01-10 엘지전자 주식회사 박막트랜지스터 및 박막트랜지스터를 포함한평판표시소자와 그 제조방법
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100025852A1 (en) 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8734621B2 (en) * 2007-01-16 2014-05-27 Alliance For Sustainable Energy, Llc Transparent conducting oxides and production thereof
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR101603180B1 (ko) * 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR20090016993A (ko) 2007-08-13 2009-02-18 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5374111B2 (ja) * 2007-10-24 2013-12-25 株式会社神戸製鋼所 表示装置およびこれに用いるＣｕ合金膜
WO2009060922A1 (en) 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR100941855B1 (ko) * 2008-04-04 2010-02-12 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
KR20110027805A (ko) 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
GB0812499D0 (en) * 2008-07-08 2008-08-13 Imp Innovations Ltd Low-voltage thin-film field-effect transistors
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
CN102159517B (zh) * 2008-09-19 2014-08-06 出光兴产株式会社 氧化物烧结体及溅射靶材
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8274084B2 (en) * 2008-11-26 2012-09-25 Palo Alto Research Center Incorporated Method and structure for establishing contacts in thin film transistor devices
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI501319B (zh) 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011019873A (ja) 2009-07-21 2011-02-03 Sharp Corp 洗濯機
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN102763203A (zh) 2012-10-31
KR20230003378A (ko) 2023-01-05
JP2017175153A (ja) 2017-09-28
US8551824B2 (en) 2013-10-08
US10304696B2 (en) 2019-05-28
KR20220101770A (ko) 2022-07-19
KR102047354B1 (ko) 2019-11-21
CN102763203B (zh) 2016-10-26
KR20190130068A (ko) 2019-11-20
JP2013149990A (ja) 2013-08-01
US20110212569A1 (en) 2011-09-01
KR20220018069A (ko) 2022-02-14
JP5752161B2 (ja) 2015-07-22
JP2023178330A (ja) 2023-12-14
JP6315736B2 (ja) 2018-04-25
JP2011199272A (ja) 2011-10-06
US20170221933A1 (en) 2017-08-03
KR102357474B1 (ko) 2022-02-08
KR102113029B1 (ko) 2020-05-20
KR102420689B1 (ko) 2022-07-15
KR20190096441A (ko) 2019-08-19
US9911625B2 (en) 2018-03-06
JP2022023883A (ja) 2022-02-08
US20190279880A1 (en) 2019-09-12
US11049733B2 (en) 2021-06-29
KR102219398B1 (ko) 2021-02-25
WO2011105184A1 (en) 2011-09-01
JP2018133583A (ja) 2018-08-23
KR101913657B1 (ko) 2018-11-01
KR20180116459A (ko) 2018-10-24
KR20200054337A (ko) 2020-05-19
KR20210021126A (ko) 2021-02-24
KR102480055B1 (ko) 2022-12-23
JP2019082691A (ja) 2019-05-30
JP2015035606A (ja) 2015-02-19
JP2017085128A (ja) 2017-05-18
JP2021007151A (ja) 2021-01-21
JP6445203B2 (ja) 2018-12-26
JP5216883B2 (ja) 2013-06-19
KR101969291B1 (ko) 2019-04-17
CN106340542A (zh) 2017-01-18
CN113540253A (zh) 2021-10-22
KR20130024892A (ko) 2013-03-08
KR20190040090A (ko) 2019-04-16
JP6333930B2 (ja) 2018-05-30
KR102011259B1 (ko) 2019-08-16
US11682562B2 (en) 2023-06-20
US20230352312A1 (en) 2023-11-02
US20210313193A1 (en) 2021-10-07
TW201203379A (en) 2012-01-16
US20140038351A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI524429B (zh) 半導體裝置之製造方法
JP7404459B2 (ja) 半導体装置
TWI518914B (zh) 電晶體及使用電晶體之顯示裝置
TWI556316B (zh) 半導體裝置之製造方法
JP2023101541A (ja) 半導体装置
TWI541904B (zh) 半導體裝置的製造方法
TWI588909B (zh) 半導體裝置及其製造方法
JP6781315B2 (ja) 半導体装置
TWI588994B (zh) 半導體裝置
TWI527222B (zh) 半導體裝置及其製造方法
TWI509706B (zh) 半導體裝置製造方法
TW201203388A (en) Manufacturing method of semiconductor device
TW201316518A (zh) 半導體裝置
TW201201372A (en) Method for manufacturing semiconductor device
TW201207956A (en) Method for manufacturing semiconductor device
KR20240091247A (ko) 반도체 장치