CN102906881A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102906881A
CN102906881A CN2011800253118A CN201180025311A CN102906881A CN 102906881 A CN102906881 A CN 102906881A CN 2011800253118 A CN2011800253118 A CN 2011800253118A CN 201180025311 A CN201180025311 A CN 201180025311A CN 102906881 A CN102906881 A CN 102906881A
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
insulating barrier
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800253118A
Other languages
English (en)
Other versions
CN102906881B (zh
Inventor
远藤佑太
佐佐木俊成
野田耕生
佐藤瑞穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102906881A publication Critical patent/CN102906881A/zh
Application granted granted Critical
Publication of CN102906881B publication Critical patent/CN102906881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明的目的是制造一种半导体装置，其中在使用氧化物半导体的晶体管中，电特性的变动小且可靠性高。作为形成沟道的氧化物半导体层的基底绝缘层，使用通过加热从其放出氧的绝缘层。从该基底绝缘层放出氧，由此可以降低该氧化物半导体层中的氧缺乏及该基底绝缘层与该氧化物半导体层之间的界面态。从而，可以制造电特性的变动小且可靠性高的半导体装置。

Description

半导体装置
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
在本说明书中，半导体装置指的是能通过利用半导体特性而起作用的一般装置，并且电光装置、半导体电路及电子设备都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来形成晶体管的技术受到瞩目。这样的晶体管被广泛地应用于如集成电路（IC）和图像显示装置（显示装置）等电子设备。作为可应用于晶体管的半导体薄膜，广泛使用硅类半导体材料，但是，作为备选材料，氧化物半导体受到瞩目。
例如，已经公开了使用其电子载流子浓度低于1018/cm3的包含铟（In）、镓（Ga）、锌（Zn）的非晶氧化物形成其活性层的晶体管（参照专利文献1）。
虽然包含氧化物半导体的晶体管可以以比使用非晶硅的晶体管更高的速度操作，并且比包含多晶硅的晶体管更容易制造，但是，由于电特性变动的高可能性，所以已知包含氧化物半导体的晶体管具有可靠性低的问题。例如，在偏压-温度应力试验（BT试验）之前和之后，晶体管的阈值电压变动。注意，在本说明书中，“阈值电压”是指打开晶体管所需要的栅电压。“栅电压”是指当源电极的电位用作参考电位时源电极与栅电极之间的电位差。
[参考]
[专利文献1]日本专利申请公开2006-165528号公报。
发明内容
包括氧化物半导体的晶体管的由于BT试验的阈值电压的变动导致包含氧化物半导体的晶体管的可靠性下降。因此，本发明的一个实施方式的目的之一是提高包括氧化物半导体的半导体装置的可靠性。
本发明的一个实施方式是基于以下技术思想的一种半导体装置或半导体装置的方法：形成通过加热从其放出氧的绝缘层作为氧化物半导体层的基底层的绝缘层（也称为基底绝缘层）。
“通过加热能够放出氧”是指在TDS（Thermal Desorption Spectroscopy：热脱附谱）中所放出的氧分子（也称为O2）的量为1×1018个/cm3以上，优选为3×1020个/cm3以上。
通过从基底绝缘层向氧化物半导体层供给氧，可以降低氧化物半导体层与基底绝缘层之间的界面态。其结果，可以充分地抑制因半导体装置的操作等生成的电荷等被基底绝缘层与氧化物半导体层之间的界面捕捉。
再者，有时由于氧化物半导体层的氧缺乏而生成电荷。一般来说，氧化物半导体层中的氧缺乏成为施主，而生成作为载流子的电子。其结果，晶体管的阈值电压偏移到负方向。从基底绝缘层放出足够的氧，由此可以利用从基底绝缘层供给的氧补偿导致阈值电压漂移到负方向的氧化物半导体层中的氧缺乏。
换言之，当氧化物半导体层中产生氧缺乏时，难以抑制基底绝缘层与氧化物半导体层之间的界面上的电荷捕捉；然而通过设置通过加热从其放出氧的绝缘层作为基底绝缘层，可以降低氧化物半导体层的界面态及氧缺乏，并且能够减小氧化物半导体层与基底绝缘层之间的界面上的电荷捕捉的不利影响。
因此，本发明的一个实施方式的有利效果归因于通过加热从其放出氧的基底绝缘层。
由于以上作为有利效果描述的能够抑制基底绝缘层与氧化物半导体层之间的界面上的电荷捕捉，所以可以抑制包含氧化物半导体的晶体管的截止状态电流可以增加及例如阈值电压的变动等故障，并另外可以提高半导体装置的可靠性。
注意，优选通过加热从其放出氧的绝缘层与氧化物半导体层相比具有足够的厚度。这是由于以下原因：当通过加热从其放出氧的绝缘层的厚度小于氧化物半导体层的厚度时，有时不能充分地对氧化物半导体层供给氧。
本发明的另一实施方式是一种半导体装置，包括：基底绝缘层；基底绝缘层上的氧化物半导体层；电连接到氧化物半导体层的源电极及漏电极；一部分与氧化物半导体层接触的栅极绝缘层；以及栅极绝缘层上的栅电极。基底绝缘层是通过加热从其放出氧的绝缘层。更优选作为栅极绝缘层使用通过加热从其放出氧的绝缘层。
另外，在上述结构中，基底绝缘层可以是使用氧化硅、氧氮化硅、氮氧化硅以及氧化铝形成的单层或叠层。栅极绝缘层可以是使用氧化硅、氧氮化硅、氧化铝以及氧化铪形成的单层或叠层。
在本说明书中，氧氮化硅是指氧含量多于氮含量的物质，并且例如氧氮化硅分别以50原子%以上且70原子%以下、0.5原子%以上且15原子%以下、25原子%以上且35原子%以下、以及0原子%以上且10原子%以下的范围的浓度包含氧、氮、硅以及氢。另外，氮氧化硅是指氮含量多于氧含量的物质，并且例如，氮氧化硅分别以5原子%以上且30原子%以下、20原子%以上且55原子%以下、25原子%以上且35原子%以下、以及10原子%以上且25原子%以下的范围的浓度包含氧、氮、硅、以及氢。注意，当使用卢瑟福背散射光谱法（RBS）或氢前向散射光谱法（HFS）来进行测量时，氧、氮、硅以及氢的比率落在上述范围内。此外，构成元素的百分比的总计不超过100原子%。
在上述结构中，可以设置覆盖栅极绝缘层及栅电极的绝缘层（也称为保护绝缘层）。优选该保护绝缘层为通过加热从其放出氧的绝缘层。可以在氧化物半导体层的下方设置导电层。
在上述结构中，取决于源电极与漏电极之间的距离的晶体管的沟道长度L可以为10nm以上且10μm以下，例如为0.1μm至0.5μm。当然，沟道长度L也可以为1μm以上。沟道宽度W可以为10μm以上。
根据本发明的一个实施方式，通过设置通过加热从其放出氧的绝缘层作为氧化物半导体层的基底绝缘层，可以提供具有小的截止电流、小的阈值电压变化以及稳定的电特性的晶体管。
备选地，根据本发明的一个实施方式，可以提供包含具有优异的电特性以及高可靠性的晶体管的半导体装置。
附图说明
图1A至图1C是示出根据本发明的一个实施方式的半导体装置的一个例子的俯视图及截面图。
图2A和图2B是每个示出根据本发明的一个实施方式的半导体装置的一个例子的截面图。
图3A至图3E是示出根据本发明的一个实施方式的半导体装置的制造工序的一个例子的截面图。
图4A至图4E是示出根据本发明的一个实施方式的半导体装置的制造工序的一个例子的截面图。
图5A至图5E是示出根据本发明的一个实施方式的半导体装置的制造工序的一个例子的截面图。
图6A至图6C是每个示出根据本发明的一个实施方式的半导体装置的一个方式的图。
图7是示出根据本发明的一个实施方式的半导体装置的一个方式的截面图。
图8是示出根据本发明的一个实施方式的半导体装置的一个方式的截面图。
图9是示出根据本发明的一个实施方式的半导体装置的一个方式的截面图。
图10A至图10F是每个示出作为根据本发明的一个实施方式的半导体装置的电子设备的图。
图11A和图11B是每个示出使用本发明的一个实施方式形成的氧化硅层的TDS光谱的图表。
图12是示出根据本发明的一个实施方式的半导体装置的一个方式的截面图。
图13是示出使用本发明的一个实施方式制造的半导体装置的漏电流（Ids）-栅电压（Vgs）测量结果的图表。
图14A和图14B是每个示出使用本发明的一个实施方式制造的半导体装置的BT试验之前和之后的Ids-Vgs测量结果的图表。
具体实施方式
下面，将参照附图详细描述本发明的实施方式。注意，本发明不局限于以下描述，所属技术领域的普通技术人员将很容易地理解的是本文所公开的方式和细节可以按照各种方式修改而不脱离本发明的精神和范围。因此，本发明不应该解释为仅限于实施方式的以下描述。当参照附图描述本发明的结构时，对于不同的附图中的相同部分共同使用相同的附图标记。注意，有时相同的阴影线应用于相同的部分，而不通过附图标记特别指代相似部分。
注意，为方便起见，在本说明书中使用了例如“第一”、“第二”等序数，而其并不表示工序顺序或层的层叠顺序。此外，该序数在本说明书中不表示用来规定本发明的特定名称。
（实施方式1）
在本实施方式中，将参照图1A至图1C、图2A和图2B、图3A至图3E、图4A至图4E、图5A至图5E对半导体装置及半导体装置的制造方法的一个实施方式进行描述。
图1A至图1C是作为根据本发明的一个实施方式的半导体装置的例子的顶栅顶接触型晶体管151的俯视图及截面图。这里，图1A是俯视图，图1B是沿着图1A的A-B的截面图，以及图1C是沿着图1A的C-D的截面图。注意，在图1A中，为了简洁起见，省略晶体管151的一些部件（例如，栅极绝缘层112）。
图1A至图1C中的晶体管151包括衬底100上的绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、以及栅电极114。
作为绝缘层102的材料，可以使用氧化硅、氧氮化硅、氧化铝或它们的混合材料等。备选地，可以使用上述材料与氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝或它们的混合材料等的叠层形成绝缘层102。例如，当绝缘层102具有氮化硅层、氮氧化硅层、氧化铝层或氮化铝层与氧化硅层的叠层结构时，可以防止从衬底100等向晶体管151的水分及氢的进入。在绝缘层102形成为具有叠层结构的情况下，优选氧化硅、氧氮化硅、氧化铝或它们的任何混合材料等的氧化物层形成于绝缘层102与氧化物半导体层106接触的一侧。注意，绝缘层102用作晶体管151的基底层。绝缘层102是通过加热从其放出氧的绝缘层。“通过加热放出氧”是指在TDS分析中，O2的放出量为1×1018个/cm3以上，优选为3×1020个/cm3以上。
作为用于氧化物半导体层的材料，可以使用四成分金属氧化物例如In-Sn-Ga-Zn-O类材料；三成分金属氧化物例如In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料；二成分金属氧化物例如In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料；In-O类材料、Sn-O类材料、Zn-O类材料等。另外，任何上述材料可以含有氧化硅。在此，例如，In-Ga-Zn-O类材料是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物层，并且对其组成比没有特别的限制。另外，In-Ga-Zn-O类材料可以包含In、Ga、Zn以外的元素。作为一个例子，在使用In-Zn-O类材料的情况下，采用下列的任一个：In/Zn在原子数比上为0.5以上且50以下，优选In/Zn在原子数比上为1以上且20以下，或更优选In/Zn在原子数比上为1.5以上且15以下。当Zn的原子数比处于上述范围内时，可以提高晶体管的场效应迁移率。这里，当化合物的原子数比为In:Zn:O=X:Y:Z时，优选满足Z>1.5X+Y的关系。
对于氧化物半导体层，可以采用使用由化学式InMO3（ZnO）m（m>0）表示的材料的薄膜。这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以为Ga、Ga及Al、Ga及Mn、或Ga及Co等。
可以降低绝缘层102与氧化物半导体层106之间的界面态及氧化物半导体层106中的氧缺乏。通过上述界面态的降低，可以减小BT试验之前和之后的阈值电压的变动。
栅极绝缘层112可以具有与绝缘层102类似的结构，并优选为通过加热从其放出氧的绝缘层。注意，考虑到晶体管的栅极绝缘层的功能，对于栅极绝缘层112可以采用例如氧化铪或氧化铝等具有高介电常数的材料。备选地，考虑到栅极耐压以及氧化物半导体层的界面的状态，可以使用氧化硅、氧氮化硅或氮化硅与例如氧化铪或氧化铝等具有高介电常数的材料的叠层。
也可以在晶体管151上进一步设置保护绝缘层。保护绝缘层可以具有与绝缘层102相似的结构。另外，为了使源电极108a或漏电极108b与布线电连接，可以在绝缘层102、栅极绝缘层112等中形成开口。在氧化物半导体层106下方还可以设置第二栅电极。注意，虽然不总是必需将氧化物半导体层106加工为岛状，但优选将氧化物半导体层106加工为岛状。
图2A及图2B示出具有与晶体管151不同的结构的晶体管的截面结构。
图2A中的晶体管152与晶体管151的相同之处在于其包括绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112及栅电极114。晶体管152与晶体管151之间的不同之处在于氧化物半导体层106与源电极108a及漏电极108b连接的位置。即，在晶体管152中，源电极108a及漏电极108b与氧化物半导体层106的下部接触。其他部件与图1A至图1C的晶体管151的部件类似。
图2B中的晶体管153与晶体管151及晶体管152的相同之处在于其包括绝缘层102、栅极绝缘层112、栅电极114、源电极108a及漏电极108b。晶体管153与晶体管151及晶体管152的不同之处在于，晶体管153在同一平面上在氧化物半导体层中形成有沟道区126、源区122a及漏区122b。源区122a及漏区122b隔着保护绝缘层124分别与源电极108a及漏电极108b连接。注意，在图2B中，栅极绝缘层112只设置在栅电极114的下部，然而本发明的一个实施方式并不局限于此。例如，也可以设置栅极绝缘层112以覆盖包括沟道区126、源区122a及漏区122b的氧化物半导体层。
下面，将参照图3A至图3E以及图4A至图4E描述图1A至图1C中的晶体管的制造过程的例子。
首先，将参照图3A至图3E描述图1A至图1C中的晶体管151的制造过程的一个例子。
首先，在衬底100上形成绝缘层102（参照图3A）。绝缘层102是通过加热从其放出氧的绝缘层。
只要衬底的材料具有至少能够承受后面要执行的热处理的耐热性，则对衬底100的材质等的性质没有特别的限制。例如，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底100。备选地，也可以使用由硅或碳化硅等制成的单晶半导体衬底或多晶半导体衬底、由硅锗等制成的化合物半导体衬底、SOI衬底等作为衬底100。另外备选地，可以将在这些衬底上设置有半导体元件的任一个衬底用作衬底100。
作为衬底100，也可以使用柔性衬底。在那样的情况下，直接在柔性衬底上形成晶体管。注意，作为在柔性衬底上形成晶体管的方法，还有如下方法：其中作为衬底100使用不具有柔性的衬底，并且在其上形成晶体管之后，将晶体管从衬底剥离并将该晶体管转置到柔性衬底上。在那样的情况下，可以在衬底100与晶体管之间设置剥离层。
作为绝缘层102的形成方法，例如可以采用等离子体CVD法或溅射法。优选通过溅射法形成通过加热从其放出氧的绝缘层。作为绝缘层102的材料，可以使用氧化硅、氧氮化硅、氧化铝或它们中的任何混合材料等。备选地，可以使用上述材料与氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝或它们中的任何混合材料等的叠层形成绝缘层102。在绝缘层102形成为具有叠层结构的情况下，优选氧化硅、氧氮化硅、氧化铝或它们中的任何的混合材料等的氧化物层在氧化物半导体层106与绝缘层102接触的一侧上形成。绝缘层102的总厚度优选为20nm以上，更优选为100nm以上。当形成厚的绝缘层102时，可以增加从该绝缘层102放出的氧的量。
为了利用溅射法形成通过加热从其放出氧的绝缘层，在作为成膜气体采用氧或氧与稀有气体（例如氦、氖、氩、氪、氙）的混合气体时，优选将氧的比例设定的较高。例如，优选将整个气体中的氧浓度设定为6%以上且低于100%。
例如，在如下条件下利用RF溅射法形成氧化硅膜：使用石英（优选为合成石英）作为靶材；衬底温度为30℃以上且450℃以下（优选为70℃以上且200℃以下）；衬底与靶材之间的距离（T-S距离）为20mm以上且400mm以下（优选为40mm以上且200mm以下）；压力为0.1Pa以上且4Pa以下（优选为0.2Pa以上且1.2Pa以下）；高频电源为0.5kW以上且12kW以下（优选为1kW以上且5kW以下）；以及成膜气体中的O2/（O2+Ar）的比例设定为1%以上且100%以下（优选为6%以上且100%以下）。注意，可以使用硅靶材代替石英（优选为合成石英）靶材作为靶材。作为成膜气体使用氧或氧及氩的混合气体。
接着，在绝缘层102上形成氧化物半导体层，然后对该氧化物半导体层进行加工来形成具有岛状的氧化物半导体层106（参照图3B）。
氧化物半导体层例如可以通过溅射法、真空蒸镀法、脉冲激光堆积法、CVD法等来形成。氧化物半导体层的厚度优选为3nm以上且50nm以下。这是因为如下缘故：当氧化物半导体层太厚（例如，100nm以上）时，存在着短沟道效应的影响变大并且尺寸小的晶体管成为常开启型的可能性。在此，“常开启型”是指在不对栅电极施加电压的情况下也有沟道而电流流过晶体管的状态。注意，优选不暴露于空气且连续地形成绝缘层102及氧化物半导体层。
例如，使用In-Ga-Zn-O类氧化物靶材通过溅射法形成氧化物半导体层。
作为In-Ga-Zn-O类氧化物靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩尔数比]的组成比的氧化物靶材。注意，靶材的材料及组成不必局限于上述记载。例如可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]的组成比的氧化物靶材。
氧化物靶材的相对密度为90%以上且100%以下，优选为95%以上且99.9%以下。这是因为通过使用相对密度高的氧化物靶材，可以形成致密的氧化物半导体层的缘故。
可以在稀有气体气氛下、氧气氛下或含有稀有气体和氧的混合气氛下等进行成膜。另外，优选使用充分去除了例如氢、水、羟基以及氢化物等的杂质的高纯度气体的气氛，以便可以防止在氧化物半导体层中的氢、水、羟基以及氢化物的进入。
例如，可以采用如下方法形成氧化物半导体层。
作为成膜条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为60mm；压力为0.4Pa；直流（DC）电源为0.5kW；以及成膜气氛为含有氩和氧的混合气氛（氧流量比率为33%）。注意，优选脉冲DC溅射法，这是因为可以减少成膜时产生的粉状物质（也称为微粒或尘屑）并且膜厚度可以均匀。
在这种情况下，当衬底温度为100℃以上且450℃以下，优选为150℃以上且250℃以下时，氧从绝缘层102放出，从而可以降低氧化物半导体层中的氧缺乏以及绝缘层102与氧化物半导体层之间的界面态。
注意，在利用溅射法形成氧化物半导体层106之前，也可以通过引入稀有气体并产生等离子体的反溅射来去除要形成氧化物半导体层的表面（例如，绝缘层102的表面）上的附着物。这里，反溅射是指以下方法：通常的溅射是使离子碰撞溅射靶材，而反溅射与其相反，其通过使离子碰撞要处理的表面来改变该表面。使离子碰撞要处理的表面的方法的一个例子是：在氩气氛下对该表面一侧施加高频电压来在被处理物附近生成等离子体的方法。注意，也可以使用氮、氦、氧等气氛代替氩气氛。
可以通过在氧化物半导体层上形成具有所希望的形状的掩模之后进行蚀刻来进行氧化物半导体层106的加工。该掩模可以利用例如光刻等的方法形成。备选地，可以利用喷墨法等形成掩模。
对于氧化物半导体层的蚀刻，可以采用干蚀刻或湿蚀刻。当然，可以组合上述蚀刻使用。
然后，优选对氧化物半导体层进行热处理（第一热处理）。通过该第一热处理，可以去除氧化物半导体层中的过量的氢（包括水及羟基）且可以改善氧化物半导体层的结构。第一热处理的温度为100℃以上且650℃以下或低于衬底的应变点，优选为250℃以上且600℃以下。第一热处理的气氛为氧化性气体气氛或惰性气体气氛。
注意，惰性气体气氛优选为包含氮或稀有气体作为主要成分并且不包含水、氢等的气氛。例如，将引入热处理装置中的氮或例如氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，优选为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。惰性气体气氛是指含有惰性气体作为主要成分并且包含10ppm以下的反应性气体的气氛。
注意，氧化性气体是指氧、臭氧或一氧化二氮等，并且优选该氧化性气体不包含水、氢等。例如，引入热处理装置中的氧、臭氧或一氧化二氮的纯度设定为6N（99.9999%）以上，优选为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。作为氧化性气体气氛，可以使用氧化性气体和惰性气体混合的气氛，并且至少包含10ppm的氧化性气体。
通过该第一热处理，氧从绝缘层102放出，从而可以降低绝缘层102与氧化物半导体层106之间的界面态以及氧化物半导体层106中的氧缺乏。通过上述界面态的降低，可以使BT试验之前和之后的阈值电压变动小。另外，通常，已知氧化物半导体层中的氧缺乏成为施主，并且是用于生成作为载流子的电子的源。通过在氧化物半导体层106中产生电子，晶体管151的阈值电压向负方向偏移，使得晶体管151容易成为常开启型。通过填氧化物半导体层106中的氧缺乏，可以抑制阈值电压向负方向偏移。
可以按照这样的方式进行热处理，例如，将要处理的对象放入使用电阻发热元件等的电炉中，并在氮气氛下以350℃加热1个小时。在热处理期间，不使氧化物半导体层暴露于空气以防止水和氢的进入。
注意，热处理装置不限于电炉，还可以包括利用来自例如被加热的气体等介质的热传导或热辐射来加热被处理对象的装置。例如，可以使用例如GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是通过从例如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发射的光（电磁波）辐射来加热被处理对象的装置。GRTA装置是利用高温气体进行热处理的装置。作为高温气体，使用例如氩等稀有气体或氮等的在热处理中不与被处理对象起反应的惰性气体。
例如，作为第一热处理，可以进行如下GRTA处理。即将被处理对象放入到被加热的惰性气体气氛中，进行加热几分钟，然后从该惰性气体气氛中取出。GRTA处理使能短时间内的高温热处理。另外，即使当温度超过对象的温度上限，也可以采用GRTA处理。注意，在处理期间，可以将惰性气体气氛换为含有氧化性气体的气氛。这是因为如下缘故：通过在含有氧化性气体的气氛中进行第一热处理，可以填氧化物半导体层106中的氧缺乏并可以降低由于氧缺乏而引起的能隙中的缺陷能级。
此外，由于上述热处理（第一热处理）的去除氢、水等的有利效果，所以可以将该热处理称为脱水化处理、脱氢化处理等。另外，由于上述热处理的从绝缘层或热处理气氛等供应氧的有利效果，所以可以将该热处理称为氧供应处理。该脱水化处理、脱氢化处理及氧供应处理例如可以在将氧化物半导体层加工为具有岛状之后等的定时进行。这样的脱水化处理、脱氢化处理或氧供应处理可以进行一次或多次。
注意，在此，对将氧化物半导体层106加工为具有岛状之后进行第一热处理的情况进行描述，然而，本发明的一个实施方式不局限于此。可以在第一热处理之后加工氧化物半导体层106。
接着，在绝缘层102及氧化物半导体层106上形成用来形成源电极及漏电极（包括在与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层以形成源电极108a及漏电极108b（参照图3C）。晶体管的沟道长度L取决于在此形成的源电极108a的端部与漏电极108b的端部之间的最小间隔。
作为用于源电极108a及漏电极108b的导电层，例如可以使用包含Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属层或者包含任何上述元素作为其成分的金属氮化物层（例如氮化钛层、氮化钼层或氮化钨层）。也可以在Al、Cu等的低熔点且低电阻的金属层的下侧和上侧中的一方或双方上层叠Ti、Mo、W等的高熔点金属层或者任何这些元素的金属氮化物层（氮化钛层、氮化钼层或氮化钨层）。
备选地，用于源电极108a及漏电极108b的导电层可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟（In2O3等）、氧化锡（SnO2等）、氧化锌（ZnO等）、氧化铟氧化锡合金（In2O3-SnO2等，其缩写为ITO）、氧化铟氧化锌合金（In2O3-ZnO等）或在任何这些金属氧化物材料中包含氧化硅的材料。
可以通过使用抗蚀剂掩模的蚀刻来进行导电层的加工。对于形成用于该蚀刻的抗蚀剂掩模的曝光，优选使用紫外线、KrF激光或ArF激光等。
在进行曝光以使沟道长度L短于25nm的情况下，例如，优选使用波长极短即几nm至几十nm的超紫外线（Extreme Ultraviolet）进行形成抗蚀剂掩模时的曝光。利用超紫外线进行的曝光中，分辨率高且景深（focus depth）大。从而，可以减小后面形成的晶体管的沟道长度L，从而可以提高电路的操作速度。
此外，也可以使用利用所谓多级灰度掩模形成的抗蚀剂掩模进行蚀刻。由于使用多级灰度掩模形成的抗蚀剂掩模具有多个厚度，并且可以通过灰化进一步改变其形状，因此，可以将这样的抗蚀剂掩模用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少两种图案的抗蚀剂掩模，从而实现处理的简化。
注意，在导电膜的蚀刻时，在一些情况下氧化物半导体层106的一部分被蚀刻，从而形成具有槽部（凹部）的氧化物半导体层。
然后，使用例如氧、臭氧或一氧化二氮等的气体的等离子体处理，也可以对氧化物半导体层106的露出的表面氧化，并且填氧缺乏。在进行等离子体处理的情况下，优选与该等离子体处理连续不接触大气地形成与氧化物半导体层106的一部分接触的栅极绝缘层112。
接着，覆盖源电极108a及漏电极108b且与氧化物半导体层106的一部分接触地形成栅极绝缘层112（参照图3D）。
栅极绝缘层112可以具有与绝缘层102类似的结构。注意，考虑到晶体管的栅极绝缘层的功能，也可以将例如氧化铪或氧化铝等具有高的介电常数的材料用于栅极绝缘层112。备选地，考虑到栅极耐压以及氧化物半导体层与栅极绝缘层112之间的界面状态，也可以使用氧化硅、氧氮化硅或氮化硅与例如氧化铪或氧化铝等的具有高的介电常数的材料的叠层。栅极绝缘层112的总厚度优选为1nm以上且300nm以下，更优选为5nm以上且50nm以下。栅极绝缘层的厚度越大，短沟道效应越容易发生，因此阈值电压容易向负方向偏移。另外，发现当栅极绝缘层的厚度为5nm以下时由于隧道电流的泄漏电流增大。
在形成栅极绝缘层112之后，优选进行第二热处理。第二热处理在250℃以上且700℃以下进行，优选在350℃以上且600℃以下或低于衬底的应变点进行。
第二热处理可以在氧化性气体气氛下或惰性气体气氛下进行。注意，优选在氧化性气体气氛或惰性气体气氛中不包含水、氢等。另外，优选引入到热处理装置中的气体的纯度为6N（99.9999%）以上，更优选为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
在氧化物半导体层106与栅极绝缘层112彼此接触的状态下进行第二热处理。因此，可以将作为氧化物半导体的主要成分之一的氧从包含氧的栅极绝缘层112供应到氧化物半导体层106。由此，可以降低氧化物半导体层106的氧缺乏及氧化物半导体层与栅极绝缘层112之间的界面态。同时，也可以减少栅极绝缘层112中的缺陷。
注意，第二热处理的定时只要在形成栅极绝缘层112之后就没有特别的限制。例如，可以在形成栅电极114之后进行第二热处理。
然后，形成栅电极114（参照图3E）。栅电极114可以使用例如钼、钛、钽、钨、铝、铜、钕、钪等的金属材料、任何这些金属材料的氮化物或包含任何这些材料作为其主要成分的合金材料形成。注意，栅电极114可以具有单层结构或叠层结构。
通过上述过程形成晶体管151。
接着，将参照图4A至图4E对图2A中的晶体管152的制造过程的一个例子进行描述。
首先，在衬底100上形成绝缘层102（参照图4A）。作为晶体管151的绝缘层102，绝缘层102是通过加热从其放出氧的绝缘层。
接着，在绝缘层102上形成用来形成源电极及漏电极（包括在与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层以形成源电极108a及漏电极108b（参照图4B）。
接着，在绝缘层102上形成与源电极108a及漏电极108b连接的氧化物半导体层，然后加工该氧化物半导体层来形成具有岛状的氧化物半导体层106（参照图4C）。然后，可以进行与对晶体管151进行的第一热处理类似的第一热处理。
接着，覆盖源电极108a、漏电极108b以及氧化物半导体层106且与氧化物半导体层106以及源电极108a和漏电极108b的一部分接触地形成栅极绝缘层112（参照图4D）。然后，可以进行与对晶体管151进行的第二热处理类似的第二热处理。
然后，形成栅电极114（参照图4E）。
通过上述过程形成晶体管152。
当电荷被捕捉到氧化物半导体层的界面时，晶体管的阈值电压偏移。例如，当正电荷被捕捉到背沟道一侧时，晶体管的阈值电压向负方向偏移。作为这样的电荷捕捉的原因之一，可以假设阳离子（或作为阳离子的来源的原子）行进及捕捉的模型。在本发明的一个实施方式中，由通过加热从其放出氧的绝缘层来降低氧化物半导体层与绝缘层102之间的界面态及氧化物半导体层与栅极绝缘层112之间的界面态，以便有可能降低在上述模型中可能发生的电荷捕捉，因此可以抑制晶体管的阈值电压的偏移。
参照图5A至图5E对图2B中的晶体管153的制造过程的一个例子进行描述。
首先，在衬底100上形成绝缘层102（参照图5A）。绝缘层102是通过加热从其放出氧的绝缘层。
接着，在绝缘层102上形成氧化物半导体层，并加工该氧化物半导体层来形成具有岛状的氧化物半导体层106（参照图5B）。然后，可以进行与对晶体管151进行的第一热处理类似的第一热处理。
接着，形成栅极绝缘层112及栅电极114，并且通过光刻将其加工为具有类似的图案（参照图5C）。此时，也可以加工栅电极114，然后可以使用栅电极114作为掩模加工栅极绝缘层112。然后，可以进行与对晶体管151进行的第二热处理类似的第二热处理。
接着，将栅电极114用作掩模使氧化物半导体层106的电阻降低，从而形成源区122a及漏区122b。电阻不降低的栅电极下的区域成为沟道区126（参照图5D）。作为由于降低电阻的方法，可以举出氩等离子体处理、氢等离子体处理或氨等离子体处理等。此时，由栅电极的宽度决定晶体管的沟道长度L。通过以此方式将栅电极用作掩模进行构图，源区和漏区不与栅电极重叠，并且不产生寄生电容，从而可以提高晶体管的操作速度。
接着，形成保护绝缘层124，并且在与源区122a及漏区122b重叠的保护绝缘层124的区域中设置开口。形成用来形成源电极及漏电极（包括在与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层以形成源电极108a及漏电极108b（参照图5E）。
通过上述过程形成晶体管153。
因此，可以提供一种半导体装置，该半导体装置包括氧化物半导体并具有稳定的电特性。因此，可以提供具有高的可靠性的半导体装置。
本实施方式中所描述的结构、方法等可以与其他实施方式中所描述的结构、方法等适当地组合。
（实施方式2）
可以使用在实施方式1中作为一个例子所描述的晶体管制造具有显示功能的半导体装置（也称为显示装置）。此外，可以在形成有像素部的衬底上形成包括晶体管的驱动电路的一部分或全部，由此可以获得系统整合型面板（system-on-panel）。
在图6A中，以围绕设置在第一基板201上的像素部202的方式设置密封剂205，并且使用密封剂205和第二基板206密封像素部202。在图6A中，使用单晶半导体层或多晶半导体层在单独准备的基板上形成扫描线驱动电路204和信号线驱动电路203中的每个，并且将其安装在第一基板201上的与由密封剂205围绕的区域不同的区域中。供给到每个单独形成的信号线驱动电路203和扫描线驱动电路204以及像素部202的各种信号及电位来自于FPC（Flexible printed circuit：柔性印刷电路）218a和218b。
在图6B和图6C中，以围绕设置在第一基板201上的像素部202和扫描线驱动电路204的方式设置密封剂205。在像素部202和扫描线驱动电路204上设置有第二基板206。因此，像素部202和扫描线驱动电路204与显示元件一起由第一基板201、密封剂205以及第二基板206密封。在图6B和图6C中，使用单晶半导体层或多晶半导体层在单独准备的基板上形成信号线驱动电路203，并且安装在第一基板201上的与由密封剂205围绕的区域不同的区域中。在图6B和图6C中，供给到单独形成的信号线驱动电路203、扫描线驱动电路204以及像素部202的各种信号及电位来自于FPC218。
尽管图6B和图6C每个示出单独形成信号线驱动电路203并且将该信号线驱动电路203安装到第一基板201的例子，但是本发明不局限于该结构。可以单独形成扫描线驱动电路然后进行安装，或者可以仅单独形成信号线驱动电路的一部分或者扫描线驱动电路的一部分然后进行安装。
注意，对单独形成的驱动电路的连接方法没有特别的限制，而可以采用COG（Chip On Glass；玻璃覆晶封装）方法、引线键合方法或者TAB（Tape Automated Bonding；卷带式自动接合）方法等。图6A示出通过COG方法安装信号线驱动电路203和扫描线驱动电路204的例子。图6B示出通过COG方法安装信号线驱动电路203的例子。图6C示出通过TAB方法安装信号线驱动电路203的例子。
此外，显示装置在其类别中包括密封有显示元件的面板和在该面板中安装有包括例如控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。显示装置在其类别中还包括以下模块：附连有连接器诸如FPC、TAB胶带或TCP的模块；在TAB胶带或TCP的端部上设置有印刷线路板的模块；以及通过COG方法将IC直接安装到显示元件的模块。
此外，设置在第一基板上的像素部及扫描线驱动电路包括多个晶体管，并且可以应用在实施方式1中所描述的例子的任何晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。发光元件在其类别中包括由电流或电压控制其亮度的元件，并且具体而言，在其类别中包括无机EL（电致发光，Electro Luminescence）元件、有机EL元件等。此外，可以使用例如电子墨水等由电效应改变其对比度的显示介质。
参照图7、图8以及图9描述半导体装置的一个实施方式。图7、图8以及图9对应于沿着图6B中的线M-N所取的截面图。
如图7、图8以及图9所示，半导体装置包括连接端子电极215及端子电极216。连接端子电极215及端子电极216通过各向异性导电层219电连接到FPC218所包括的端子。
连接端子电极215由与第一电极层230相同的导电层形成。端子电极216由与晶体管210和晶体管211的源电极及漏电极相同的导电层形成。
设置在第一基板201上的像素部202和扫描线驱动电路204的每个包括多个晶体管。在图7、图8以及图9中作为一个例子示出像素部202所包括的晶体管210以及扫描线驱动电路204所包括的晶体管211。
在本实施方式中，在实施方式1中描述的任何晶体管可以应用于晶体管210和晶体管211。晶体管210及晶体管211的电特性的变动被抑制，并且晶体管210及晶体管211在电性上是稳定的。如上所述，作为图7、图8以及图9中的本实施方式的半导体装置，可以获得具有高的可靠性的半导体装置。
设置在像素部202中的晶体管210电连接到显示元件以形成显示面板。只要可以进行显示就可以使用各种显示元件作为该显示元件。
图7中示出作为显示元件使用液晶元件的液晶显示装置的例子。在图7中，作为显示元件的液晶元件213包括第一电极层230、第二电极层231以及液晶层208。注意，以夹着液晶层208的方式设置有用作取向层的绝缘层232和233。第二电极层231形成在第二基板206一侧。第一电极层230和第二电极层231夹着液晶层208而层叠。
此外，间隔物235为通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层208的厚度（单元间隙）而设置的。备选地，可以使用球状间隔物。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、铁电液晶、反铁电液晶等。这样的液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
备选地，可以使用不需要取向层的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有手性材料的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物具有1msec以下的短的响应时间，并且具有光学各向同性，所以不需要取向处理，从而具有小的视角依赖性。另外，由于不需要设置取向层而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电放电损坏，并可以降低制造过程中的液晶显示装置的缺陷和损坏。从而，可以提高液晶显示装置的生产率。
此外，液晶材料的特定电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的特定电阻率是在20℃测量的。
考虑到设置在像素部中的晶体管的泄漏电流等而以能够在预定期间保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。由于使用了包含高纯度的氧化物半导体层的晶体管，所以设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器是足够的。
在本实施方式中使用的使用了高纯度化的氧化物半导体层的晶体管可以降低截止状态电流。因此，可以延长例如图像信号等电信号的保持时间，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新操作的频度，这得到抑制耗电量的效果。
在本实施方式中使用的包含高纯度化的氧化物半导体层的晶体管可以得到高的场效应迁移率，所以可以进行高速操作。因此，通过将该晶体管用于液晶显示装置的像素部，可以提供高质量的图像。此外，因为可以将该晶体管单独提供在同一基板上的驱动电路部与像素部，所以可以减小液晶显示装置的部件数。
对于液晶显示装置，可以使用TN（Twisted Nematic，扭曲向列）模式、IPS（In-Plane-Switching，平面内转换）模式、FFS（Fringe Field Switching，边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell，轴对称排列微单元）模式、OCB（Optical Compensated Birefringence，光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal，铁电性液晶）模式、以及AFLC（AntiFerroelectric Liquid Crystal，反铁电性液晶）模式等。
此外，优选常黑型液晶显示装置，例如采用垂直取向（VA）模式的透射型液晶显示装置。垂直取向模式是控制液晶显示面板的液晶分子的取向的方法的一种。垂直取向模式是当不施加电压时液晶分子垂直于面板表面取向的模式。作为垂直取向模式，给出一些例子。例如可以给出MVA（Multi-Domain Vertical Alignment：多象限垂直取向）模式、PVA（Patterned Vertical Alignment：垂直取向构型）模式、ASV模式等。此外，有可能使用将像素（pixel）分成几个区域（子像素），并且使分子在它们的相应区域的不同方向上取向的所谓的多畴化或者多畴设计的方法。
在显示装置中，适当地设置黑矩阵（阻光层）、例如偏振构件、相位差构件或抗反射构件等光学构件（光学衬底）等。例如，也可以通过利用偏振衬底以及相位差衬底而采用圆偏振。此外，作为光源，可以使用背光灯、侧光灯等。
此外，通过作为背光灯利用多个发光二极管（LED），可以采用分时显示方法（场序制驱动方法）。通过场序制驱动方法，可以不使用滤光片地进行彩色显示。
作为像素部中的显示方法，可以采用逐行扫描方法或隔行扫描方式等。当进行彩色显示时在像素中受到控制的颜色要素不局限于RGB（R、G、B分别对应于红色、绿色、蓝色）三种颜色。例如，可以采用RGBW（W对应于白色）、或者对RGB追加黄色、青色、品红色等中的一种或多种。颜色要素的相应点之间的显示区域的大小可以不同。注意，本发明不局限于用于彩色显示的显示装置的应用，而也可以应用于单色显示的显示装置。
备选地，作为显示装置所包括的显示元件，可以使用利用了EL元件的发光元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴单独从一对电极注入到包括发光有机化合物的层中，并且流过电流。这些载流子（电子及空穴）复合，并且由此激发发光有机化合物。发光有机化合物从该激发态回到基态，由此发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有这样的结构，其中发光层夹在介电层之间，并且进一步夹在电极之间，其发光机理是利用金属离子的内壳层电子跃迁的定域类型发光。注意，这里对有机EL元件作为发光元件的一个例子进行描述。
为了取出由发光元件所发射的光，只要使一对电极中的至少一个为透明就是可接收的。然后，在衬底上形成晶体管及发光元件。发光元件可以具有下列结构中的任一个：通过与衬底相反的表面取出光的顶部发射结构；通过此衬底一侧上的表面取出光的底部发射结构；或者通过衬底一侧上的表面及与衬底相反的表面取出光的双面发射结构。
图8示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件243电连接到设置在像素部202中的晶体管210。发光元件243的结构不限于在图8中所示的包括第一电极层230、场致发光层241以及第二电极层231的叠层结构。取决于从发光元件243取出的光的方向等，可以适当地改变发光元件243的结构。
分隔壁240可以使用有机绝缘材料或者无机绝缘材料形成。尤其优选的是，使用感光树脂材料将分隔壁240形成为在第一电极层230上具有开口部，以便将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层241可以使用单层或多个层的叠层形成。
为了防止氧、氢、水分、二氧化碳等进入到发光元件243中，可以在第二电极层231及分隔壁240上形成保护层。作为保护层，可以形成氮化硅层、氮氧化硅层、DLC层（Diamond Like Carbon，类金刚石的碳层）、氧化铝层以及氮化铝层等。此外，在由第一基板201、第二基板206以及密封剂205所密封的空间中设置有填料244并被紧密密封。如此，优选使用气密性高且脱气少的保护膜（例如层压膜或紫外线固化树脂膜）或覆盖材料封装（密封）发光元件，以便发光元件以此方式不暴露于外部空气。
作为填料244，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂，并且，可以使用PVC（聚氯乙烯）、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）等。例如，作为填料使用氮。
如果需要，则可以在发光元件的发光表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（四分之一波片，二分之一波片）或滤色片等的光学膜。此外，也可以在偏振片或圆偏振片上设置防反射层。例如，可以进行抗眩光处理，该处理利用表面上的凹凸来扩散反射光而可以降低眩光。
作为显示装置，可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且具有如下优点：与常规纸具有同样级别的易读性；其耗电量比其他显示装置低；并且其能够设定为具有薄且轻的形式。
电泳显示装置可以具有各种模式。电泳显示装置包括多个分散在溶剂或溶质中的微胶囊，每个微胶囊包括带正电荷的第一微粒和带负电荷的第二微粒的微胶囊。通过对微胶囊施加电场，使微胶囊中的微粒彼此在相反方向上移动，并且只显示集合在一侧的微粒的颜色。注意，第一微粒和第二微粒的每个包括色素，并且，当没有电场时不移动。此外，第一微粒和第二微粒具有的颜色不同（其可以是无色的）。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
溶剂中分散有上述微胶囊的溶液被称为电子墨水。此电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片或具有色素的微粒来实现彩色显示。
注意，微胶囊中的第一微粒及第二微粒的每个可以由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料及磁泳材料中的单个材料形成或由任何这些的复合材料形成。
作为电子纸，可以应用使用旋转球显示方法的显示装置。旋转球显示方法是指如下方法，即将分别涂为白色和黑色的球形微粒配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并且在第一电极层与第二电极层之间产生电位差来控制球形微粒的取向，以进行显示。
图9示出作为半导体装置的一个实施方式的有源矩阵型电子纸。图9中的电子纸是使用旋转球显示方法的显示装置的例子。
在连接到晶体管210的第一电极层230与设置在第二基板206上的第二电极层231之间设置有每个包括黑色区域255a、白色区域255b以及该区域的周围填充有液体的空腔252的球形粒子253。球形粒子253的周围的空间填充有例如树脂等填料254。第二电极层231对应于公共电极（对置电极）。第二电极层231电连接到公共电位线。
注意，在图7、图8和图9中，作为第一基板201和第二基板206，除了玻璃基板以外，还可以使用柔性基板。例如，可以使用具有透光性的塑料基板。对于塑料基板，可以使用FRP（Fiberglass-Reinforced Plastics；纤维增强塑料）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸树脂膜。也可以使用具有由PVF膜或聚酯膜夹住铝箔的结构的片。
绝缘层221可以使用无机绝缘材料或者有机绝缘材料来形成。注意，优选使用例如丙烯酸树脂、聚酰亚胺、苯并环丁烯类树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料作为平坦化绝缘层。除了这样的有机绝缘材料以外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。可以通过层叠多个由这些材料形成的绝缘层来形成绝缘层221。
对绝缘层221的形成方法没有特别的限制，并且可以取决于其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（例如喷墨法、丝网印刷法或胶版印刷法）、辊涂法、幕式涂布法、刮刀式涂布法等而形成。
显示装置通过透射来自光源或显示元件的光来进行显示。因此，设置在透射光的像素部中的基板以及例如绝缘层和导电层等薄膜对可见光的波长范围的光具有透光性。
用于对显示元件施加电压的第一电极层230及第二电极层231（其每个也被称为像素电极层、公共电极层、对置电极层等）可以具有透光性或反光性，这取决于取出光的方向、设置电极层的位置以及电极层的图案结构。
对于第一电极层230和第二电极层231，可以使用例如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（以下简称为ITO）、氧化铟锌或添加有氧化硅的氧化铟锡等透光导电材料。
第一电极层230和第二电极层231可以使用选自例如钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）或银（Ag）等的金属、其合金以及其氮化物中的一种或多种来形成。
对于第一电极层230和第二电极层231可以使用包括导电高分子（也称为导电聚合物）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电聚合物。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和噻吩中的两种以上的共聚物或其衍生物。
由于晶体管容易被静电等破坏，所以优选设置用于保护驱动电路的保护电路。保护电路优选使用非线性元件形成。
如上所述，通过使用实施方式1中的任何晶体管，可以提供可靠性高的半导体装置。注意，实施方式1中描述的晶体管不但可以应用于上述具有显示功能的半导体装置，而且可以应用于具有各种功能的半导体装置，诸如安装在电源电路中的功率器件、例如LSI等的半导体集成电路以及具有读取对象的信息的图像传感器功能的半导体装置。
在本实施方式中所描述的结构、方法等可以与在其他实施方式中所描述的结构、方法等适当地组合。
（实施方式3）
作为本发明的一个实施方式的半导体装置可以应用于各种电子设备（包括游戏机）。电子设备的例子是电视机（也称为电视或电视接收机）、计算机等的监视器、例如数码相机、数码摄像机等相机、数码相框、移动电话机（也称为移动电话或移动电话装置）、便携式游戏机、便携式信息终端、声音再现装置、例如弹子机等大型游戏机等。对每个包括在上述实施方式中描述的半导体装置的电子设备的例子进行描述。
图10A示出笔记本个人计算机，其包括主体301、壳体302、显示部303以及键盘304等。通过应用在实施方式1或2中所描述的半导体装置，笔记本个人计算机可以具有高可靠性。
图10B示出便携式信息终端（PDA），在主体311中其包括显示部313、外部接口315以及操作按钮314等。作为操作用附属部件，包括有触屏笔312。通过应用在实施方式1或2中所描述的半导体装置，便携式信息终端（PDA）可以具有高可靠性。
图10C示出电子书阅读器的一个例子。例如，电子书阅读器320包括两个壳体，即壳体321及壳体322。壳体321及壳体322通过铰链325进行组合，以便电子书阅读器320可以以该铰链325为轴进行开闭。采用这种结构，电子书阅读器320可以如纸质书籍那样操作。
壳体321和壳体322中分别并入有显示部323和显示部324。显示部323及显示部324可以显示一幅图像或不同的图像。当显示部323和显示部324显示不同的图像时，例如在右边的显示部（图10C中的显示部323）中可以显示文本，而在左边的显示部（图10C中的显示部324）中可以显示图形。通过应用实施方式1或2所描述的半导体装置，电子书阅读器320可以具有高可靠性。
图10C示出壳体321配备有操作部等的例子。例如，壳体321配备有电源开关326、操作键327、扬声器328等。利用操作键327可以翻页。注意，也可以在设置有显示部的壳体表面上设置键盘、定位装置等。另外，可以在壳体的背面或侧面上设置外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器320可以具有电子词典的功能。
电子书阅读器320可以具有能够以无线的方式收发数据的配置。可以通过无线通信，从电子书服务器购买所希望的书籍数据等并下载。
图10D示出移动电话，其包括壳体330及壳体331这两个壳体。壳体331包括显示面板332、扬声器333、麦克风334、定位装置336、相机透镜337、外部连接端子338等。此外，壳体330包括具有对便携式信息终端进行充电的功能的太阳能电池340、外部存储器槽341等。另外，在壳体331内并入有天线。通过应用实施方式1或2所描述的半导体装置，移动电话可以具有高可靠性。
另外，显示面板332配备有触摸面板。图10D中使用虚线示出作为图像显示的多个操作键335。注意，还包括有用来将由太阳能电池340输出的电压升高到用于每个电路的充分高的电压的升压电路。
在显示面板332中，根据使用方式适当地改变显示的取向。另外，移动电话在与显示面板332同一表面上设置相机透镜337，因此其可以用作视频电话。扬声器333及麦克风334除了音频呼叫以外，还可以用于视频电话呼叫、记录和播放声音等。再者，处于如图10D那样的展开状态的壳体330和壳体331可以滑动以便彼此重叠；因此，可以减小移动电话的尺寸，这使得移动电话适于携带。
外部连接端子338可以与AC适配器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机数据通信。另外，通过将记录媒体插入外部存储器槽341中，可以保存及移动更大量的数据。
另外，除了上述功能以外还可以提供红外线通信功能、电视接收功能等。
图10E示出数码摄像机，其包括主体351、显示部（A）357、目镜353、操作开关354、显示部（B）355以及电池356等。通过应用实施方式1或2所描述的半导体装置，数码摄像机可以具有高可靠性。
图10F示出电视机的一个例子。在电视机360中，壳体361并入有显示部363。显示部363可以显示图像。在此利用支架365支撑壳体361。通过应用实施方式1或2所描述的半导体装置，电视机360可以具有高可靠性。
可以通过壳体361的操作开关或单独的遥控器进行电视机360的操作。另外，遥控器中也可以配备显示部，用于显示从该遥控器输出的数据。
注意，电视机360配备有接收机、调制解调器等。可以通过利用接收机接收一般的电视广播。再者，当电视机通过调制解调器有线或无线地连接到通信网络时，可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间）的信息通信。
本实施方式所描述的结构、方法等可以与其他实施方式所描述的结构、方法等适当地组合。
[例子1]
在本例子中，对使用本发明的一个实施方式形成的氧化硅层进行描述。
首先，使用实施方式1所描述的方法，在玻璃衬底上形成氧化硅层作为样品。在本例子中，在厚度为0.7mm的玻璃衬底上形成厚度为100nm的氧化硅层。
以下是氧化硅层的其他形成条件。
· 成膜法：RF溅射法
· 靶材：合成石英靶材
· 成膜气体：Ar（40sccm）、O2（10sccm）
· 电功率：1.5kW（13.56MHz）
· 压力：0.4Pa
· T-S距离：60mm
· 衬底温度：100℃。
在形成氧化硅层之后，将衬底分割成1cm平方，并且通过TDS分析检查脱气量。在TDS分析中，使用电子科学株式会社制造的热脱附谱装置EMD-WA1000S/W。注意，TDS分析是如下分析方法，即在真空容器中对样品进行加热，并且通过四极质量分析器检测出当样本的温度升高时从样品产生的气体成分。检测出的气体成分根据m/z（质量/电荷）的值彼此区别。
在图11A及图11B中示出所制造的样品的TDS分析的结果。
图11A示出当m/z的值为16时的TDS光谱。这里，粗线401表示刚进行成膜之后的样品（as-depo sample：刚被沉积后的样品）的光谱，并且细线403表示在进行成膜后在氮气氛中以250℃进行了1小时的热处理的样品的光谱。作为m/z的值为16的成分的例子，可以举出O、CH4等。as-depo的样品在衬底温度为200℃至350℃时具有峰值，然而在氮气氛中以250℃进行了1小时的热处理的样品中没有观察到类似的峰值。另外，图11B示出当m/z的值为32时的TDS光谱。这里，粗线405表示as-depo的样品中的光谱，以及细线407表示进行成膜后在氮气氛中以250℃进行了1小时的热处理的样品的光谱。作为m/z的值为32的成分的例子，可以举出O2、CH3OH等。as-depo的样品在衬底表面温度为200℃至350℃时具有峰值，然而，以250℃进行了1小时的热处理的样品中没有观察到类似的峰值。根据上述结果，从as-depo的样品放出氧。
通过使用在本例子中制造的样品的TDS光谱，在假设m/z的值为16的成分都为O且m/z的值为32的成分都为O2的情况下，将换算为O2的氧的放出量为3×1020个/cm3。虽然在图表中未示出，但当成膜时的O2/（O2+Ar）百分比为50%时，换算为O2的氧的放出量为5×1020个/cm3。
[例子2]
在本例子中，对使用本发明的一个实施方式形成的晶体管进行描述。
图12示出本例子中的晶体管的结构。
图12中的晶体管包括：设置在衬底500上的绝缘层502；氧化物半导体层506；源电极508a及漏电极508b；设置在源电极508a及漏电极508b上的栅极绝缘层512；设置在栅极绝缘层512上的栅电极514；设置在栅电极514上的保护绝缘层516；以及隔着保护绝缘层516分别连接到源电极508a及漏电极508b的源极布线518a及漏极布线518b。
在本例子中，作为衬底500使用厚度为0.7mm的玻璃衬底，作为绝缘层502形成厚度为300nm的氧化硅层，作为氧化物半导体层506形成厚度为30nm的In-Ga-Zn-O类非单晶层，作为源电极508a及漏电极508b形成厚度为100nm的钨层，作为栅极绝缘层512形成厚度为20nm的氧氮化硅层，作为栅电极514形成厚度为30nm的氮化钽层及厚度为370nm的钨层的层叠，作为保护绝缘层516形成厚度为300nm的氧化硅膜，并且作为源极布线518a及漏极布线518b形成厚度为50nm的钛层、厚度为100nm的铝层及厚度为5nm的钛层的层叠。
在本例子的晶体管中，作为基底层的绝缘层502，使用通过加热从其放出氧的绝缘层，由此降低阈值电压的变动及BT试验后的阈值电压的变动。在本例子中，作为通过加热从其放出氧的绝缘层，使用氧化硅层。
以下是氧化硅层的其他形成条件。
· 成膜法：RF溅射法
· 靶材：合成石英靶材
· 成膜气体：Ar（25sccm），O2（25sccm）
· 电功率：1.5kW（13.56MHz）
· 压力：0.4Pa
· T-S距离：60mm
· 衬底温度：100℃。
以下是本例子的晶体管中的氧化物半导体层506的形成条件。
· 成膜法：DC溅射法
· 靶材：In-Ga-Zn-O（In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]）靶材
· 成膜气体：Ar（30sccm），O2（15sccm）
· 电功率：0.5kW（DC）
· 压力：0.4Pa
· T-S距离：60mm
· 衬底温度：200℃。
在形成氧化物半导体层506之后，使用电阻加热炉在氮气氛下以350℃进行1小时的热处理。
图13示出本例子的晶体管中的漏极电流（Ids）-栅电压（Vgs）的测定结果。注意，在衬底面内的25点进行测定。在图13中测定结果彼此重叠。沟道长度L为2μm，并且沟道宽度W为50μm。注意，将晶体管的源电极和漏电极之间的电压Vds设定为3V。
根据图13，发现本例子的晶体管在衬底面内没有变化。注意，25点的平均阈值电压为0.27V。
接着，对本例子中的BT试验进行描述。进行BT试验的晶体管具有的沟道长度L为3μm，以及沟道宽度W为50μm。在本例子中，首先将衬底温度设定为25℃，并且将源电极和漏电极的电压Vds设定为3V以进行晶体管的Ids-Vgs测定。
接着，将衬底台温度设定为150℃，并且将晶体管的源电极和漏电极分别设定为0V和0.1V。接下来，以施加到栅极绝缘层的电场强度为2MV/cm的方式将负电压施加到栅电极，并将该栅电极保持1小时。接着，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，并且将源电极和漏电极的电压Vds设定为3V，以进行晶体管的Ids-Vgs测定。图14A示出BT试验之前和之后的Ids-Vgs测定结果。
在图14A中，细线522示出BT试验前的Ids-Vgs测定结果，以及粗线524示出BT试验后的Ids-Vgs测定结果。发现与BT试验前的测定结果相比，BT试验后的阈值电压向负方向变动0.07V。
与类似方式，准备用于测定的另一晶体管，并且将衬底温度设定为25℃以及将源电极和漏电极的电压Vds设定为3V，以进行晶体管的Ids-Vgs测定。晶体管的沟道长度L为3μm，并且其沟道宽度W为50μm。
接着，将衬底台温度设定为150℃，将晶体管的源电极和漏电极分别设定为0V和0.1V。接下来，以施加到栅极绝缘层的电场强度为2MV/cm的方式将正电压施加到栅电极，并将该栅电极保持1小时。然后，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，并且将源电极和漏电极的电压Vds设定为3V，以进行晶体管的Ids-Vgs测定。图14B示出BT试验之前和之后的Ids-Vgs测定结果。
在图14B中，细线532示出BT试验前的Ids-Vgs测定结果，并且粗线534示出BT试验后的Ids-Vgs测定结果。发现与BT试验前的测定结果相比，BT试验后的阈值电压向正方向变动0.19V。
如上所述，发现在本例子的晶体管中衬底面内的阈值电压具有的变化小且BT试验之前和之后的阈值电压的变动小。
本申请基于2010年5月21日向日本专利局提交的日本专利申请序列号2010-116952，其全部内容通过参考并入与此。

Claims (22)

1.一种半导体装置，包括：
配置为通过加热放出氧的绝缘层；
在所述绝缘层上并且与所述绝缘层接触的氧化物半导体层；
在所述氧化物半导体层上并且电连接到所述氧化物半导体层的源电极及漏电极；
所述源电极及所述漏电极上的栅极绝缘层；以及
所述栅极绝缘层上的栅电极，
其中所述栅极绝缘层的一部分与所述氧化物半导体层接触；以及
2.一种半导体装置，包括：
配置为通过加热放出氧的绝缘层；
设置在所述绝缘层上的源电极及漏电极；
电连接到所述源电极及所述漏电极的氧化物半导体层；
设置在所述氧化物半导体层上的栅极绝缘层；以及
所述栅极绝缘层上的栅电极，
其中所述氧化物半导体层的一部分与所述绝缘层接触。
3.根据权利要求1所述的半导体装置，其中所述绝缘层包含氧化硅、氧氮化硅、氧化铝和氧化铪中的任一种。
4.根据权利要求2所述的半导体装置，其中所述绝缘层包含氧化硅、氧氮化硅、氧化铝和氧化铪中的任一种。
5.根据权利要求1所述的半导体装置，其中在热脱附谱中，所述绝缘层的氧分子的放出量为1×1018个/cm3以上。
6.根据权利要求1所述的半导体装置，其中在热脱附谱中，所述绝缘层的氧分子的放出量为1×1018个/cm3以上。
7.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层包括沟道区、源区及漏区，
其中所述氧化物半导体层的电阻被降低，以及
其中所述源区及所述漏区分别连接到所述源电极及所述漏电极。
8.根据权利要求2所述的半导体装置，
其中所述氧化物半导体层包括沟道区、源区及漏区，
其中所述氧化物半导体层的电阻被降低，以及
其中所述源区及所述漏区分别连接到所述源电极及所述漏电极。
9.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成配置为通过加热放出氧的绝缘层；
形成在所述绝缘层上并且与所述绝缘层接触的氧化物半导体层；
形成电连接到所述氧化物半导体层的源电极及漏电极；
在所述源电极及所述漏电极上形成栅极绝缘层；以及
在所述栅极绝缘层上形成栅电极，
其中所述栅极绝缘层的一部分与所述氧化物半导体层接触。
10.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成配置为通过加热放出氧的绝缘层；
在所述绝缘层上形成源电极及漏电极；
形成电连接到所述源电极及所述漏电极的氧化物半导体层；
在所述氧化物半导体层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成栅电极，
其中所述氧化物半导体层的一部分与所述绝缘层接触。
11.根据权利要求9所述的半导体装置的制造方法，其中在通过将所述栅电极用作掩模进行处理用于降低所述氧化物半导体层的电阻来形成源区及漏区的同时，在所述氧化物半导体层与所述栅电极重叠的部分中形成沟道区。
12.根据权利要求10所述的半导体装置的制造方法，其中在通过将所述栅电极用作掩模进行处理用于降低所述氧化物半导体层的电阻来形成源区及漏区的同时，在所述氧化物半导体层与所述栅电极重叠的部分中形成沟道区。
13.根据权利要求9所述的半导体装置的制造方法，其中通过溅射法或等离子体CVD法形成所述绝缘层。
14.根据权利要求10所述的半导体装置的制造方法，其中通过溅射法或等离子体CVD法形成所述绝缘层。
15.根据权利要求9所述的半导体装置的制造方法，其中通过溅射法使用氧气或氧和氩的混合气体来形成所述绝缘层。
16.根据权利要求10所述的半导体装置的制造方法，其中通过溅射法使用氧气或氧和氩的混合气体来形成所述绝缘层。
17.根据权利要求9所述的半导体装置的制造方法，其中通过溅射法形成所述氧化物半导体层。
18.根据权利要求10所述的半导体装置的制造方法，其中通过溅射法形成所述氧化物半导体层。
19.根据权利要求9所述的半导体装置的制造方法，其中当形成所述氧化物半导体层时，衬底温度为100℃以上且450℃以下。
20.根据权利要求10所述的半导体装置的制造方法，其中当形成所述氧化物半导体层时，衬底温度为100℃以上且450℃以下。
21.根据权利要求9所述的半导体装置的制造方法，其中在形成所述氧化物半导体层之后，以100℃以上且450℃以下的温度进行热处理。
22.根据权利要求10所述的半导体装置的制造方法，其中在形成所述氧化物半导体层之后，以100℃以上且450℃以下的温度进行热处理。
CN201180025311.8A 2010-05-21 2011-04-27 半导体装置 Active CN102906881B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010116952 2010-05-21
JP2010-116952 2010-05-21
PCT/JP2011/060682 WO2011145467A1 (en) 2010-05-21 2011-04-27 Semiconductor device

Publications (2)

Publication Number Publication Date
CN102906881A true CN102906881A (zh) 2013-01-30
CN102906881B CN102906881B (zh) 2016-02-10

Family

ID=44971754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180025311.8A Active CN102906881B (zh) 2010-05-21 2011-04-27 半导体装置

Country Status (6)

Country Link
US (1) US9263589B2 (zh)
JP (5) JP5781828B2 (zh)
KR (1) KR101872927B1 (zh)
CN (1) CN102906881B (zh)
TW (1) TWI588994B (zh)
WO (1) WO2011145467A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11581427B2 (en) 2018-06-29 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP5836680B2 (ja) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102181898B1 (ko) 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP6063757B2 (ja) * 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI821777B (zh) * 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160126991A (ko) 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112016001033T5 (de) 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
JP6803682B2 (ja) 2015-05-22 2020-12-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN116154003A (zh) 2015-11-20 2023-05-23 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
WO2017085595A1 (ja) 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN108738364B (zh) 2016-02-18 2022-06-28 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US20070264761A1 (en) * 2006-05-10 2007-11-15 Samsung Electronics Co., Ltd Method of forming a gate insulator and thin film transistor incorporating the same
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
US20090068773A1 (en) * 2005-12-29 2009-03-12 Industrial Technology Research Institute Method for fabricating pixel structure of active matrix organic light-emitting diode
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101548389A (zh) * 2006-12-05 2009-09-30 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3291069B2 (ja) * 1992-04-17 2002-06-10 株式会社半導体エネルギー研究所 半導体装置とその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4517358B2 (ja) * 2005-03-09 2010-08-04 日本ビクター株式会社 有機薄膜トランジスタ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010032640A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
CN102473727B (zh) * 2009-06-29 2015-04-01 夏普株式会社 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101437081B1 (ko) 2010-04-23 2014-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102859703B (zh) 2010-04-23 2015-12-02 株式会社半导体能源研究所 半导体装置的制造方法
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US20090068773A1 (en) * 2005-12-29 2009-03-12 Industrial Technology Research Institute Method for fabricating pixel structure of active matrix organic light-emitting diode
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
US20070264761A1 (en) * 2006-05-10 2007-11-15 Samsung Electronics Co., Ltd Method of forming a gate insulator and thin film transistor incorporating the same
CN101548389A (zh) * 2006-12-05 2009-09-30 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9847358B2 (en) 2014-02-07 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10367013B2 (en) 2014-02-07 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10763282B2 (en) 2014-02-07 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11355529B2 (en) 2014-02-07 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11581427B2 (en) 2018-06-29 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR101872927B1 (ko) 2018-06-29
JP6077603B2 (ja) 2017-02-08
JP2017085155A (ja) 2017-05-18
JP2019080083A (ja) 2019-05-23
TW201208074A (en) 2012-02-16
KR20130111957A (ko) 2013-10-11
JP2018082209A (ja) 2018-05-24
JP2015233147A (ja) 2015-12-24
US20110284844A1 (en) 2011-11-24
JP2012009836A (ja) 2012-01-12
TWI588994B (zh) 2017-06-21
WO2011145467A1 (en) 2011-11-24
JP5781828B2 (ja) 2015-09-24
CN102906881B (zh) 2016-02-10
US9263589B2 (en) 2016-02-16
JP6487078B2 (ja) 2019-03-20
JP6280247B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
CN102906881B (zh) 半导体装置
CN102906882B (zh) 半导体装置及其制造方法
JP6759401B2 (ja) 半導体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
JP6781315B2 (ja) 半導体装置
CN102959713B (zh) 半导体装置
JP5864916B2 (ja) 表示装置の作製方法
JP5771451B2 (ja) 半導体装置
TWI469302B (zh) 半導體裝置
JP6595685B2 (ja) トランジスタ
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
TWI550862B (zh) 半導體裝置
CN101728433A (zh) 半导体装置及其制造方法
KR20190096441A (ko) 반도체 장치
CN102484140A (zh) 半导体器件的制造方法
CN102779854A (zh) 半导体装置
CN102893403A (zh) 半导体装置及其制造方法
JP6076617B2 (ja) 表示装置
TW202418581A (zh) 半導體裝置及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant