KR20130111957A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20130111957A
KR20130111957A KR1020127033144A KR20127033144A KR20130111957A KR 20130111957 A KR20130111957 A KR 20130111957A KR 1020127033144 A KR1020127033144 A KR 1020127033144A KR 20127033144 A KR20127033144 A KR 20127033144A KR 20130111957 A KR20130111957 A KR 20130111957A
Authority
KR
South Korea
Prior art keywords
insulating layer
oxide semiconductor
layer
semiconductor layer
electrode
Prior art date
Application number
KR1020127033144A
Other languages
English (en)
Other versions
KR101872927B1 (ko
Inventor
유타 엔도
도시나리 사사키
고세이 노다
미즈호 사토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130111957A publication Critical patent/KR20130111957A/ko
Application granted granted Critical
Publication of KR101872927B1 publication Critical patent/KR101872927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 산화물 반도체를 이용한 트랜지스터에 있어서, 전기적 특성의 변동이 작고, 신뢰성이 높은 반도체 장치를 제작하는 것을 과제로 한다.
채널을 형성하는 산화물 반도체층의 베이스 절연층에, 가열에 의해 산소를 방출하는 절연층을 이용한다. 상기 베이스 절연층으로부터 산소가 방출됨으로써, 상기 산화물 반도체층 중의 산소 결손 및 상기 베이스 절연층과 상기 산화물 반도체층의 계면 준위를 저감할 수 있어, 전기적 특성의 변동이 작고, 신뢰성이 높은 반도체 장치를 제작할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다.
또한 본 명세서에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말하고, 전기 광학 장치, 반도체 회로 및 전자기기는 모두 반도체 장치이다.
절연 표면을 가지는 기판 위에 형성된 반도체 박막을 이용하여, 트랜지스터를 구성하는 기술이 주목받고 있다. 이 트랜지스터는 집적회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 넓게 응용되고 있다. 트랜지스터에 적용할 수 있는 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
예를 들면, 트랜지스터의 활성층으로서 전자 캐리어 농도가 1018/cm3 미만인 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 비정질 산화물을 이용한 트랜지스터가 개시되어 있다(특허문헌 1 참조).
산화물 반도체를 이용한 트랜지스터는 아몰퍼스(amorphous) 실리콘을 이용한 트랜지스터보다 동작이 빠르고, 다결정 실리콘을 이용한 트랜지스터보다 제조가 용이하지만, 전기적 특성이 변동하기 쉽고 신뢰성이 낮다는 문제점이 알려져 있다. 예를 들면, 바이어스-열 스트레스 시험(BT 시험) 전후에서, 트랜지스터의 스레숄드 전압은 변동하게 된다. 또한 본 명세서에 있어서, 스레숄드 전압이란, 트랜지스터를 「온 상태」로 하기 위해 필요한 게이트 전압을 말한다. 그리고, 게이트 전압이란, 소스의 전위를 기준으로 한 게이트의 전위와의 전위차를 말한다.
일본국 특개 2006－165528호 공보
산화물 반도체를 이용한 트랜지스터의 BT 시험에 의해 스레숄드 전압의 변동은, 산화물 반도체를 이용한 트랜지스터의 신뢰성을 현저하게 저하시킨다. 본 발명의 일 양태는, 산화물 반도체를 이용한 반도체 장치의 신뢰성을 향상하는 것을 목적으로 한다.
본 발명의 일 양태는, 산화물 반도체층의 베이스층인 절연층(베이스 절연층이라고도 함)으로서, 가열에 의해 산소를 방출하는 절연층을 형성하는 것을 기술적 사상으로 하는 반도체 장치 또는 반도체 장치의 제작 방법이다.
「가열에 의해 산소 방출 가능」이란, TDS(Thermal Desorption Spectroscopy：승온 이탈 가스 분광법) 분석에서, 산소 분자(O2라고도 함)의 방출량이 1×1018 개/cm3 이상, 바람직하게는 3×1020 개/cm3 이상인 것을 가리킨다.
베이스 절연층으로부터 산화물 반도체층에 산소가 공급됨으로써, 산화물 반도체층과 베이스 절연층과의 계면 준위를 저감할 수 있다. 이 결과, 반도체 장치의 동작 등에 기인하여 생길 수 있는 전하 등이, 상술한 베이스 절연층과 산화물 반도체층과의 계면에 포획되는 것을 충분히 억제할 수 있다.
또한 산화물 반도체층의 산소 결손에 기인하여 전하가 생기는 경우가 있다. 일반적으로 산화물 반도체층 중의 산소 결손은 도너가 되어, 캐리어인 전자를 발생시킨다. 이 결과, 트랜지스터의 스레숄드 전압이 부(負) 방향으로 시프트하게 된다. 베이스 절연층으로부터 산소가 충분히 방출함으로써, 스레숄드 전압이 부 방향으로 시프트하는 요인인 산화물 반도체층 중의 산소 결손을 베이스 절연층으로부터 공급되는 산소로 보충할 수 있다.
즉, 산화물 반도체층에 산소 결손이 생길 때, 베이스 절연층과 산화물 반도체층과의 계면에서의 전하의 포획을 억제하는 것이 곤란하게 되므로, 베이스 절연층으로서 가열에 의해 산소를 방출하는 절연층을 형성하는 것에 의해, 산화물 반도체층에서의 계면 준위 및 산소 결손을 저감하여, 산화물 반도체층과 베이스 절연층과의 계면에서의 전하의 포획의 영향을 작게 할 수 있다.
이와 같이, 본 발명의 일 양태에 의한 효과는, 가열에 의해 산소를 방출하는 베이스 절연층에 기인하는 것이다.
상술한 베이스 절연층과 산화물 반도체층의 계면에서의 전하의 포획을 억제하는 효과에 의해, 산화물 반도체를 이용한 트랜지스터의 오프 전류의 증가, 스레숄드 전압의 변동 등의 문제를 억제하고, 또한 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한 가열에 의해 산소를 방출하는 절연층은 산화물 반도체층에 대하여 충분한 두께를 가지고 있는 것이 바람직하다. 가열에 의해 산소를 방출하는 절연층이 산화물 반도체층의 두께보다 얇은 경우에는, 산화물 반도체층으로의 산소 공급이 충분하지 않게 되는 경우가 있기 때문이다.
본 발명의 일 양태는, 베이스 절연층과, 베이스 절연층 위의 산화물 반도체층과, 산화물 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극과, 산화물 반도체층과 일부가 접하는 게이트 절연층과, 게이트 절연층 위의 게이트 전극을 가지는 반도체 장치이며, 베이스 절연층은 가열에 의해 산소를 방출하는 절연층인 것을 특징으로 한다. 보다 바람직하게는, 게이트 절연층으로서 가열에 의해 산소를 방출하는 절연층을 이용한다.
또한, 상기 구성에 있어서, 베이스 절연층은 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄을 단층 또는 적층하여 형성할 수 있다. 또한, 게이트 절연층은 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄 또는 산화 하프늄을 단층 또는 적층하여 형성할 수 있다.
여기서, 산화 질화 실리콘이란, 그 조성에 있어서, 질소보다 산소의 함유량이 많은 것을 나타내고, 예를 들면, 산소가 50 원자% 이상 70 원자% 이하, 질소가 0.5 원자% 이상 15 원자% 이하, 실리콘이 25 원자% 이상 35 원자% 이하, 수소가 0 원자% 이상 10 원자% 이하의 범위에서 포함되는 것을 말한다. 또한, 질화 산화 실리콘이란, 그 조성에 있어서, 산소보다 질소의 함유량이 많은 것을 나타내고, 예를 들면, 산소가 5 원자% 이상 30 원자% 이하, 질소가 20 원자% 이상 55 원자% 이하, 실리콘이 25 원자% 이상 35 원자% 이하, 수소가 10 원자% 이상 25 원자% 이하의 범위에서 포함되는 것을 말한다. 단, 상기 범위는, 러더포드 후방 산란법(RBS：Rutherford Backscattering Spectrometry)이나, 수소 전방 산란법(HFS：Hydrogen Forwardscattering Spectrometry)을 이용하여 측정한 경우의 것이다. 또한, 구성 원소의 함유 비율은 그 합계가 100 원자%를 넘지 않는 값을 취한다.
또한, 상기 구성에 있어서, 게이트 절연층 및 게이트 전극을 덮는 절연층(보호 절연층이라고도 함)을 가지는 경우가 있다. 이 보호 절연층은, 가열에 의해 산소를 방출하는 절연층인 것이 바람직하다. 또한, 산화물 반도체층의 하방에 도전층을 가지는 경우가 있다.
또한 상기 구성에 있어서, 소스 전극과 드레인 전극의 최소의 간격에 의해 결정되는 트랜지스터의 채널 길이(L)는 10 nm 이상 10μm 이하, 예를 들면, 0.1μm에서 0.5μm로 할 수 있다. 물론, 채널 길이(L)는 1μm 이상이어도 상관없다. 또한, 채널 폭(W)에 대해서도, 10μm 이상으로 할 수 있다.
본 발명의 일 양태에 의해, 산화물 반도체층의 베이스 절연층으로서 가열에 의해 산소를 방출하는 절연층을 형성함으로써, 오프 전류가 작고, 스레숄드 전압의 편차가 적은, 안정된 전기 특성을 가지는 트랜지스터가 제공된다.
또는, 본 발명의 일 양태에 의해, 전기 특성이 양호하고, 신뢰성이 높은 트랜지스터를 가지는 반도체 장치가 제공된다.
도 1은 발명의 일 양태인 반도체 장치의 일례를 나타내는 상면도 및 단면도.
도 2는 발명의 일 양태인 반도체 장치의 일례를 나타내는 단면도.
도 3은 발명의 일 양태인 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 4는 발명의 일 양태인 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 5는 발명의 일 양태인 반도체 장치의 제작 공정의 일례를 나타내는 단면도.
도 6은 발명의 일 양태인 반도체 장치의 한 형태를 설명하는 도면.
도 7은 발명의 일 양태인 반도체 장치의 한 형태를 설명하는 단면도.
도 8은 발명의 일 양태인 반도체 장치의 한 형태를 설명하는 단면도.
도 9는 발명의 일 양태인 반도체 장치의 한 형태를 설명하는 단면도.
도 10은 발명의 일 양태인 반도체 장치로서의 전자기기를 나타내는 도면.
도 11은 발명의 일 양태를 이용하여 형성한 산화 실리콘층의 TDS 스펙트럼을 나타내는 그래프.
도 12는 발명의 일 양태인 반도체 장치의 한 형태를 설명하는 단면도.
도 13은 발명의 일 양태를 이용하여 제작한 반도체 장치의 드레인 전류(Ids)―게이트 전압(Vgs) 측정 결과를 나타내는 그래프.
도 14는 발명의 일 양태를 이용하여 제작한 반도체 장치의 BT 시험 전후의 Ids―Vgs 측정 결과를 나타내는 그래프.
이하에서는, 본 발명의 실시형태에 대하여 도면을 이용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되는 것은 아니고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있을 것이다. 또한, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 도면을 이용하여 발명의 구성을 설명함에 있어서, 같은 것을 가리키는 부호는 다른 도면 간에서도 공통으로 이용한다. 또한 같은 것을 가리킬 때에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 제 1, 제 2로 붙여지는 서수사는 편의상 이용하는 것이고, 공정순 또는 적층순을 나타내는 것은 아니다. 또한, 본 명세서에서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 한 형태를, 도 1 내지 도 5를 이용하여 설명한다.
도 1에는, 본 발명의 일 양태의 반도체 장치의 예로서, 탑 게이트 탑 콘택트형인 트랜지스터(151)의 상면도 및 단면도를 나타낸다. 여기서, 도 1(A)은 상면도이며, 도 1(B) 및 도 1(C)은 각각, 도 1(A)에서의 A－B 단면 및 C－D 단면에서의 단면도이다. 또한 도 1(A)에서는, 번잡하게 되는 것을 피하기 위해, 트랜지스터(151)의 구성 요소의 일부(예를 들면, 게이트 절연층(112) 등)를 생략하였다.
도 1에 나타내는 트랜지스터(151)는 기판(100) 위의, 절연층(102), 산화물 반도체층(106), 소스 전극(108a), 드레인 전극(108b), 게이트 절연층(112), 게이트 전극(114)을 포함한다.
절연층(102)의 재료에는, 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄 또는 이들의 혼합 재료 등을 이용하면 좋다. 또한, 절연층(102)에는, 상술한 재료와 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄 또는 이들의 혼합 재료 등을 적층하여 이용해도 좋다. 예를 들면, 절연층(102)을 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층 또는 질화 알루미늄층과 산화 실리콘층의 적층 구조로 하면, 기판(100) 등에서 트랜지스터(151)로의 수분 및 수소의 혼입을 막을 수 있다. 절연층(102)을 적층 구조로 형성하는 경우, 산화물 반도체층(106)과 접하는 측을 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄, 이러한 혼합 재료 등의 산화물층으로 하면 좋다. 또한 절연층(102)은 트랜지스터(151)의 베이스층으로서 기능한다. 절연층(102)은 가열에 의해 산소를 방출하는 절연층인 것을 특징으로 한다. 「가열에 의해 산소를 방출한다」는 것은, TDS 분석에서 O2의 방출량이 1×1018 개/cm3 이상, 바람직하게는 3×1020 개/cm3 이상인 것을 가리킨다.
산화물 반도체층에 이용하는 재료로서는, 4원계 금속 산화물인 In－Sn－Ga－Zn－O계의 재료나, 3원계 금속 산화물인 In－Ga－Zn－O계의 재료, In－Sn－Zn－O계의 재료, In－Al－Zn－O계의 재료, Sn－Ga－Zn－O계의 재료, Al－Ga－Zn－O계의 재료, Sn－Al－Zn－O계의 재료나, 2원계 금속 산화물인 In－Zn－O계의 재료, Sn－Zn－O계의 재료, Al－Zn－O계의 재료, Zn－Mg－O계의 재료, Sn－Mg－O계의 재료, In－Mg－O계의 재료, In－Ga－O계의 재료나, In－O계의 재료, Sn－O계의 재료, Zn－O계의 재료 등을 이용할 수 있다. 또한, 상기 재료에 산화 실리콘을 포함시켜도 좋다. 여기서, 예를 들면, In－Ga－Zn－O계의 재료란, 인듐(In), 갈륨(Ga), 아연(Zn)을 가지는 산화물층이라는 의미이며, 그 조성비는 특별히 묻지 않는다. 또한, In과 Ga와 Zn 이외의 원소를 포함하고 있어도 좋다. 또한, 일례로서 In－Zn－O계의 재료를 이용하는 경우, 원자수비로, In/Zn = 0.5 이상 50 이하, 바람직하게는 In/Zn = 1 이상 20 이하, 더욱 바람직하게는 In/Zn = 1.5 이상 15 이하로 한다. Zn의 원자수비를 상술한 범위로 함으로써, 트랜지스터의 전계 효과 이동도를 향상시킬 수 있다. 여기서, 화합물의 원자수비가 In：Zn：O = X：Y：Z일 때, Z＞1.5X＋Y로 하면 바람직하다.
또한, 산화물 반도체층은 화학식 InMO3(ZnO)m(m＞0)로 표기되는 재료를 이용한 박막에 의해 형성할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면, M으로서 Ga, Ga 및 Al, Ga 및 Mn 또는 Ga 및 Co 등을 이용할 수 있다.
절연층(102)과 산화물 반도체층(106)과의 계면 준위 및 산화물 반도체층(106) 내의 산소 결손을 저감할 수 있다. 상기 계면 준위의 저감에 의해, BT 시험 전후의 스레숄드 전압 변동을 작게 할 수 있다.
게이트 절연층(112)은 절연층(102)과 같은 구성으로 할 수 있고, 가열에 의해 산소를 방출하는 절연층인 것이 바람직하다. 이때, 트랜지스터의 게이트 절연층으로서 기능하는 것을 고려하여, 산화 하프늄이나 산화 알루미늄 등의 비유전율이 높은 재료를 채용해도 좋다. 또한, 게이트 내압이나 산화물 반도체층과 게이트 절연층(112) 사이의 계면 상태 등을 고려하여, 산화 실리콘, 산화 질화 실리콘 또는 질화 실리콘에 산화 하프늄이나 산화 알루미늄 등의 비유전율이 높은 재료를 적층하여 이용해도 좋다.
트랜지스터(151) 위에는, 보호 절연층이 더 형성되어 있어도 좋다. 보호 절연층은 절연층(102)과 같은 구성으로 할 수 있다. 또한, 소스 전극(108a)이나 드레인 전극(108b)과 배선을 전기적으로 접속시키기 위해, 절연층(102), 게이트 절연층(112) 등에는 개구부가 형성되어 있어도 좋다. 또한, 산화물 반도체층(106)의 하방에, 제 2 게이트 전극을 더 가지고 있어도 좋다. 또한 산화물 반도체층(106)은 섬 형상으로 가공되어 있는 것이 바람직하지만, 섬 형상으로 가공되어 있지 않아도 좋다.
도 2(A) 및 도 2(B)에는, 트랜지스터(151)와는 다른 구성의 트랜지스터의 단면 구조를 나타낸다.
도 2(A)에 나타내는 트랜지스터(152)는 절연층(102), 산화물 반도체층(106), 소스 전극(108a), 드레인 전극(108b), 게이트 절연층(112), 게이트 전극(114)을 포함하는 점에서, 트랜지스터(151)와 공통된다. 트랜지스터(152)와 트랜지스터(151)와의 차이는 산화물 반도체층(106)과, 소스 전극(108a)이나 드레인 전극(108b)이 접속하는 위치이다. 즉, 트랜지스터(152)에서는 산화물 반도체층(106)의 하부에서, 산화물 반도체층(106)과, 소스 전극(108a)이나 드레인 전극(108b)이 접하고 있다. 그 외의 구성 요소에 대해서는, 도 1의 트랜지스터(151)와 마찬가지이다.
도 2(B)에 나타내는 트랜지스터(153)는, 절연층(102), 게이트 절연층(112), 게이트 전극(114), 소스 전극(108a), 드레인 전극(108b)을 포함하는 점에서, 트랜지스터(151) 및 트랜지스터(152)와 공통된다. 트랜지스터(153)는 동일 평면상의 산화물 반도체층 중에 채널 영역(126), 소스 영역(122a), 드레인 영역(122b)을 형성하는 점에서 트랜지스터(151) 및 트랜지스터(152)와의 차이가 있다. 소스 영역(122a) 및 드레인 영역(122b)에는 보호 절연층(124)을 통하여, 각각 소스 전극(108a) 및 드레인 전극(108b)이 접속된다. 또한 도 2(B)에서, 게이트 절연층(112)은 게이트 전극(114)의 하부에만 형성되어 있지만, 이것에 한정되지 않는다. 예를 들면, 채널 영역(126), 소스 영역(122a), 드레인 영역(122b)으로 이루어지는 산화물 반도체층을 덮도록 형성되어 있어도 상관없다.
이하, 도 3 및 도 4를 이용하여, 도 1에 나타내는 트랜지스터의 제작 공정의 예에 대하여 설명한다.
먼저, 도 3(A) 내지 도 3(E)을 이용하여, 도 1에 나타내는 트랜지스터(151)의 제작 공정의 일례에 대하여 설명한다.
우선, 기판(100) 위에 절연층(102)을 형성한다(도 3(A) 참조). 절연층(102)은 가열에 의해 산소를 방출하는 절연층인 것을 특징으로 한다.
기판(100)의 재질 등에 큰 제한은 없지만, 적어도, 후의 열처리에 견딜 수 있을 정도의 내열성을 가지고 있을 필요가 있다. 예를 들면, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판(100)으로서 이용할 수 있다. 또한, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용하는 것도 가능하고, 이러한 기판 위에 반도체 소자가 형성된 것을 기판(100)으로서 이용해도 좋다.
또한, 기판(100)으로서 가요성 기판을 이용해도 좋다. 그 경우는, 가요성 기판 위에 직접적으로 트랜지스터를 제작한다. 또한, 가요성 기판 위에 트랜지스터를 형성하는 방법으로서는, 기판(100)으로서 비가요성의 것을 이용하고, 이 위에 트랜지스터를 제작한 후, 트랜지스터를 박리하고, 가요성 기판에 전치(轉置)하는 방법도 있다. 그 경우에는, 기판(100)과 트랜지스터와의 사이에 박리층을 형성하면 좋다.
절연층(102)의 형성 방법은, 예를 들면, 플라즈마 CVD법이나 스퍼터링법 등을 이용할 수 있다. 가열에 의해 산소를 방출하는 절연층의 형성에는 스퍼터링법을 이용하는 것이 바람직하다. 절연층(102)의 재료에는, 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄 또는 이들의 혼합 재료 등을 이용하면 좋다. 또한, 절연층(102)에는 상술한 재료와 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄 또는 이들의 혼합 재료 등을 적층하여 이용해도 좋다. 절연층(102)을 적층 구조로 형성하는 경우, 산화물 반도체층(106)과 접하는 측을 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄, 이들의 혼합 재료 등과 같은 산화물층으로 하면 좋다. 절연층(102)의 합계의 막두께는 바람직하게는 20 nm 이상, 보다 바람직하게는 100 nm 이상으로 한다. 절연층(102)을 두껍게 형성함으로써, 절연층(102)으로부터의 산소 방출량을 증가할 수 있다.
스퍼터링법을 이용하여 가열에 의해 산소를 방출하는 절연층을 형성하려면, 성막 가스로서 산소 또는, 산소와 희가스(헬륨, 네온, 아르곤, 크립톤 및 크세논 등)의 혼합 가스를 이용하는 경우, 산소와 희가스의 혼합 비율을, 산소의 비율을 높여 형성하면 좋다. 예를 들면, 모든 가스 중의 산소의 농도를 6% 이상 100% 미만으로 하면 좋다.
예를 들면, 석영(바람직하게는 합성 석영)을 타겟으로 이용하여, 기판 온도 30℃ 이상 450℃ 이하(바람직하게는 70℃ 이상 200℃ 이하), 기판과 타겟 사이의 거리(T－S간 거리)를 20 mm 이상 400 mm 이하(바람직하게는 40 mm 이상 200 mm 이하), 압력을 0.1 Pa 이상 4 Pa 이하(바람직하게는 0.2 Pa 이상 1.2 Pa 이하), 고주파 전원을 0.5 kW 이상 12 kW 이하(바람직하게는 1 kW 이상 5 kW 이하), 성막 가스 중의 O2/(O2＋Ar) 비율을 1% 이상 100% 이하(바람직하게는 6% 이상 100% 이하)로 하여, RF 스퍼터링법에 의해 산화 실리콘막을 형성한다. 또한 석영(바람직하게는 합성 석영) 타겟 대신에 실리콘 타겟을 이용할 수도 있다. 또한 성막 가스로서 산소 또는 산소 및 아르곤의 혼합 가스를 이용하여 행한다.
다음에, 절연층(102) 위에 산화물 반도체층을 형성하고, 이 산화물 반도체층을 가공하여 섬 형상의 산화물 반도체층(106)을 형성한다(도 3(B) 참조).
산화물 반도체층은, 예를 들면, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, CVD법 등을 이용하여 형성할 수 있다. 또한, 산화물 반도체층의 두께는, 3 nm 이상 50 nm 이하로 하는 것이 바람직하다. 산화물 반도체층을 너무 두껍게 하면(예를 들면, 두께를 100 nm 이상), 단채널 효과의 영향이 커져, 사이즈가 작은 트랜지스터에서 노멀리 온이 될 우려가 있기 때문이다. 여기서, 「노멀리 온」이란, 게이트 전극에 전압을 인가하지 않아도 채널이 존재하여, 트랜지스터에 전류가 흘러 버리는 상태이다. 또한 절연층(102) 및 산화물 반도체층은, 대기에 노출되지 않고 연속하여 성막하면 바람직하다.
예를 들면, 산화물 반도체층을, In－Ga－Zn－O계의 산화물 타겟을 이용한 스퍼터링법에 의해 형성한다.
In－Ga－Zn－O계의 산화물 타겟으로서는, 예를 들면, 조성비로서 In2O3：Ga2O3：ZnO = 1：1：1［mol수비］의 산화물 타겟을 이용할 수 있다. 또한 타겟의 재료 및 조성을 상술한 것에 한정할 필요는 없다. 예를 들면, In2O3：Ga2O3：ZnO = 1：1：2［mol수비］의 조성비의 산화물 타겟을 이용할 수도 있다.
산화물 타겟의 상대 밀도는, 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하로 한다. 상대 밀도가 높은 산화물 타겟을 이용함으로써, 성막한 산화물 반도체층을 치밀한 층으로 할 수 있기 때문이다.
성막은 희가스 분위기하, 산소 분위기하 또는 희가스와 산소의 혼합 분위기하 등에서 행하면 좋다. 또한, 산화물 반도체층으로의 수소, 물, 수산기, 수소화물 등의 혼입을 막기 위해, 수소, 물, 수산기, 수소화물 등의 불순물이 충분히 제거된 고순도 가스를 이용한 분위기로 하는 것이 바람직하다.
예를 들면, 산화물 반도체층은 다음과 같이 형성할 수 있다.
성막 조건의 일례로서, 기판과 타겟 사이의 거리를 60 mm, 압력을 0.4 Pa, 직류(DC) 전원을 0.5 kW, 성막 분위기를 아르곤과 산소의 혼합 분위기(산소 유량 비율 33%)로 할 수 있다. 또한 펄스 DC 스퍼터링법을 이용하면, 성막시에 발생하는 분상 물질(파티클, 먼저라고도 함)을 경감할 수 있어, 두께의 분포도 균일하게 되기 때문에 바람직하다.
이때, 기판 온도를 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 250℃ 이하로 함으로써 절연층(102)으로부터 산소가 방출되어, 산화물 반도체층 중의 산소 결손 및 절연층(102)과 산화물 반도체층과의 계면 준위를 저감할 수 있다.
또한 산화물 반도체층(106)을 스퍼터링법에 의해 형성하기 전에는, 희가스를 도입하여 플라즈마를 발생시키는 역스퍼터링를 행하여, 형성 표면(예를 들면 절연층(102)의 표면)의 부착물을 제거해도 좋다. 여기서, 역스퍼터링이란, 통상의 스퍼터링에서는, 스퍼터링 타겟에 이온을 충돌시키는 것을, 반대로, 처리 표면에 이온을 충돌시킴으로써 그 표면을 개질하는 방법을 말한다. 처리 표면에 이온을 충돌시키는 방법으로서는, 예를 들면, 아르곤 분위기하에서 처리 표면측에 고주파 전압을 인가하여, 피처리물 부근에 플라즈마를 생성하는 방법 등이 있다. 또한 아르곤 분위기 대신에 질소, 헬륨, 산소 등에 의한 분위기를 적용해도 좋다.
산화물 반도체층(106)의 가공은 원하는 형상의 마스크를 산화물 반도체층 위에 형성한 후, 이 산화물 반도체층을 에칭함으로써 행할 수 있다. 상술한 마스크는 포토리소그래피 등의 방법을 이용하여 형성할 수 있다. 또는, 잉크젯법 등의 방법을 이용하여 마스크를 형성해도 좋다.
또한 산화물 반도체층의 에칭은, 드라이 에칭이어도 웨트 에칭이어도 좋다. 물론, 이것들을 조합하여 이용해도 좋다.
그 후, 산화물 반도체층에 대하여, 열처리(제 1 열처리)를 행하는 것이 바람직하다. 이 제 1 열처리에 의해 산화물 반도체층 중의, 과잉인 수소(물이나 수산기를 포함함)를 제거하고, 또한 산화물 반도체층의 구조를 정돈할 수 있다. 제 1 열처리의 온도는 100℃ 이상 650℃ 이하 또는 기판의 변형점 미만, 바람직하게는 250℃ 이상 600℃ 이하로 한다. 제 1 열처리의 분위기는, 산화성 가스 분위기하, 혹은 불활성 가스 분위기하로 한다.
또한 불활성 가스 분위기란, 질소 또는 희가스를 주성분으로 하는 분위기이며, 물, 수소 등이 포함되지 않는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나, 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 한다. 불활성 가스 분위기란, 불활성 가스를 주성분으로 하는 분위기로, 반응성 가스가 10 ppm 미만인 분위기이다.
또한 산화성 가스란, 산소, 오존 또는 아산화 질소 등이며, 물, 수소 등이 포함되지 않는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 산소, 오존, 아산화 질소의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 한다. 산화성 가스 분위기에는, 산화성 가스를 불활성 가스와 혼합하여 이용해도 좋고, 산화성 가스가 적어도 10 ppm 이상 포함되는 것으로 한다.
이 제 1 열처리에 의해, 절연층(102)으로부터 산소가 방출되어, 절연층(102)과 산화물 반도체층(106)과의 계면 준위 및 산화물 반도체층(106) 내의 산소 결손을 저감할 수 있다. 상기 계면 준위의 저감에 의해, BT 시험 전후의 스레숄드 전압 변동을 작게 할 수 있다. 또한, 일반적으로, 산화물 반도체층 중의 산소 결손은 도너가 되어 캐리어인 전자의 발생원이 되는 것이 알려져 있다. 산화물 반도체층(106) 내에 전자가 생김으로써, 트랜지스터(151)의 스레숄드 전압이 부 방향으로 시프트하여, 노멀리 온이 되기 쉽다. 산화물 반도체층(106) 내의 산소 결손이 묻혀짐으로써, 스레숄드 전압이 부 방향으로 시프트하는 것을 억제할 수 있다.
열처리는, 예를 들면, 저항 발열체 등을 이용한 전기로에 피처리물을 도입하여, 질소 분위기하에서, 350℃, 1시간의 조건에서 행할 수 있다. 이 동안, 산화물 반도체층은 대기에 접하지 않도록, 물이나 수소의 혼입이 생기지 않도록 한다.
열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 이용해도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 열처리를 행하는 장치이다. 가스로서는, 아르곤 등의 희가스 또는 질소와 같은, 열처리에 의해 피처리물과 반응하지 않는 불활성 가스가 이용된다.
예를 들면, 제 1 열처리로서 가열된 불활성 가스 분위기 중에 피처리물을 투입하여, 몇 분간 가열한 후, 이 불활성 가스 분위기로부터 피처리물을 꺼내는 GRTA 처리를 행하여도 좋다. GRTA 처리를 이용하면 단시간에서의 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 넘는 온도 조건에서도 적용이 가능하게 된다. 또한 처리 중에, 불활성 가스 분위기를, 산화성 가스를 포함하는 분위기로 전환해도 좋다. 산화성 가스를 포함하는 분위기에서 제 1 열처리를 행함으로써, 산화물 반도체층(106) 내의 산소 결손을 묻을 수 있는 것과 동시에, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.
그런데, 상술한 열처리(제 1 열처리)에는 수소나 물 등을 제거하는 효과가 있기 때문에, 이 열처리를, 탈수화 처리나, 탈수소화 처리 등이라고 부를 수도 있다. 또한, 절연층이나 열처리 분위기 등에서 산소를 공급하는 효과가 있기 때문에, 가산소화 처리라고 부를 수도 있다. 이 탈수화 처리, 탈수소화 처리 및 가산소화 처리는, 예를 들면, 산화물 반도체층을 섬 형상으로 가공한 후 등의 타이밍에서 행하는 것이 가능하다. 또한, 이러한 탈수화 처리, 탈수소화 처리 및 가산소화 처리는, 1회에 한정하지 않고 복수회 행하여도 좋다.
또한 여기에서는, 산화물 반도체층(106)을 섬 형상으로 가공한 후에, 제 1 열처리를 행하는 구성에 대하여 설명했지만, 이것에 한정되지 않고, 제 1 열처리를 행한 후에, 산화물 반도체층(106)을 가공해도 좋다.
그 다음에, 절연층(102) 및 산화물 반도체층(106) 위에, 소스 전극 및 드레인 전극(같은 층에서 형성되는 배선을 포함함)을 형성하기 위한 도전층을 형성하고, 이 도전층을 가공하여, 소스 전극(108a) 및 드레인 전극(108b)을 형성한다(도 3(C) 참조). 또한 여기서 형성되는 소스 전극(108a)의 단부와 드레인 전극(108b)의 단부와의 최소의 간격에 의해, 트랜지스터의 채널 길이(L)가 결정되게 된다.
소스 전극(108a) 및 드레인 전극(108b)에 이용하는 도전층으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 포함하는 금속층 또는 상술한 원소를 성분으로 하는 금속 질화물층(질화 티탄층, 질화 몰리브덴층, 질화 텅스텐층) 등을 이용할 수 있다. 또한, Al, Cu 등의 저융점이며 저저항의 금속층의 하측 및 상측의 한쪽 또는 쌍방에, Ti, Mo, W 등의 고융점 금속층 또는 이들의 금속 질화물층(질화 티탄층, 질화 몰리브덴층, 질화 텅스텐층)을 적층시킨 구성을 이용해도 좋다.
또한, 소스 전극(108a) 및 드레인 전극(108b)에 이용하는 도전층은 도전성의 금속 산화물로 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3 등), 산화 주석(SnO2 등), 산화 아연(ZnO 등), 산화 인듐 산화 주석 합금(In2O3―SnO2 등, ITO라고 약기함), 산화 인듐 산화 아연 합금(In2O3―ZnO 등) 또는 이들의 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 이용할 수 있다.
도전층의 가공은, 레지스트 마스크를 이용한 에칭에 의해 행할 수 있다. 이 에칭에 이용하는 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광 등을 이용하면 좋다.
또한 채널 길이(L)가 25 nm 미만이 되도록 노광을 행하는 경우에는, 예를 들면, 수 nm∼수 10 nm로 매우 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하여, 레지스트 마스크 형성시의 노광을 행하면 좋다. 초자외선에 의한 노광은, 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 짧게 하는 것이 가능하고, 회로의 동작을 빠르게 할 수 있다.
또한, 소위 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭을 행해도 좋다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는, 복수의 층 두께를 가지는 형상이 되어, 애싱에 의해 형상을 더욱 변형시킬 수 있기 때문에, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용하는 것이 가능하다. 이 때문에, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 즉, 공정의 간략화가 가능하게 된다.
또한 도전층의 에칭 시에, 산화물 반도체층(106)의 일부가 에칭되어, 홈부(오목부)를 가지는 산화물 반도체층이 될 수도 있다.
그 후, 산소, 오존, 아산화 질소 등의 가스를 이용한 플라즈마 처리를 행하고, 노출되어 있는 산화물 반도체층(106)의 표면을 산화하여, 산소 결손을 묻어도 좋다. 플라즈마 처리를 행한 경우, 이 플라즈마 처리에 이어 대기에 노출시키지 않고, 산화물 반도체층(106)의 일부에 접하는 게이트 절연층(112)을 형성하는 것이 바람직하다.
다음에, 소스 전극(108a) 및 드레인 전극(108b)을 덮고, 또한, 산화물 반도체층(106)의 일부와 접하도록, 게이트 절연층(112)을 형성한다(도 3(D) 참조).
게이트 절연층(112)은 절연층(102)과 같은 구성으로 할 수 있다. 단, 트랜지스터의 게이트 절연층으로서 기능하는 것을 고려하여, 산화 하프늄이나 산화 알루미늄 등의 비유전율이 높은 재료를 채용해도 좋다. 또한, 게이트 내압이나 산화물 반도체층과 게이트 절연층(112)의 사이의 계면 상태 등을 고려하여, 산화 실리콘, 산화 질화 실리콘, 질화 실리콘에 산화 하프늄이나 산화 알루미늄 등의 비유전율이 높은 재료를 적층하여 이용해도 좋다. 게이트 절연층(112)의 합계의 막두께는, 바람직하게는 1 nm 이상 300 nm 이하, 보다 바람직하게는 5 nm 이상 50 nm 이하로 한다. 게이트 절연층이 두꺼울수록 단채널 효과가 현저하게 되어, 스레숄드 전압이 부 방향으로 시프트하기 쉬운 경향이 된다. 또한, 게이트 절연층이 5 nm 이하가 되면 터널 전류에 의한 리크가 증대되는 것을 알 수 있었다.
게이트 절연층(112)의 형성 후에는, 제 2 열처리를 행하는 것이 바람직하다. 제 2 열처리의 온도는, 250℃ 이상 700℃ 이하, 바람직하게는 350℃ 이상 600℃ 이하 또는 기판의 변형점 미만으로 한다.
제 2 열처리는, 산화성 가스 분위기하 또는 불활성 가스 분위기하에서 행하면 좋지만, 분위기 중에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 열처리 장치에 도입하는 가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
제 2 열처리에서는, 산화물 반도체층(106)과 게이트 절연층(112)이 접한 상태로 가열된다. 따라서, 산화물 반도체를 구성하는 주성분 재료의 하나인 산소를, 산소를 포함하는 게이트 절연층(112)에서 산화물 반도체층(106)에 공급할 수 있다. 이것에 의해, 산화물 반도체층(106)의 산소 결손 및 산화물 반도체층과 게이트 절연층(112)과의 계면 준위를 저감할 수 있다. 또한, 동시에 게이트 절연층(112) 내의 결함도 저감할 수 있다.
또한 제 2 열처리의 타이밍은, 게이트 절연층(112)의 형성 후라면 특별히 한정되지 않는다. 예를 들면, 게이트 전극(114)의 형성 후에 제 2 열처리를 행하여도 좋다.
그 후, 게이트 전극(114)을 형성한다(도 3(E) 참조). 게이트 전극(114)은, 몰리브덴, 티탄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료, 이들의 질화물, 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 형성할 수 있다. 또한 게이트 전극(114)은, 단층 구조로 해도 좋고, 적층 구조로 해도 좋다.
이상의 공정으로 트랜지스터(151)가 제작된다.
다음에, 도 4(A) 내지 도 4(E)를 이용하여, 도 2(A)에 나타내는 트랜지스터(152)의 제작 공정의 일례에 대하여 설명한다.
먼저, 기판(100) 위에 절연층(102)을 형성한다(도 4(A) 참조). 절연층(102)은 트랜지스터(151)와 마찬가지로, 가열에 의해 산소를 방출하는 절연층인 것을 특징으로 한다.
다음에, 절연층(102) 위에, 소스 전극 및 드레인 전극(같은 층에서 형성되는 배선을 포함함)을 형성하기 위한 도전층을 형성하고, 이 도전층을 가공하여, 소스 전극(108a) 및 드레인 전극(108b)을 형성한다(도 4(B) 참조).
다음에, 절연층(102) 위에, 소스 전극(108a) 및 드레인 전극(108b)과 접속하는 산화물 반도체층을 형성하고, 이 산화물 반도체층을 가공하여 섬 형상의 산화물 반도체층(106)을 형성한다(도 4(C) 참조). 그 후, 트랜지스터(151)와 같이 제 1 열처리를 행하여도 좋다.
다음에, 소스 전극(108a) 및 드레인 전극(108b), 산화물 반도체층(106)을 덮고, 또한, 산화물 반도체층(106), 소스 전극(108a) 및 드레인 전극(108b)의 일부와 접하도록, 게이트 절연층(112)을 형성한다(도 4(D) 참조). 그 후, 트랜지스터(151)와 마찬가지로 제 2 열처리를 행하여도 좋다.
그 후, 게이트 전극(114)을 형성한다(도 4(E) 참조).
이상의 공정으로 트랜지스터(152)가 형성된다.
또한 산화물 반도체층의 계면에 전하가 트랩되면, 트랜지스터의 스레숄드 전압은 시프트한다. 예를 들면, 백 채널측으로 정전하가 트랩되면, 트랜지스터의 스레숄드 전압은 부 방향으로 시프트한다. 이러한 전하 포획의 요인의 하나로서, 양이온(또는 그 원인인 원자)의 이동 및 트랩의 모델을 가정할 수 있다. 본 발명의 일 양태에서는, 가열에 의해 산소를 방출하는 절연층을 이용하여 산화물 반도체층과, 절연층(102) 및 게이트 절연층(112)과의 계면 준위를 저감함으로써, 상술한 모델에서 상정되는 전하 포획을 저감할 수 있어, 트랜지스터의 스레숄드 전압의 시프트를 억제할 수 있다.
도 5(A) 내지 도 5(E)를 이용하여, 도 2(B)에 나타내는 트랜지스터(153)의 제작 공정의 일례에 대하여 설명한다.
먼저, 기판(100) 위에 절연층(102)을 형성한다(도 5(A) 참조). 절연층(102)은 가열에 의해 산소를 방출하는 절연층인 것을 특징으로 한다.
다음에, 절연층(102) 위에, 산화물 반도체층을 형성하고, 이 산화물 반도체층을 가공하여 섬 형상의 산화물 반도체층(106)을 형성한다(도 5(B) 참조). 그 후, 트랜지스터(151)와 마찬가지로 제 1 열처리를 행하여도 좋다.
다음에, 게이트 절연층(112) 및 게이트 전극(114)을 형성하고, 포토리소그래피에 의해 같은 패턴으로 가공한다(도 5(C) 참조). 이때, 게이트 전극(114)을 가공하고, 그 후, 게이트 전극(114)을 마스크로 게이트 절연층(112)을 가공해도 좋다. 그 후, 트랜지스터(151)와 마찬가지로 제 2 열처리를 행하여도 좋다.
다음에, 게이트 전극(114)을 마스크에 이용하여 산화물 반도체층(106)을 저저항화하고, 소스 영역(122a) 및 드레인 영역(122b)을 형성한다. 저저항화 되지 않는 게이트 전극 아래의 영역은 채널 영역(126)이 된다(도 5(D) 참조). 저저항화의 방법으로서는, 아르곤 플라즈마 처리, 수소 플라즈마 처리 또는 암모니아 플라즈마 처리 등을 들 수 있다. 이때, 게이트 전극의 폭에 의해 트랜지스터의 채널 길이(L)가 결정되게 된다. 이와 같이, 게이트 전극을 마스크에 이용하여 패터닝함으로써, 게이트 전극과 소스 영역, 드레인 영역의 중첩이 생기지 않고, 이 영역에서의 기생 용량이 생기지 않기 때문에, 트랜지스터 동작을 빠르게 할 수 있다.
다음에, 보호 절연층(124)을 형성하고, 소스 영역(122a) 및 드레인 영역(122b)과 중첩하는 부분의 보호 절연층(124)에 개구부를 형성한다. 소스 전극 및 드레인 전극(이것과 같은 층에서 형성되는 배선을 포함함)을 형성하기 위한 도전층을 형성하고, 이 도전층을 가공하여, 소스 전극(108a) 및 드레인 전극(108b)을 형성한다(도 5(E) 참조).
이상의 공정으로 트랜지스터(153)가 제작된다.
이상과 같이, 안정된 전기적 특성을 가지는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시형태 2)
실시형태 1에 예시한 트랜지스터를 이용하여 표시 기능을 가지는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하고, 시스템 온 패널을 형성할 수 있다.
도 6(A)에 있어서, 제 1 기판(201) 위에 형성된 화소부(202)를 둘러싸도록 하여, 시일재(205)가 제공되고, 제 2 기판(206)에 의해 봉지되어 있다. 도 6(A)에서는, 제 1 기판(201) 위의 시일재(205)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체층 또는 다결정 반도체층에서 형성된 주사선 구동 회로(204), 신호선 구동 회로(203)가 실장되어 있다. 또한, 별도 형성된 신호선 구동 회로(203)와 주사선 구동 회로(204) 또는 화소부(202)에 부여되는 각종 신호 및 전위는, FPC(Flexible Printed Circuit)(218a, 218b)로부터 공급되고 있다.
도 6(B) 및 도 6(C)에서, 제 1 기판(201) 위에 형성된 화소부(202)와 주사선 구동 회로(204)를 둘러싸도록 하여, 시일재(205)가 제공되어 있다. 또한 화소부(202)와 주사선 구동 회로(204)의 위에 제 2 기판(206)이 설치되어 있다. 따라서 화소부(202)와 주사선 구동 회로(204)는 제 1 기판(201)과 시일재(205)와 제 2 기판(206)에 의해, 표시 소자와 함께 봉지되어 있다. 도 6(B) 및 도 6(C)에서는, 제 1 기판(201) 위의 시일재(205)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 단결정 반도체층 또는 다결정 반도체층으로 형성된 신호선 구동 회로(203)가 실장되어 있다. 도 6(B) 및 도 6(C)에서는, 별도 형성된 신호선 구동 회로(203)와 주사선 구동 회로(204) 또는 화소부(202)에 부여되는 각종 신호 및 전위는 FPC(218)로부터 공급되고 있다.
또한, 도 6(B) 및 도 6(C)에서는, 신호선 구동 회로(203)를 별도 형성하고, 제 1 기판(201)에 실장하고 있는 예를 나타내고 있지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.
또한, 별도 형성한 구동 회로의 접속 방법은, 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 6(A)은 COG 방법에 의해 신호선 구동 회로(203), 주사선 구동 회로(204)를 실장하는 예이며, 도 6(B)은 COG 방법에 의해 신호선 구동 회로(203)를 실장하는 예이며, 도 6(C)은 TAB 방법에 의해 신호선 구동 회로(203)를 실장하는 예이다.
또한, 표시 장치는 표시 소자가 봉지된 상태에 있는 패널과, 이 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서에서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 혹은 광원(조명 장치 포함함)을 가리킨다. 또한, 코넥터, 예를 들면 FPC 혹은 TAB 테이프 혹은 TCP가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈 또는 표시 소자에 COG 방식에 의해 IC가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또한, 제 1 기판 위에 형성된 화소부 및 주사선 구동 회로는 트랜지스터를 복수 가지고 있고, 실시형태 1에 일례를 나타낸 트랜지스터를 적용할 수 있다.
표시 장치에 설치되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 이용할 수 있다. 발광 소자는 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence) 소자, 유기 EL 소자 등을 포함한다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
반도체 장치의 한 형태에 대하여, 도 7 내지 도 9를 이용하여 설명한다. 도 7 내지 도 9는 도 6(B)의 M－N에서의 단면도에 상당한다.
도 7 내지 도 9에 나타내는 바와 같이, 반도체 장치는 접속 단자 전극(215) 및 단자 전극(216)을 가지고 있고, 접속 단자 전극(215) 및 단자 전극(216)은 FPC(218)가 가지는 단자와 이방성 도전층(219)을 통하여, 전기적으로 접속되어 있다.
접속 단자 전극(215)은 제 1 전극층(230)과 같은 도전층으로부터 형성되고, 단자 전극(216)은 트랜지스터(210), 트랜지스터(211)의 소스 전극 및 드레인 전극과 같은 도전층으로 형성되어 있다.
또한, 제 1 기판(201) 위에 형성된 화소부(202)와 주사선 구동 회로(204)는 트랜지스터를 복수 가지고 있고, 도 7 내지 도 9에서는, 화소부(202)에 포함되는 트랜지스터(210)와 주사선 구동 회로(204)에 포함되는 트랜지스터(211)를 예시하고 있다.
본 실시형태에서는, 트랜지스터(210), 트랜지스터(211)로서 실시형태 1에 나타낸 트랜지스터를 적용할 수 있다. 트랜지스터(210), 트랜지스터(211)는 전기적 특성 변동이 억제되어 있어, 전기적으로 안정적이다. 따라서, 도 7 내지 도 9에 나타내는 본 실시형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
화소부(202)에 설치된 트랜지스터(210)는 표시 소자와 전기적으로 접속하여, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있다면 특별히 한정되지 않고, 다양한 표시 소자를 이용할 수 있다.
도 7에 표시 소자로서 액정 소자를 이용한 액정 표시 장치의 예를 나타낸다. 도 7에서, 표시 소자인 액정 소자(213)는 제 1 전극층(230), 제 2 전극층(231), 및 액정층(208)을 포함한다. 또한 액정층(208)을 협지하도록 배향층으로서 기능하는 절연층(232, 233)이 형성되어 있다. 제 2 전극층(231)은 제 2 기판(206)측에 형성되고, 제 1 전극층(230)과 제 2 전극층(231)과는 액정층(208)을 통하여 적층하는 구성으로 되어 있다.
또한, 스페이서(235)는 절연층을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이며, 액정층(208)의 두께(셀 갭)를 제어하기 위해서 설치되어 있다. 또한 구상의 스페이서를 이용하여도 좋다.
표시 소자로서 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용할 수 있다. 이러한 액정 재료는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.
또한, 배향층을 필요로 하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해서 카이럴제를 혼합시킨 액정 조성물을 이용하여 액정층에 이용한다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은, 응답 속도가 1 msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다. 또 배향층을 형성하지 않아도 되므로 러빙 처리도 불필요해지기 때문에, 러빙 처리에 의해 발생되는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능하게 된다.
또한, 액정 재료의 고유 저항율은, 1×109 Ω·cm 이상이며, 바람직하게는 1×1011 Ω·cm 이상이며, 더욱 바람직하게는 1×1012 Ω·cm 이상이다. 또한 본 명세서에서의 고유 저항율의 값은, 20℃에서 측정한 값으로 한다.
액정 표시 장치에 형성되는 보유 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정 기간 동안 전하를 보유할 수 있도록 설정된다. 고순도의 산화물 반도체층을 가지는 트랜지스터를 이용함으로써, 각 화소에서의 액정 용량에 대하여 1/3 이하, 바람직하게는 1/5 이하의 용량의 크기를 가지는 보유 용량을 형성하면 충분하다.
본 실시형태에 이용하는 고순도화된 산화물 반도체층을 이용한 트랜지스터는 오프 전류를 작게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 보유 시간을 길게 할 수 있고, 전원 온 상태에서는 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비 전력을 억제하는 효과를 얻는다.
또한, 본 실시형태에서 이용하는 고순도화된 산화물 반도체층을 이용한 트랜지스터는 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 따라서, 액정 표시 장치의 화소부에 상기 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다. 또한, 상기 트랜지스터는 동일 기판 위에 구동 회로부 또는 화소부에 나누어 만들 수 있기 때문에, 액정 표시 장치의 부품 점수를 삭감할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In－Plane－Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetricaligned Micro－cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 여기서, 수직 배향 모드란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이며, 전압이 인가되어 있지 않을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 수직 배향 모드로서는, 몇 개의 예를 들고 있지만, 예를 들면, MVA(Multi－Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누어, 각각 다른 방향으로 분자를 넘어뜨리도록 고안되어 있는 멀티 도메인화 혹은 멀티 도메인 설계와 같은 방법을 이용할 수 있다.
또한, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 이용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 이용해도 좋다.
또한, 백 라이트로서 복수의 발광 다이오드(LED)를 이용하여, 시간 분할 표시 방식(필드 시퀀셜 구동 방식)을 행하는 것도 가능하다. 필드 시퀀셜 구동 방식을 적용함으로써, 컬러 필터를 이용하지 않고, 컬러 표시를 행할 수 있다.
또한, 화소부에서의 표시 방식은 프로그래시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소로 제어하는 색요소로서는 RGB(R은 적, G는 녹, B는 청을 나타냄)의 삼색에 한정되지 않는다. 예를 들면, RGBW(W는 백을 나타냄), 또는 RGB에 옐로우, 시안, 마젠타 등을 일색 이상 추가한 것이 있다. 또한 색요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 단, 본 발명은 컬러 표시의 표시 장치에 한정되는 것은 아니고, 단색 표시의 표시 장치에 적용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로서 EL 소자를 이용하는 발광 소자를 적용할 수 있다.
유기 EL 소자는, 발광 소자에 전압을 인가함으로써, 한쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아올 때에 발광한다. 이러한 메카니즘으로부터, 이러한 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 가지는 것이고, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고, 또한 그것을 전극으로 끼운 구조이며, 발광 메카니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형 발광이다. 또한 여기에서는, 발광 소자로서 유기 EL 소자를 이용하여 설명한다.
발광 소자는 발광을 꺼내기 위해 적어도 한쌍의 전극의 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대측 면으로부터 발광을 꺼내는 상면 사출이나, 기판측의 면으로부터 발광을 꺼내는 하면 사출이나, 기판측 및 기판과는 반대측의 면으로부터 발광을 꺼내는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 8에 표시 소자로서 발광 소자를 이용한 발광 장치의 예를 나타낸다. 표시 소자인 발광 소자(243)는 화소부(202)에 설치된 트랜지스터(210)와 전기적으로 접속하고 있다. 또한 발광 소자(243)의 구성은 제 1 전극층(230), 전계 발광층(241), 제 2 전극층(231)의 적층 구조이지만, 나타낸 구성에 한정되지 않는다. 발광 소자(243)로부터 꺼내는 광의 방향 등에 맞추어, 발광 소자(243)의 구성은 적절히 바꿀 수 있다.
격벽(240)은 유기 절연 재료, 또는 무기 절연 재료를 이용하여 형성한다. 특히 감광성의 수지 재료를 이용하여, 제 1 전극층(230) 위에 개구부를 형성하고, 그 개구부의 측벽이 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(241)은 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 어느 것이어도 좋다.
발광 소자(243)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극층(231) 및 격벽(240) 위에 보호층을 형성해도 좋다. 보호층으로서는, 질화 실리콘층, 질화 산화 실리콘층, DLC층(Diamond Like Carbon층), 산화 알루미늄층 및 질화 알루미늄층 등을 형성할 수 있다. 또한, 제 1 기판(201), 제 2 기판(206), 및 시일재(205)에 의해 봉지된 공간에는 충전재(244)가 제공되고 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(부착 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(244)로서는 질소나 아르곤 등의 불활성 가스 외에, 자외선 경화 수지 또는 열경화 수지를 이용할 수 있어, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 이용할 수 있다. 예를 들면 충전재로서 질소를 이용하면 좋다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ／4판, λ／2판), 컬러 필터 등의 광학 필름을 적절히 설치해도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지층을 형성해도 좋다. 예를 들면, 표면의 요철에 의해 반사광을 확산하여, 비침을 저감할 수 있는 안티글레어(anti-glare) 처리를 할 수 있다.
또한, 표시 장치로서 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고, 종이와 같이 읽기에 편리하고, 다른 표시 장치에 비해 저소비 전력이며, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 가지고 있다.
전기 영동 표시 장치는, 다양한 형태를 생각할 수 있는데, 플러스의 전하를 가지는 제 1 입자와, 마이너스의 전하를 가지는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것으로, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 집합한 입자의 색만을 표시하는 것이다. 또한 제 1 입자 또는 제 2 입자는 염료를 포함하고, 전계가 없는 경우에 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함함)으로 한다.
이와 같이, 전기 영동 표시 장치는, 유전정수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이이다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이고, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 가지는 입자를 이용하는 것에 의해 컬러 표시도 가능하다.
또한 마이크로 캡슐 중의 제 1 입자 및 제 2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네 센트 재료, 일렉트로크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료 또는 이들의 복합 재료를 이용하면 좋다.
또한, 전자 페이퍼로서, 트위스트 볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 도포된 구형 입자를 표시 소자에 이용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
도 9에, 반도체 장치의 한 형태로서 액티브 매트릭스형의 전자 페이퍼를 나타낸다. 도 9의 전자 페이퍼는 트위스트 볼 표시 방식을 이용한 표시 장치의 예이다.
트랜지스터(210)와 접속하는 제 1 전극층(230)과 제 2 기판(206)에 형성된 제 2 전극층(231)과의 사이에는, 흑색 영역(255a) 및 백색 영역(255b)을 가지고, 주위에 액체로 채워져 있는 캐비티(252)를 포함하는 구형 입자(253)가 형성되어 있고, 구형 입자(253)의 주위는 수지 등의 충전재(254)로 충전되어 있다. 제 2 전극층(231)이 공통 전극(대향 전극)에 상당한다. 제 2 전극층(231)은 공통 전위선과 전기적으로 접속된다.
또한 도 7 내지 도 9에 있어서, 제 1 기판(201), 제 2 기판(206)으로서는, 유리 기판의 외, 가요성을 가지는 기판도 이용할 수 있어, 예를 들면 투광성을 가지는 플라스틱 기판 등을 이용할 수 있다. 플라스틱으로서는, FRP(Fiberglass－Reinforced Plastics) 판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 이용할 수도 있다.
절연층(221)은, 무기 절연 재료 또는 유기 절연 재료를 이용하여 형성할 수 있다. 또한 아크릴 수지, 폴리이미드, 벤조시클로부텐 수지, 폴리아미드, 에폭시 수지 등의, 내열성을 가지는 유기 절연 재료를 이용하면, 평탄화 절연층으로서 적합하다. 또한, 상기 유기 절연 재료 외에, 저유전율 재료(low－k 재료), 실록산계 수지, PSG(인 유리：phosphosilicate glass), BPSG(인 붕소 유리：borophosphosilicate glass) 등을 이용할 수 있다. 또한 이들 재료로 형성되는 절연층을 복수 적층시킴으로써, 절연층(221)을 형성해도 좋다.
절연층(221)의 형성법은 특별히 한정되지 않고, 그 재료에 따라, 스퍼터링법, 스핀 코트법, 디핑법, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 롤 코팅, 커튼 코팅, 나이프 코팅 등을 이용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서 광이 투과하는 화소부에 설치되는 기판, 절연층, 도전층 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
표시 소자에 전압을 인가하는 제 1 전극층(230) 및 제 2 전극층(231)(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에 있어서는, 취출하는 광의 방향, 전극층이 형성되는 장소, 및 전극층의 패턴 구조에 의해 투광성, 반사성을 선택하면 좋다.
제 1 전극층(230), 제 2 전극층(231)에는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 나타냄), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 이용할 수 있다.
또한, 제 1 전극층(230), 제 2 전극층(231)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 혹은 그 질화물로부터 하나, 또는 복수종을 이용하여 형성할 수 있다.
또한, 제 1 전극층(230), 제 2 전극층(231)은 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 이용하여 형성할 수 있다. 도전성 고분자로서는, 소위 π 전자 공액계 도전성 고분자를 이용할 수 있다. 예를 들면, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 혹은 아닐린, 피롤 및 티오펜의 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
또한, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 형성하는 것이 바람직하다. 보호 회로는 비선형 소자를 이용하여 구성하는 것이 바람직하다.
이상과 같이 실시형태 1에 예시한 트랜지스터를 적용함으로써, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한 실시형태 1에 예시한 트랜지스터는 상술한 표시 기능을 가지는 반도체 장치뿐만 아니라, 전원 회로에 탑재되는 파워 디바이스, LSI 등의 반도체 집적회로, 대상물의 정보를 읽어내는 이미지 센서 기능을 가지는 반도체 장치 등 다양한 기능을 가지는 반도체 장치에 적용하는 것이 가능하다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
(실시형태 3)
본 발명의 일 양태인 반도체 장치는, 다양한 전자기기(유기기도 포함함)에 적용할 수 있다. 전자기기로서는, 예를 들면, 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대전화기(휴대전화, 휴대전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에 설명한 반도체 장치를 구비하는 전자기기의 예에 대하여 설명한다.
도 10(A)은 노트형의 퍼스널 컴퓨터이며, 본체(301), 하우징(302), 표시부(303), 키보드(304) 등에 의해 구성되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 노트형의 퍼스널 컴퓨터로 할 수 있다.
도 10(B)은 휴대 정보 단말(PDA)이며, 본체(311)에는 표시부(313)와 외부 인터페이스(315)와 조작 버튼(314) 등이 설치되어 있다. 또 조작용의 부속품으로서 스타일러스(312)가 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 보다 신뢰성이 높은 휴대 정보 단말(PDA)로 할 수 있다.
도 10(C)은 전자 서적의 일례를 나타낸다. 예를 들면, 전자 서적(320)은, 하우징(321) 및 하우징(322)의 2개의 하우징으로 구성되어 있다. 하우징(321) 및 하우징(322)은 축부(325)에 의해 일체로 되어 있고, 이 축부(325)를 축으로 하여 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능하게 된다.
하우징(321)에는 표시부(323)가 조립되고, 하우징(322)에는 표시부(324)가 조립되어 있다. 표시부(323) 및 표시부(324)는 연속된 화면을 표시하는 구성으로 해도 좋고, 다른 화면을 표시하는 구성으로 해도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 10(C)에서는 표시부(323))에 문장을 표시하고, 좌측의 표시부(도 10(C)에서는 표시부(324))에 화상을 표시할 수 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 전자 서적(320)으로 할 수 있다.
또한, 도 10(C)에서는, 하우징(321)에 조작부 등을 구비한 예를 나타낸다. 예를 들면, 하우징(321)에 있어서, 전원(326), 조작 키(327), 스피커(328) 등을 구비하고 있다. 조작 키(327)에 의해, 페이지를 보낼 수 있다. 또한 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한 전자 서적(320)은 전자 사전으로서의 기능을 갖게 한 구성으로 해도 좋다.
또한, 전자 서적(320)은 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 원하는 서적 데이터 등을 구입하여, 다운로드하는 구성으로 하는 것도 가능하다.
도 10(D)은 휴대전화이며, 하우징(330) 및 하우징(331)의 2개의 하우징으로 구성되어 있다. 하우징(331)에는, 표시 패널(332), 스피커(333), 마이크로폰(334), 포인팅 디바이스(336), 카메라용 렌즈(337), 외부 접속 단자(338) 등을 구비하고 있다. 또한, 하우징(330)에는, 휴대형 정보단말기의 충전을 행하는 태양전지 셀(340), 외부 메모리 슬롯(341) 등을 구비하고 있다. 또한, 안테나는 하우징(331) 내부에 내장되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 휴대전화로 할 수 있다.
또한, 표시 패널(332)은 터치 패널을 구비하고 있고, 도 10(D)에는 영상 표시되어 있는 복수의 조작 키(335)를 점선으로 나타내고 있다. 또한 태양전지 셀(340)에서 출력되는 전압을 각 회로에 필요한 전압에 승압하기 위한 승압 회로도 실장하고 있다.
표시 패널(332)은, 사용 형태에 따라 표시의 방향이 적절히 변화한다. 또한, 표시 패널(332)과 동일면에 카메라용 렌즈(337)를 구비하고 있기 때문에, 영상 통화가 가능하다. 스피커(333) 및 마이크로폰(334)은 음성 통화에 한정하지 않고, 영상 통화, 녹음, 재생 등이 가능하다. 또한 하우징(330)과 하우징(331)은 슬라이드하여, 도 10(D)과 같이 펼쳐진 상태로부터 서로 겹친 상태로 할 수 있어 휴대에 적합한 소형화가 가능하다.
외부 접속 단자(338)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(341)에 기록 매체를 삽입하여, 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이어도 좋다.
도 10(E)은 디지털 비디오 카메라이며, 본체(351), 표시부(A)(357), 접안부(353), 조작 스위치(354), 표시부(B)(355), 배터리(356) 등에 의해 구성되어 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 10(F)은 텔레비전 장치의 일례를 나타낸다. 텔레비전 장치(360)는 하우징(361)에 표시부(363)가 조립되어 있다. 표시부(363)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는, 스탠드(365)에 의해 하우징(361)을 지지한 구성을 나타내고 있다. 실시형태 1 또는 2에 나타낸 반도체 장치를 적용함으로써, 신뢰성이 높은 텔레비전 장치(360)로 할 수 있다.
텔레비전 장치(360)의 조작은, 하우징(361)이 구비하는 조작 스위치나, 별체의 리모콘 조작기에 의해 행할 수 있다. 또한, 리모콘 조작기에, 이 리모콘 조작기로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.
또한 텔레비전 장치(360)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 한방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자들간 등)의 정보통신을 행하는 것도 가능하다.
이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.
[실시예 1]
본 실시예에서는, 본 발명의 일 양태를 이용하여 형성한 산화 실리콘층에 대하여 설명한다.
우선, 시료로서 유리 기판 위에 실시형태 1에 설명한 방법을 이용하여 산화 실리콘층을 형성한다. 본 실시예에서는, 두께 0.7 mm의 유리 기판 위에, 두께 100 nm의 산화 실리콘층을 형성했다.
산화 실리콘층의 그 외의 형성 조건은 이하와 같다.
·성막법：RF 스퍼터링법
·타겟：합성 석영 타겟
·성막 가스：Ar(40 sccm), O2(10 sccm)
·전력：1.5 kW(13.56 MHz)
·압력：0.4 Pa
·T－S간 거리：60 mm
·기판 온도：100℃
상기 산화 실리콘층을 형성한 후, 기판을 1 cm×1 cm의 사이즈로 분단하여, TDS 분석에 의해 탈가스량을 조사했다. TDS 분석에는 전자 과학 주식회사제의 승온 이탈 분석 장치 EMD－WA1000S/W를 이용했다. 또한 TDS 분석이란, 시료를 진공 용기 내에서 가열하여, 승온 중에 시료로부터 발생하는 가스 성분을 사중극 질량 분석계로 검출하는 분석 방법이다. 검출되는 가스 성분은 m/z(질량/전하)로 구별된다.
제작한 시료의 TDS 분석 결과를 도 11(A) 및 도 11(B)에 나타낸다.
도 11(A)은 m/z = 16에서의 TDS 스펙트럼이다. 여기서, 굵은 선(401)은 성막 직후(as－depo)의 시료에서의 스펙트럼을 나타내고, 가는 선(403)은 성막 후에 질소 분위기 중에서 250℃에서 1시간의 열처리를 행한 시료에서의 스펙트럼을 나타낸다. m/z = 16인 성분에는, O나 CH4 등이 있다. as－depo의 시료에서는 기판 표면 온도 200℃∼350℃에 피크를 가지지만, 질소 분위기 중에서 250℃에서 1시간의 열처리를 행한 시료에서는 같은 피크는 관측되지 않았다. 또한, 도 11(B)은 m/z = 32에 있어서의 TDS 스펙트럼이다. 여기서, 굵은 선(405)은 as－depo의 시료에서의 스펙트럼을 나타내고, 가는 선(407)은 성막 후에 질소 분위기 중에서 250℃에서 1시간의 열처리를 행한 시료에서의 스펙트럼을 나타낸다. m/z = 32인 성분에는, O2나 CH3OH 등이 있다. as－depo의 시료에서는 기판 표면 온도 200℃∼350℃에 피크를 가지지만, 250℃에서 1시간의 열처리를 행한 시료에서는 같은 피크는 관측되지 않았다. 상술한 결과로부터, as－depo의 시료로부터 산소의 방출이 일어난다.
본 실시예로 제작한 시료의 TDS 스펙트럼보다, m/z = 16인 성분을 모두 O으로 하고, m/z = 32인 성분을 모두 O2로 한 경우의 산소의 방출량을, O2의 방출량으로 환산하여 나타내면 3×1020 개/cm3였다. 또한 도시는 하지 않지만, 성막시의 O2/(O2＋Ar) 비율을 50%로 하면, O2로 환산한 산소의 방출량은 5×1020 개/cm3였다.
[실시예 2]
본 실시예에서는, 본 발명의 일 양태를 이용하여 제작한 트랜지스터에 대하여 설명한다.
본 실시예에서의 트랜지스터의 구조에 대하여 도 12에 나타낸다.
도 12에 나타내는 트랜지스터는, 기판(500) 위에 형성된 절연층(502)과, 산화물 반도체층(506)과, 소스 전극(508a) 및 드레인 전극(508b)과, 소스 전극(508a) 및 드레인 전극(508b) 위에 형성된 게이트 절연층(512)과, 게이트 절연층(512) 위에 설치된 게이트 전극(514)과, 게이트 전극(514) 위에 형성된 보호 절연층(516)과, 보호 절연층(516)을 통하여 소스 전극(508a) 및 드레인 전극(508b)에 각각 접속된 소스 배선(518a) 및 드레인 배선(518b)을 가진다.
본 실시예에서는, 기판(500)으로서 0.7 mm의 유리 기판을 이용하여 절연층(502)으로서 산화 실리콘층을 300 nm 형성하고, 산화물 반도체층(506)으로서 In－Ga－Zn－O계 비단결정층을 30 nm 형성하고, 소스 전극(508a) 및 드레인 전극(508b)으로서 텅스텐층을 100 nm 형성하고, 게이트 절연층(512)으로서 산화 질화 실리콘층을 20 nm 형성하고, 게이트 전극(514)으로서 질화 탄탈층과 텅스텐층을 각각 30 nm와 370 nm 적층하여 형성하고, 보호 절연층(516)으로서 산화 실리콘층을 300 nm 형성하고, 소스 배선(518a) 및 드레인 배선(518b)으로서 티탄층과 알루미늄층과 티탄층을 각각 50 nm와 100 nm와 5 nm 적층하여 형성했다.
본 실시예의 트랜지스터는, 스레숄드 전압의 변동 및 BT 시험 전후의 스레숄드 전압의 변동을 저감시키기 위해, 베이스층인 절연층(502)으로서 가열에 의해 산소를 방출하는 절연층을 이용한다. 본 실시예에서는, 가열에 의해 산소를 방출하는 절연층으로서 산화 실리콘층을 이용했다.
산화 실리콘층의 그 외의 형성 조건은 이하와 같다.
·성막법：RF 스퍼터링법
·타겟：합성 석영 타겟
·성막 가스：Ar(25 sccm), O2(25 sccm)
·전력：1.5 kW(13.56 MHz)
·압력：0.4 Pa
·T－S간 거리：60 mm
·기판 온도：100℃
본 실시예의 트랜지스터에 있어서의 산화물 반도체층(506)의 형성 조건은 이하와 같다.
·성막법：DC 스퍼터링법
·타겟：In－Ga－Zn－O(In2O3：Ga2O3：ZnO = 1：1：2［mol수비］) 타겟
·성막 가스：Ar(30 sccm), O2(15 sccm)
·전력：0.5 kW(DC)
·압력：0.4 Pa
·T－S간 거리：60 mm
·기판 온도：200℃
산화물 반도체층(506)을 형성한 후, 저항 가열로를 이용하여, 질소 분위기하, 350℃에서 1시간의 열처리를 행하였다.
본 실시예의 트랜지스터에서의 드레인 전류(Ids)－게이트 전압(Vgs) 측정 결과에 대하여 도 13에 나타낸다. 측정은, 기판면 내에서 25점 행하고 있고, 도 13에는 중첩하여 표시하고 있다. 또한 채널 길이(L)는 2μm 이며, 채널 폭(W)은 50μm 이다. 트랜지스터의 소스 전극과 드레인 전극의 사이의 전압(Vds)은 3 V로 했다.
도 13으로부터, 본 실시예의 트랜지스터는 기판면 내에서 편차가 없다는 것을 알 수 있다. 25점의 평균의 스레숄드 전압은 0.27 V였다.
다음에, 본 실시예에서의 BT 시험에 대하여 설명한다. BT 시험을 행하는 트랜지스터의 채널 길이(L)는 3μm 이며, 채널 폭은 50μm 이다. 본 실시예에서는, 우선 기판 온도 25℃로 하고, 소스 전극과 드레인 전극의 전압(Vds)을 3 V로 하여, 트랜지스터의 Ids－Vgs 측정을 행하였다.
다음에, 기판 스테이지 온도를 150℃로 하고, 트랜지스터의 소스 전극을 0 V, 드레인 전극을 0.1 V로 했다. 다음에, 게이트 절연층에 인가되는 전계 강도가 2 MV/cm가 되도록 게이트 전극에 부의 전압을 인가하여, 그대로 1시간 보유했다. 다음에, 게이트 전극의 전압을 0 V로 했다. 다음에, 기판 온도 25℃로 하고, 소스 전극과 드레인 전극의 전압(Vds)를 3 V로 하고, 트랜지스터의 Ids－Vgs 측정을 행하였다. BT 시험 전후의 Ids－Vgs 측정 결과를 도 14(A)에 나타낸다.
도 14(A)에 있어서, 가는 선(522)은 BT 시험 전의 트랜지스터의 Ids－Vgs 측정 결과이며, 굵은 선(524)은 BT 시험 후의 트랜지스터의 Ids－Vgs 측정 결과이다. BT 시험 전부터 비교하여, BT 시험 후의 스레숄드 전압은 부 방향으로 0.07 V 변동하고 있는 것을 알 수 있다.
마찬가지로 측정하는 트랜지스터를 바꾸어, 기판 온도 25℃로 하고, 소스 전극과 드레인 전극의 전압(Vds)을 3 V로 하여, 트랜지스터의 Ids－Vgs 측정을 행하였다. 트랜지스터의 채널 길이(L)는 3μm 이며, 채널 폭은 50μm 이다.
다음에, 기판 스테이지 온도를 150℃로 하고, 트랜지스터의 소스 전극을 0 V, 드레인 전극을 0.1 V로 했다. 다음에, 게이트 절연층에 인가되는 전계 강도가 2 MV/cm가 되도록 게이트 전극에 정의 전압을 인가하여, 그대로 1시간 보유했다. 다음에, 게이트 전극의 전압을 0 V로 했다. 다음에, 기판 온도를 25℃로 하고, 소스 전극과 드레인 전극의 전압(Vds)을 3 V로 하고, 트랜지스터의 Ids－Vgs 측정을 행하였다. BT 시험 전후의 Ids－Vgs 측정 결과를 도 14(B)에 나타낸다.
도 14(B)에서, 가는 선(532)은 BT 시험 전의 트랜지스터의 Ids－Vgs 측정 결과이며, 굵은 선(534)은 BT 시험 후의 트랜지스터의 Ids－Vgs 측정 결과이다. BT 시험 전부터 비교하여 BT 시험 후의 스레숄드 전압은 정방향으로 0.19 V 변동하고 있는 것을 알 수 있다.
상술한 바와 같이, 본 실시예의 트랜지스터는, 기판면 내의 스레숄드 전압의 편차가 작고, 또한, BT 시험 전후에서의 스레숄드 전압의 변동이 작은 것을 알 수 있다.
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 5월 21일 일본 특허청에 출원된, 일련 번호가 2010-116952인 일본 특허 출원에 기초한다.
100：기판 102：절연층
106：산화물 반도체층 108a：소스 전극
108b：드레인 전극 112：게이트 절연층
114：게이트 전극 122a：소스 영역
122b：드레인 영역 124：보호 절연층
126：채널 영역 151：트랜지스터
152：트랜지스터 153：트랜지스터
201：제 1 기판 202：화소부
203：신호선 구동 회로 204：주사선 구동 회로
205：시일재 206：제 2 기판
208：액정층 210：트랜지스터
211：트랜지스터 213：액정 소자
215：접속 단자 전극 216：단자 전극
218：FPC 218a：FPC
218b：FPC 219：이방성 도전층
221：절연층 230：제 1 전극층
231：제 2 전극층 232：절연층
233：절연층 235：스페이서
240：격벽 241：전계 발광층
243：발광 소자 244：충전재
252：캐비티 253：구형 입자
254：충전재 255a：흑색 영역
255b：백색 영역 301：본체
302：하우징 303：표시부
304：키보드 311：본체
312：스타일러스 313：표시부
314：조작 버튼 315：외부 인터페이스
320：전자 서적 321：하우징
322：하우징 323：표시부
324：표시부 325：축부
326：전원 327：조작 키
328：스피커 330：하우징
331：하우징 332：표시 패널
333：스피커 334：마이크로폰
335：조작 키 336：포인팅 디바이스
337：카메라용 렌즈 338：외부 접속 단자
340：태양전지 셀 341：외부 메모리 슬롯
351：본체 353：접안부
354：조작 스위치 355：표시부(B)
356：배터리 357：표시부(A)
360：텔레비전 장치 361：하우징
363：표시부 365：스탠드
401：굵은 선 403：가는 선
405：굵은 선 407：가는 선
500：기판 502：절연층
506：산화물 반도체층 508a：소스 전극
508b：드레인 전극 512：게이트 절연층
514：게이트 전극 516：보호 절연층
518a：소스 배선 518b：드레인 배선
522：가는 선 524：굵은 선
532：가는 선 534：굵은 선

Claims (22)

  1. 반도체 장치에 있어서,
    가열에 의해 산소를 방출하는 절연층,
    상기 절연층 위에 접하여 형성된 산화물 반도체층,
    상기 산화물 반도체층 위에, 이 산화물 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극 위의 게이트 절연층, 및
    상기 게이트 절연층 위의 게이트 전극을 포함하고,
    상기 게이트 절연층의 일부가 상기 산화물 반도체층과 접하는, 반도체 장치.
  2. 반도체 장치에 있어서,
    가열에 의해 산소를 방출하는 절연층,
    상기 절연층 위에 형성된 소스 전극 및 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극과 전기적으로 접속되는 산화물 반도체층,
    상기 산화물 반도체층 위에 형성된 게이트 절연층,
    상기 게이트 절연층 위의 게이트 전극을 포함하고,
    상기 산화물 반도체층의 일부가 상기 절연층과 접하는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 절연층은 산화 실리콘, 산화 질화 실리콘, 산화 알루미늄 및 산화 하프늄 중 하나를 포함하는, 반도체 장치.
  4. 제 2 항에 있어서,
    산화 실리콘, 산화 질화 실리콘, 산화 알루미늄 및 산화 하프늄 중 하나를 포함하는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 절연층은 승온 이탈 가스 분광법에 있어서, 산소 분자의 방출량이 1×1018 개/cm3 이상인, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 절연층은 승온 이탈 가스 분광법에 있어서, 산소 분자의 방출량이 1×1018 개/cm3 이상인, 반도체 장치.

  7. 제 1 항에 있어서,
    상기 산화물 반도체층은 채널 영역과, 소스 영역 및 드레인 영역을 가지고,
    상기 산화물 반도체층의 저항은 감소되며,
    상기 소스 영역 및 상기 드레인 영역은 각각 상기 소스 전극 및 상기 드레인 전극과 접속되는, 반도체 장치.
  8. 제 2 항에 있어서,
    상기 산화물 반도체층은 채널 영역과, 소스 영역 및 드레인 영역을 가지고,
    상기 산화물 반도체층의 저항은 감소되며,
    상기 소스 영역 및 상기 드레인 영역은 각각 상기 소스 전극 및 상기 드레인 전극과 접속되는, 반도체 장치.
  9. 반도체 장치의 제작 방법에 있어서,
    기판 위에 가열에 의해 산소를 방출하는 절연층을 형성하는 단계,
    상기 절연층 위에 접하여 산화물 반도체층을 형성하는 단계,
    상기 산화물 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 게이트 절연층을 형성하는 단계, 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 게이트 절연층의 일부가 상기 산화물 반도체층과 접하는, 반도체 장치의 제작 방법.
  10. 반도체 장치의 제작 방법에 있어서,
    기판 위에 가열에 의해 산소를 방출하는 절연층을 형성하는 단계,
    상기 절연층 위에 소스 전극 및 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극과 전기적으로 접속하는 산화물 반도체층을 형성하는 단계,
    상기 산화물 반도체층 위에 게이트 절연층을 형성하는 단계, 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 단계를 포함하고,
    상기 산화물 반도체층의 일부가 상기 절연층과 접하는, 반도체 장치의 제작 방법.
  11. 제 9 항에 있어서,
    상기 게이트 전극을 마스크로서 사용하여 상기 산화물 반도체층의 저항을 감소시키기 위한 처리를 행함으로써, 소스 영역 및 드레인 영역을 형성함과 동시에, 상기 게이트 전극과 중첩된 상기 산화물 반도체층의 일부에 채널 영역이 형성되는, 반도체 장치의 제작 방법.
  12. 제 10 항에 있어서,
    상기 게이트 전극을 마스크로서 사용하여 상기 산화물 반도체층의 저항을 감소시키기 위한 처리를 행함으로써, 소스 영역 및 드레인 영역을 형성함과 동시에, 상기 게이트 전극과 중첩된 상기 산화물 반도체층의 일부에 채널 영역이 형성되는, 반도체 장치의 제작 방법.
  13. 제 9 항에 있어서,
    상기 절연층은 스퍼터링법 또는 플라즈마 CVD법에 의해 형성되는, 반도체 장치의 제작 방법.
  14. 제 10 항에 있어서,
    상기 절연층은 스퍼터링법 또는 플라즈마 CVD법에 의해 형성되는, 반도체 장치의 제작 방법.
  15. 제 9 항에 있어서,
    상기 절연층은 스퍼터링법에 의해, 산소 또는, 산소와 아르곤의 혼합 가스를 이용하여 형성되는, 반도체 장치의 제작 방법.
  16. 제 10 항에 있어서,
    상기 절연층은 스퍼터링법에 의해, 산소 또는, 산소와 아르곤의 혼합 가스를 이용하여 형성되는, 반도체 장치의 제작 방법.
  17. 제 9 항에 있어서,
    상기 산화물 반도체층은 스퍼터링법에 의해 형성되는, 반도체 장치의 제작 방법.
  18. 제 10 항에 있어서,
    상기 산화물 반도체층은 스퍼터링법에 의해 형성되는, 반도체 장치의 제작 방법.
  19. 제 9 항에 있어서,
    상기 산화물 반도체층이 형성될 때, 기판 온도는 100℃ 이상 450℃ 이하인, 반도체 장치의 제작 방법.
  20. 제 10 항에 있어서,
    상기 산화물 반도체층이 형성될 때, 기판 온도는 100℃ 이상 450℃ 이하인, 반도체 장치의 제작 방법.
  21. 제 9 항에 있어서,
    상기 산화물 반도체층이 형성된 후, 100℃ 이상 450℃ 이하인 온도에서 열 처리가 이루어지는, 반도체 장치의 제작 방법.
  22. 제 10 항에 있어서,
    상기 산화물 반도체층이 형성된 후, 100℃ 이상 450℃ 이하인 온도에서 열 처리가 이루어지는, 반도체 장치의 제작 방법.
KR1020127033144A 2010-05-21 2011-04-27 반도체 장치 KR101872927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010116952 2010-05-21
JPJP-P-2010-116952 2010-05-21
PCT/JP2011/060682 WO2011145467A1 (en) 2010-05-21 2011-04-27 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20130111957A true KR20130111957A (ko) 2013-10-11
KR101872927B1 KR101872927B1 (ko) 2018-06-29

Family

ID=44971754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127033144A KR101872927B1 (ko) 2010-05-21 2011-04-27 반도체 장치

Country Status (6)

Country Link
US (1) US9263589B2 (ko)
JP (5) JP5781828B2 (ko)
KR (1) KR101872927B1 (ko)
CN (1) CN102906881B (ko)
TW (1) TWI588994B (ko)
WO (1) WO2011145467A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11581427B2 (en) 2018-06-29 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102181898B1 (ko) 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9318506B2 (en) * 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
JP6063757B2 (ja) * 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP6077382B2 (ja) * 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI627750B (zh) * 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
TWI741298B (zh) * 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN106256017B (zh) 2014-04-18 2020-02-07 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
JPWO2017085591A1 (ja) 2015-11-20 2018-09-06 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2017141140A1 (en) 2016-02-18 2017-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN116743134B (zh) * 2023-06-13 2024-01-09 重庆大学 绝缘栅型半导体器件的阈值电压恢复方法及相关产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060051388A (ko) * 2004-09-17 2006-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 및 표시장치의 제조방법
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
KR20060073539A (ko) * 2003-06-20 2006-06-28 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법 및 전자 디바이스
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
KR20090089450A (ko) * 2006-12-05 2009-08-21 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP2010097204A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3291069B2 (ja) * 1992-04-17 2002-06-10 株式会社半導体エネルギー研究所 半導体装置とその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4517358B2 (ja) * 2005-03-09 2010-08-04 日本ビクター株式会社 有機薄膜トランジスタ及びその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101236427B1 (ko) * 2006-05-10 2013-02-22 삼성디스플레이 주식회사 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102160104B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 半导体装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
CN102473727B (zh) * 2009-06-29 2015-04-01 夏普株式会社 氧化物半导体、薄膜晶体管阵列基板及其制造方法和显示装置
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN111326435B (zh) 2010-04-23 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073539A (ko) * 2003-06-20 2006-06-28 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법 및 전자 디바이스
KR20060051388A (ko) * 2004-09-17 2006-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 및 표시장치의 제조방법
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
KR20090089450A (ko) * 2006-12-05 2009-08-21 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP2009065012A (ja) * 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP2010097204A (ja) * 2008-09-19 2010-04-30 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9847358B2 (en) 2014-02-07 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10367013B2 (en) 2014-02-07 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10763282B2 (en) 2014-02-07 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11355529B2 (en) 2014-02-07 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12057459B2 (en) 2014-02-07 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11581427B2 (en) 2018-06-29 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN102906881B (zh) 2016-02-10
JP6280247B2 (ja) 2018-02-14
JP2015233147A (ja) 2015-12-24
JP2017085155A (ja) 2017-05-18
JP2018082209A (ja) 2018-05-24
WO2011145467A1 (en) 2011-11-24
US9263589B2 (en) 2016-02-16
JP2012009836A (ja) 2012-01-12
JP6077603B2 (ja) 2017-02-08
US20110284844A1 (en) 2011-11-24
TWI588994B (zh) 2017-06-21
CN102906881A (zh) 2013-01-30
JP2019080083A (ja) 2019-05-23
KR101872927B1 (ko) 2018-06-29
TW201208074A (en) 2012-02-16
JP6487078B2 (ja) 2019-03-20
JP5781828B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6487078B2 (ja) 半導体装置の作製方法
JP6721751B2 (ja) 半導体装置
JP6240698B2 (ja) 半導体装置
JP6595685B2 (ja) トランジスタ
JP5235243B2 (ja) 半導体装置の作製方法
KR101885691B1 (ko) 반도체 장치 및 그 제작 방법
KR20200008065A (ko) 반도체 장치
KR20130014562A (ko) 반도체 장치
KR20120003379A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant