CN110336953B - 四元像素结构图像传感器及读取控制方法 - Google Patents

Abstract

本发明提供一种四元像素结构图像传感器及读取控制方法，所述图像传感器包括由多个像素单元块排列构成的二维像素阵列，每个像素单元块包括四个像素单元以2×2布局设置构成四元像素结构，每个像素单元采用独立的行选择控制信号及传输控制信号控制。所述图像传感器的像素单元输出经合并的像素信号，读出电路对输出的像素信号进行读取和量化处理。每个像素单元块所包含的四个像素单元可以设置多种合并方式，像素单元的曝光时间可根据合并方式设定相同或不同。本发明同时还提供一种具有共享结构像素单元的四元像素结构图像传感器及读取控制方法。本发明给出的技术方案能有效提升图像传感器像素电路的转换增益，提高图像传感器输出动态范围。

Description

四元像素结构图像传感器及读取控制方法

技术领域

本发明涉及图像传感器技术领域，尤其涉及一种采用独立控制信号线以实现2×2结构布局设置的四元像素结构图像传感器读取控制，以提高像素电路转换增益及输出动态范围的图像传感器及读取控制方法。

背景技术

图像传感器通用于多种电子设备及产品，如智能电话、数字相机、视频监控设备以及智能AI，人脸识别，无人机等各种产品中用以捕获和识别图像。在典型设计应用中，图像传感器设计为包含按行和列布局设置的像素单元构成的像素阵列。每个像素单元包含感光像素用于经光电效应以将包含图像信息的光信号转化为电信号，经读取电路将图像信号放大输出至读出电路进行量化处理。像素电路的转换增益是图像传感器的重要参数，在低照度条件下，需要提高像素电路的转换增益，在高照度环境条件下，可以转换到低增益模式。在图像传感器设计中改进和提升像素电路的转换增益以提升图像传感器性能。

动态范围是提升图像传感器成像质量的关键因素，动态范围大可输出更宽光强范围内的场景图像信息，呈现更丰富的图像细节。通常情况下图像传感器输出的动态范围大约为60～70db，在一般自然环境应用中为了同时捕获高光及阴影部分的图像信息所需要的动态范围约为100db。在图像传感器设计中，提高动态范围的方式有几种实现方式，如提高像素电路的感光面积，提升满阱电荷可获得更大的动态范围，或者采用读取多帧图像进行多帧合成的方式来实现图像传感器高动态范围HDR。

采用新型布局设计设置结构，且有效提高像素电路的转换增益，提升图像传感器输出的高动态范围，是本发明旨在解决的技术问题和实现目的。

发明内容

本发明基于上述问题及目的，提出一种创新的四元像素结构图像传感器设计方案，所述四元像素结构图像传感器包括：

像素阵列，其包括按行和列排列设置的多个像素单元块，每个所述像素单元块包括：四个相同的像素单元，以2×2结构布局进行设置形成四元像素结构；每个像素单元包括一光电二极管及连接到所述光电二极管的一传输晶体管，所述传输晶体管输出连接到浮动扩散点，复位晶体管连接在电源及浮动扩散点之间，及源极跟随晶体管和连接到所述源极跟随晶体管源极输出端的行选择晶体管；

读出电路，连接到所述像素阵列，读出电路对所述像素单元输出进行读取控制及处理，包括对像素单元输出的信号进行合并及量化处理；

每个像素单元块中的四个像素单元的行选择晶体管分别采用独立的行选择控制信号及独立的传输控制信号进行控制，图像传感器输出经过合并的像素信号；

可选的，每个像素单元还包括一双转换增益控制单元，其包括一个双转换增益晶体管及电容，所述双转换增益晶体管连接在复位晶体管和浮动扩散点之间，用以实现每个像素单元电路高增益和低增益之间的转换；所述电容可以为器件电容或电路中连接点的寄生电容；

所述图像传感器输出经合并的像素信号，所述合并包括像素单元部分的信号合并，以及在读出电路部分的信号合并；

可选的，像素单元部分中对信号进行合并包括所述四个像素单元中对两个像素单元的信号合并或三个像素单元的信号合并；

每个像素单元块中，所述四个像素单元中进行信号合并的两个像素单元与另外两个信号合并的像素单元的曝光时间可以相同，也可以不同；所述四个像素单元中进行信号合并的三个像素单元与另外一个像素单元的曝光时间可以相同，也可以不同；

所述读出电路对像素单元输出的信号进行量化处理，针对四个像素单元中信号合并的两个像素单元输出的信号进行量化处理的增益与另外两个信号合并的像素单元输出的信号进行量化处理的增益相同或不同；针对四个像素单元中信号合并的三个像素单元输出的信号进行量化处理的增益与另外一个像素单元输出的信号进行量化处理的增益相同或不同；

根据上述所提供的技术方案的图像传感器，本发明还提供一种四元像素结构图像传感器的读取控制方法，其特征在于，所述读取控制方法包括以下步骤：

对每个像素单元块中的第一组像素单元进行曝光，曝光时间为T1；

对每个像素单元块中的第二组像素单元进行曝光，曝光时间为T2；

曝光结束后，所述第一组像素单元输出的信号进行合并输出到相应的列线，第二组像素单元输出的信号进行合并输出到相应的列线；

读出电路分别对所述第一组像素单元及第二组像素单元输出的像素信号进行处理并输出；

上述步骤中，所述像素单元块中的每个像素单元采用独立的行选择控制信号及独立的传输控制信号进行控制输出；

所述曝光时间T1和T2可以相同，也可以不同；

每个像素单元块包括四个相同的像素单元，以2×2结构布局设置形成四元像素结构；所述第一组像素单元包括两个像素单元或三个像素单元；则所述第二组像素单元包括两个像素单元或一个像素单元；

读出电路对所述第一组像素单元及所述第二组像素单元输出的信号进行处理包括对信号进行合并及量化处理；

读出电路对信号进行量化处理过程中，对所述第一组像素单元输出信号进行量化处理的增益和对所述第二组像素单元输出信号进行量化处理的增益相同或不同。

在上述发明内容基础上，本发明还提供另一种四元像素结构图像传感器，所述图像传感器包括：

像素阵列，包括按行和列排列设置的多个像素单元块，每个所述像素单元块包括：两个具有共享结构的像素单元，每个具有共享结构的像素单元包括分别由一个光电二极管及一个传输晶体管构成的两个感光像素，所述每个像素单元块的四个感光像素以2×2结构布局设置形成四单元格结构；每个具有共享结构的像素单元中的两个感光像素共享一浮动扩散点，一个复位晶体管，一个源极跟随晶体管以及一个行选择晶体管；

读出电路，连接到像素阵列，对所述像素阵列进行读取控制及处理，包括对信号进行合并及量化处理；

所述四个感光像素分别采用独立的传输控制信号及相同的行选择控制信号控制，所述图像传感器输出经合并的像素信号；

可选的，每个具有共享结构的像素单元还包括一个双转换增益晶体管及电容，用于像素单元电路的高增益和低增益之间转换；所述双转换增益晶体管连接在所述复位晶体管和所述浮动扩散点之间，所述电容为器件电容或者为电路中连接点的寄生电容；

所述图像传感器输出经合并的像素信号，所述合并包括像素单元部分的感光像素输出的信号合并和所述读出电路部分的信号合并；

所述具有共享结构的像素单元部分的信号合并包括所述四个感光像素中的两个感光像素的信号合并或三个感光像素的信号合并；

可选的，所述四个感光像素中信号合并的两个感光像素与另外两个信号合并的感光像素的曝光时间相同或不同；所述四个感光像素中信号合并的三个感光像素与另外一个感光像素的曝光时间相同或不同；

所述读出电路对信号进行量化处理，针对四个感光像素中信号合并的两个感光像素输出的信号进行量化处理的增益与另外两个信号合并的感光像素输出的信号进行量化处理的增益相同或不同；针对四个感光像素中信号合并的三个感光像素输出的信号进行量化处理的增益与另外一个感光像素输出的信号进行量化处理的增益相同或不同；

基于本发明上述技术方案提供的具有共享像素单元的四元像素结构图像传感器，本发明还提供一种四元像素结构图像传感器的读取控制方法，包含以下实现步骤：

对每个像素单元块中的第一组感光像素进行曝光，曝光时间为T1；

对每个像素单元块中的第二组感光像素进行曝光，曝光时间为T2；

曝光结束后，所述第一组感光像素输出的信号进行合并输出到相应的列线，所述第二组感光像素输出的信号合并输出到相应的列线；

读出电路分别对所述第一组感光像素及第二组感光像素输出的信号进行处理并输出；

上述实现步骤中，两个具有共享结构的像素单元的所述四个感光像素以2×2结构布局设置形成四元像素结构，且分别采用独立的传输控制信号及相同的行选择控制信号控制输出；

可选的，所述曝光时间T1和T2可以相同，也可以不同；

可选的，所述第一组感光像素包括两个感光像素或三个感光像素，则所述第二组感光像素包括两个感光像素或一个感光像素；

读出电路对所述第一组感光像素及所述第二组感光像素输出的信号进行处理包括对信号进行合并及量化处理；

读出电路对信号进行量化处理过程中，对所述第一组感光像素输出信号进行量化处理的增益和对所述第二组感光像素输出信号进行量化处理的增益相同或不同。

本发明上述内容给出的四元像素结构图像传感器及其读取控制方法的多种技术方案，根据不同的像素电路设计，采用独立的行选择信号及独立的传输控制信号控制输出，或者采用独立的传输控制信号控制及相同的行选择控制信号控制输出，适用于包括2×2布局设置形成的四元像素结构的图像传感器实现方案。采用本发明给出的设计方案的像素单元电路对称性好，各像素单元的像素输出差异性小，相对于现有技术方案中采用四共享像素单元构成2×2的结构布局设置的四元像素单元的图像传感器设计，能有效提升像素电路的转换增益，同时本发明技术方案能有效提高图像传感器输出图像的动态范围，满足多种不同应用环境需求。

附图说明

图1为本发明给出的图像传感器系统基本框图；

图2为本发明第一实施例的四元像素结构图像传感器的像素单元块电路图；

图3A～3C为本发明第一实施例给出的像素单元块中四个像素单元合并方式示意图；

图4为本发明第一实施例给出的像素单元电路时序图；

图5为本发明第一实施例给出的图像传感器的读出电路结构示意图；

图6为本发明第二实施例给出的四元像素结构图像传感器像素单元块电路图；及

图7为本发明第二实施例给出的像素单元电路时序图。

具体实施方式

以下结合本发明给出的多个实施例及附图，对本发明提出的技术方案和内容进行详细的说明。

图1为本发明给出的图像传感器系统基本结构框图。图像传感器系统100包括像素阵列101，所述像素阵列101具有包含于集成电路中的多个图像传感器像素单元(或像素单元块)。如图1中所示，在图像传感器系统100中，像素阵列101耦合到控制电路104和读出电路102，读出电路102耦合到功能逻辑单元103。

控制电路104可包括行解码器和具有所需时序电路的行驱动器，读出电路102可包括列解码器和具有所需时序电路的列驱动器。控制电路104和读出电路102还耦合到状态寄存器105。在一个应用例中，像素阵列101为一个图像传感器像素单元(例如，像素P₁，P₂，....，P_n)构成的二维阵列。如图1中所示，可以将每个像素排列行(如行R₁至R_y)和列(如列C₁至C_x)，以获取人、地点、物体等的图像数据。

在一个应用例中，每个像素获取其图像数据或者图像电荷后，图像数据根据状态寄存器105或者可编程的功能逻辑单元103设置的读出模式由读出电路102读出，然后传输到功能逻辑单元103。在某些应用例中，读出电路102可包括放大电路、模数转换电路(ADC)等。状态寄存器105可以包括一个数字编程的选择系统，例如配置，用以确定读出模式是通过滚动曝光还是通过全局曝光，以及确定在每种模式下施加的时序和信号电平。功能逻辑单元103可以仅存储图像数据，或者可以根据后期的图像效果处理图像数据(例如，裁剪、旋转、去除红眼、调整亮度、调整对比度或者其他方式)。在一个应用例中，读出电路102可以沿读出列(如图中所示)逐行读出图像数据，或者可采用其他技术方案(图中未示)读出图像数据，例如，串行读出或者并行读出所有的像素。在一个应用例中，控制电路104耦合到像素阵列101，以控制像素阵列101的可操作特性。控制电路104的操作可通过状态寄存器105的当前设置来确定。例如，控制电路104可产生一快门信号用于控制图像获取。在一个应用例中，快门信号可为全局曝光信号，像素阵列101中的所有像素通过单一采集窗口同时获取它们的图像数据。在另一个应用例中，快门信号可以是滚动曝光信号，每一像素行、列或者组通过连续的采集窗口连续获取。

图2为本发明第一实施例给出的四元像素结构图像传感器的一像素单元块电路图。本发明第一实施例的四元像素结构图像传感器包括多个按行和列排列布置的如图2中所示的像素单元块构成的像素阵列，每个像素单元块包括Pixel-a，Pixel-b，Pixel-c及Pixel-d四个相同的像素单元，以2×2结构布局进行设置形成四元像素结构。以像素单元pixel-a为例，如图2中所示，每一个像素单元包括光电二极管PDa，连接到光电二极管PDa的传输晶体管TXa，其连接输出到浮动扩散点FDa。复位晶体管RSTa连接在电源PIXVDD和浮动扩散点FDa之间，源极跟随晶体管SFa的栅极连接到浮动扩散点FDa并经一个行选择晶体管RSa连接到列线Pixout0。根据上述的四单元格结构布局设置，像素单元Pixel-a和Pixel-c连接输出到列线Pixout0，像素单元Pixel-b和Pixel-d连接输出到列线Pixout1。四个像素单元Pixel-a，Pixel-b，Pixel-c及Pixel-d分别采用独立的行选择控制信号rsa，rsb，rsc和rsd，及独立的传输控制信号txa，txb，txc和txd控制各像素单元的信号输出。此种四元像素结构的像素电路设计实现方案，四个像素单元的对称性好，各像素单元输出的信号差异性小。四个像素单元输出的信号可以根据不同应用需求进行合并处理，合并方式可参考如图3A、图3B及图3C中所示。图3A中，Pixel-a，Pixel-b及Pixel-c三个像素单元输出的信号进行合并，pixel-d单独输出。图3B中Pixel-a和Pixel-d的像素信号合并输出，Pixel-b和Pixel-c像素信号合并输出。图3A至3C中给出了三种不同的合并实施方案，本发明实施例中所记载的合并方式包含但不限制于上述几种可能，其他可行的合并方案均可适用于本发明给出的图像传感器设计。

结合图3A给出的像素单元的合并方式，图4给出的时序电路以及图5中给出的图像传感器读出电路结构示意图，对本发明第一实施例中的四元像素结构图像传感器及读取控制和量化处理的实施过程进行详细说明：

首先，对像素单元Pixel-a，Pixel-b及Pixel-c进行复位，传输控制信号txa，txb，txc置高电平脉冲，txd为低电平，开始曝光，曝光时间为Exposure0；

对像素单元Pixel-d进行复位，传输控制信号txa，txb，txc为低电平，txd置为高电平脉冲，开始曝光，曝光时间为Exposure1；

像素单元Pixel-a，Pixel-b及Pixel-c曝光结束后开始读取，行选择控制信号rsa，rsb及rsc置为高电平，rsd为低电平，像素单元Pixel-a，Pixel-b，及Pixel-c选通并读取，复位信号rst0和rst1置为低电平，开始分别读取复位信号Vrsta，Vrstb及Vrstc；传输控制信号txa，txb及txc置为高电平脉冲，txd为低电平，开始读取各像素单元输出的像素信号Vsiga，Vsigb及Vsigc；读取结束，rst0和rst1置为高电平，行选择控制信号rsa，rsb及rsc置为低电平；

Pixout0输出为像素单元Pixel-a和Pixel-c输出合并信号的平均值，Pixout1输出为像素单元Pixel-b输出的信号值；Pixout0和Pixout1输出至读出电路的通道选择模块，通过比较器输入端电容实现Pixout0和Pixout1平均，读出电路输出Dout在Exposure0曝光段的像素信号为像素单元Pixel-a，Pixel-b及Pixel-c的平均值；Dout的输出值为Vout＝Vrst－Vsig的量化值，其中Vrst为复位信号电压，Vsig为同一像素单元输出的像素信号电压；

像素单元Pixel-d曝光结束后开始读取，行选择控制信号rsa，rsb为低电平，rsc和rsd置为高电平，像素单元Pixel-c和Pixel-d选通并读取，复位信号rst1置为低电平，开始分别读取复位信号Vrstc和Vrstd；传输控制信号txa，txb及txc为低电平，txd置为高电平脉冲，开始读取各像素单元输出的像素信号Vsigc和Vsigd；由于Pixel-c的传输控制信号txc为低电平，其输出Vsigc＝Vrstc；读取结束，rst1置为高电平，行选择控制信号rsc和rsd置为低电平；

Pixout0输出为像素单元Pixel-c的信号值；Pixout1输出为像素单元Pixel-d的信号值；Pixout0和Pixout1输出至读出电路的通道选择模块，通过比较器输入端电容实现Pixout0和Pixout1平均，读出电路输出Dout在Exposure1曝光段的像素信号为Pixel-d输出值的1/2；Dout的输出值为Vout＝Vrst－Vsig的量化值，其中Vrst为复位信号电压，Vsig为同一像素单元输出的像素信号电压。

当曝光时间段Exposure0和Exposure1相同时，可以实现Dout在Exposure0曝光段输出的像素信号值为2倍的Dout在Exposure1曝光段输出的像素信号值。本实施例中给出的技术方案能够有效提升图像传感器像素单元电路的转换增益，提高图像传感器输出的动态范围，提升图像传感器性能。本实施例中，Exposure0和Exposure1可以根据应用设置为不同的曝光时间段，读出电路在对所输出的信号进行量化处理过程中，对应于Exposure0和Exposure1曝光段输出的信号进行量化处理时的增益可以相同，也可以不同，以进一步提升图像传感器输出的动态范围，可满足不同的应用及图像传感器性能要求。在某些应用例中，上述图像传感器的每个像素单元还可以包括双转换增益控制晶体管DCG及电容，连接在复位晶体管RST和浮动扩散点FD之间。像素单元电路中增加转换增益控制晶体管DCG及电容，电容可以为连接到电路中器件电容或者为连接节点的寄生电容。该技术方案可以进一步提高图像传感器的像素电路转换增益，改善并提高图像传感器产品的性能。

图6为本发明第二实施例给出的四元像素结构图像传感器像素单元块电路图，本实施例中给出的图像传感器包括多个按行和列布置的如图6中所示的像素单元块所构成的像素阵列。与第一实施例不同的是，本实施例中的四元像素结构图像传感器的像素单元电路采用共享结构，如图6中所示。感光像素单元Pixa和Pixc采用共享结构，其连接并共享浮动扩散点FD0，复位晶体管RST0，源极跟随晶体管SF0以及行选择晶体管RS0。感光像素Pixb和Pixd为采用相同共享结构的另一个像素单元。四个感光像素Pixa，Pixb，Pixc及Pixd以2×2布局设置形成四元像素结构，Pixa和Pixc输出连接到列线Pixout0，Pixb和Pixd输出连接到列线Pixout1。在第二实施例的另一应用例中，每个共享结构的像素单元电路中还可设置包含有双转换增益晶体管DCG及电容(附图中未示出)，其连接在复位晶体管和浮动扩散点之间。电容可以为器件电容或为电路中双转换增益晶体管连接点的节点寄生电容。上述方案可以实现像素单元电路在不同应用环境中，例如低光照度环境或高光照度环境时的高低增益转换，进一步提高图像传感器的性能。

与第一实施例中给出的实施方案类似，四个感光像素Pixa，Pixb，Pixc及Pixd的信号输出可以根据应用和设计以合并方式输出，其合并方式可以为三个感光像素的信号合并，如Pixa，Pixb及Pixc的输出的信号合并，或者两个感光像素的信号合并输出，如Pixa和Pixc进行信号合并，及Pixb和Pixd进行信号合并等。在具体的实施方案设计中，可根据不同应用设置多种不同的合并方式，其不受限于本发明中给出的各实施例中记载的技术方案所采用的合并方案。本发明给出的具体实施例中记载的多个实施方案是为了解释和说明的目的，并不对本发明方案中能够实施的其他多种可行的合并方式构成限制。以像素单元中采用Pixa，Pixb及Pixc的信号合并方式为例，结合图5的读出电路结构示意图及图7给出的时序电路，对第二实施例中提出的四元像素结构图像传感器及读取控制实施方案进行详细说明：

首先，对像素单元中感光像素Pixa，Pixb及Pixc进行复位，传输控制信号txa，txb及txc置为高电平脉冲，txd为低电平，开始曝光，曝光时间为Exposure0；

对像素单元中感光像素Pixd进行复位，传输控制信号txa，txb，txc为低电平，txd置为高电平脉冲，开始曝光，曝光时间为Exposure1；

像素单元中感光像素Pixa，Pixb及Pixc曝光结束后开始读取，行选择控制信号rs置为高电平，像素单元中各感光像素选通并读取，复位信号rst置为低电平，分别读取复位信号Vrst-_FD0和Vrst-_FD1；传输控制信号txa，txb及txc置为高电平脉冲，txd为低电平，开始读取各感光像素输出的像素信号Vsig-_FD0，和Vsig-_FD1；读取结束，控制信号rs置为低电平，rst置为高电平；

感光像素Pixa和Pixc输出的信号在FD0处求和，Pixout0输出Pixa和Pixc求和的值，Pixout1输出为Pixd的值；Pixout0和Pixout1输出至读出电路的通道选择模块，通过比较器输入端电容实现Pixout0和Pixout1的平均值；读出电路输出Dout在Exposure0曝光段的像素信号为1.5倍Pixa的值；Dout的输出值为Vout＝Vrst-_FD－Vsig-_FD的量化值，其中Vrst-_FD为复位信号电压，Vsig-_FD为相应的浮动扩散点输出像素信号电压；

像素单元中感光像素Pixd曝光结束后开始读取，行选择控制信号rs置为高电平，像素单元中各感光像素选通并读取，复位信号rst置为低电平，分别读取复位信号Vrst-_FD0和Vrst-_FD1；传输控制信号txa，txb及txc为低电平，txd置为高电平脉冲，Pixout1为Pixd输出的信号值；由于txa和txc为低电平，则Pixout0的输出Vsig-_FD0＝Vrst-_FD0；读取结束，控制信号rs置为低电平，rst置为高电平；

Pixout0和Pixout1输出至读出电路的通道选择模块，通过比较器输入端电容实现Pixout0和Pixout1的平均值；读出电路输出Dout在Exposure1曝光段的像素信号为1/2Pixd的信号值；Dout的输出值为Vout＝Vrst-_FD－Vsig-_FD的量化值，其中Vrst-_FD为复位信号电压，Vsig-_FD为相应的浮动扩散输出的像素信号电压。

当曝光时间段Exposure0和Exposure1相同时，可以实现Dout在Exposure0曝光段输出的像素信号值为3倍的Dout在Exposure1曝光段输出的像素信号值。本实施例中给出的技术方案能够有效提升图像传感器像素电路的转换增益，提高图像传感器输出的动态范围，提升图像传感器性能。在多种实施例中，Exposure0和Exposure1可以根据应用设置为不同的曝光时间段。对应于Exposure0和Exposure1曝光段，读出电路在对所输出的信号进行量化处理过程的增益可以相同，也可以不同，可以进一步提升图像传感器输出的动态范围，满足不同的应用需求及图像传感器性能要求。

本发明给出的各个实施例及附图，是为了说明的目的，在不背离本发明更广泛的主旨和范围下，不同形式的等效修改是可行的。根据上述详细的说明可对本发明实施例进行修改。用于权利要求中的术语不应解释为限定于本发明具体实施内容和权利要求部分中所揭露的具体实施例。相反地，权利要求中完整确定的范围应解释为根据权利要求解释确立的声明。本发明的说明书和附图应被看作是解释性的，而不是约束性的。

Claims (16)

1.一种四元像素结构图像传感器，其特征在于，所述图像传感器包括：

像素阵列，包括按行和列设置的多个像素单元块，每个所述像素单元块包括：四个像素单元，以2×2结构布局设置；

读出电路，对所述像素阵列读取控制及处理；

其中，所述四个像素单元分别采用独立的行选择控制信号及独立的传输控制信号控制；所述图像传感器输出经合并的像素信号，所述合并包括像素单元部分的信号合并和读出电路部分的信号合并；其中，所述像素单元部分的信号合并包括所述四个像素单元中两个像素单元的信号合并或三个像素单元的信号合并。

2.根据权利要求1所述的四元像素结构图像传感器，其特征在于，所述每个所述像素单元包括一双转换增益晶体管，用于像素单元电路的高低增益转换。

3.根据权利要求1所述的四元像素结构图像传感器，其特征在于，所述四个像素单元中信号合并的两个像素单元与另两个信号合并的像素单元的曝光时间相同或不同；所述四个像素单元中信号合并的三个像素单元与另一个像素单元的曝光时间相同或不同。

4.一种根据权利要求1或2所述的四元像素结构图像传感器读取控制方法，其特征在于，所述方法包括以下步骤：

对每个像素单元块中第一组像素单元进行曝光，曝光时间为T1；

对每个像素单元块中第二组像素单元进行曝光，曝光时间为T2；

曝光结束后，所述第一组像素单元输出的信号进行合并输出到相应的列线，第二组像素单元的像素输出的信号合并输出到相应的列线；

读出电路分别对所述第一组像素单元及第二组像素单元输出的信号进行处理并输出；

其中，所述每个像素单元块包括四个相同的像素单元，以2×2结构布局设置；所述四个相同的像素单元分别采用独立的行选择控制信号，及独立的传输控制信号进行控制。

5.根据权利要求4所述的四元像素结构图像传感器读取控制方法，其特征在于，所述曝光时间T1和T2相同或不同。

6.根据权利要求4所述的四元像素结构图像传感器读取控制方法，其特征在于，所述第一组像素单元包括两个像素单元或三个像素单元，则所述第二组像素单元包括两个像素单元或一个像素单元。

7.根据权利要求4所述的四元像素结构图像传感器读取控制方法，其特征在于，所述读出电路对所述第一组像素单元及所述第二组像素单元输出的信号进行处理包括对信号进行合并。

8.根据权利要求4所述的四元像素结构图像传感器读取控制方法，其特征在于，所述读出电路对所述第一组像素单元及所述第二组像素单元输出的信号进行处理包括对信号进行量化处理，所述第一组像素单元输出的信号进行量化处理的增益和所述第二组像素单元输出的信号进行量化处理的增益相同或不同。

9.一种四元像素结构图像传感器，其特征在于，所述图像传感器包括：

像素阵列，包括按行和列设置的多个像素单元块，每个所述像素单元块包括：

两个具有共享结构的像素单元，每个具有共享结构的像素单元包括分别由一光电二极管及一传输晶体管构成的两个感光像素，所述两个具有共享结构的像素单元的四个感光像素以2×2结构布局设置；

读出电路，对所述像素阵列读取控制及处理；

其中，所述四个感光像素分别采用独立的传输控制信号及相同的行选择控制信号控制；所述图像传感器输出经合并的像素信号，所述合并包括像素单元部分的信号合并和读出电路部分的信号合并；其中，所述像素单元部分的信号合并包括所述四个感光像素中的两个感光像素的信号合并或三个感光像素的信号合并。

10.根据权利要求9所述的四元像素结构图像传感器，其特征在于，所述每个具有共享结构的像素单元包括一双转换增益晶体管，用于像素单元电路的高低增益转换。

11.根据权利要求9所述的四元像素结构图像传感器，其特征在于，所述四个感光像素中信号合并的两个感光像素与另两个信号合并的感光像素的曝光时间相同或不同；所述四个感光像素中信号合并的三个感光像素与另一个感光像素的曝光时间相同或不同。

12.一种根据权利要求9或10所述的四元像素结构图像传感器读取控制方法，其特征在于，所述方法包括：

对每个像素单元块中第一组感光像素进行曝光，曝光时间为T1；

对每个像素单元块中第二组感光像素进行曝光，曝光时间为T2；

曝光结束后，所述第一组感光像素输出的信号进行合并输出到相应的列线，第二组感光像素输出的信号合并输出到相应的列线；

读出电路分别对所述第一组感光像素及第二组感光像素输出的信号进行处理并输出；

其中，所述每个像素单元块包括两个具有共享结构的像素单元，每个所述具有共享结构的像素单元包括两个感光像素，四个感光像素以2×2结构布局设置；所述四个感光像素分别采用独立的传输控制信号及相同的行选择控制信号控制。

13.根据权利要求12所述的四元像素结构图像传感器读取控制方法，其特征在于，所述曝光时间T1和T2相同或不同。

14.根据权利要求12所述的四元像素结构图像传感器读取控制方法，其特征在于，所述第一组感光像素包括两个感光像素或三个感光像素，则所述第二组感光像素包括两个感光像素或一个感光像素。

15.根据权利要求12所述的四元像素结构图像传感器读取控制方法，其特征在于，所述读出电路对所述第一组感光像素及所述第二组感光像素输出的信号进行处理包括对信号进行合并。

16.根据权利要求12所述的四元像素结构图像传感器读取控制方法，其特征在于，所述读出电路对所述第一组感光像素及所述第二组感光像素输出的信号进行处理包括对信号进行量化处理，所述第一组感光像素输出的信号进行量化处理的增益和所述第二组感光像素输出的信号进行量化处理的增益相同或不同。

Images