KR102469071B1 - 비교 장치 및 그에 따른 씨모스 이미지 센서 - Google Patents

비교 장치 및 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102469071B1
KR102469071B1 KR1020180014626A KR20180014626A KR102469071B1 KR 102469071 B1 KR102469071 B1 KR 102469071B1 KR 1020180014626 A KR1020180014626 A KR 1020180014626A KR 20180014626 A KR20180014626 A KR 20180014626A KR 102469071 B1 KR102469071 B1 KR 102469071B1
Authority
KR
South Korea
Prior art keywords
comparator
tail
sensing unit
transistor
common voltage
Prior art date
Application number
KR1020180014626A
Other languages
English (en)
Other versions
KR20190094923A (ko
Inventor
정회삼
김현준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180014626A priority Critical patent/KR102469071B1/ko
Priority to CN201811156853.9A priority patent/CN110121040B/zh
Priority to US16/219,857 priority patent/US10694134B2/en
Publication of KR20190094923A publication Critical patent/KR20190094923A/ko
Application granted granted Critical
Publication of KR102469071B1 publication Critical patent/KR102469071B1/ko

Links

Images

Classifications

    • H04N5/3741—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/3559—
    • H04N5/3698—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것으로, 픽셀 신호의 크기가 증가할수록 비교기의 테일 커런트의 양을 감소시킴으로써, 코드 딜레이를 발생시켜 코드 에러를 보상할 수 있는 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 비교 장치는, 픽셀 신호와 램프 신호를 비교하여 비교 신호를 출력하기 위한 비교부; 상기 비교부로부터 공통 전압 변화량을 센싱하기 위한 센싱부; 및 상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 테일 커런트를 제어하기 위한 테일 커런트 제어부를 포함할 수 있다.

Description

비교 장치 및 그에 따른 씨모스 이미지 센서{COMPARATOR, AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 코드 딜레이(Code Delay)를 발생시켜 코드 에러를 보상하는 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것이다.
일반적으로, 픽셀(Pixel)에서 포토 다이오드(PD : Photo Diode)에 저장된 데이터는 전달 트랜지스터(Transfer Transistor)를 통해 변환 트랜지스터(소스 팔로워 트랜지스터)의 입력 노드(게이트 단자)인 플로팅 디퓨전 노드(Floating Diffusion Node)로 전달된다. 이렇게 플로팅 디퓨전 노드로 전달된 데이터에 의해 픽셀의 출력(픽셀 신호)인 변환 트랜지스터의 출력 전압이 변하게 된다.
그리고 픽셀의 포토 다이오드에 입사되는 빛의 양을 증가시켜나가면서 아날로그-디지털 변환 코드의 선형성을 확인하는 테스트를 익스포져 선형성 테스트(Exposure Linearity Test)라고 한다.
하지만, 픽셀 구조 및 포토 다이오드의 데이터를 플로팅 디퓨전 노드(Floating Diffusion Node)로 전달하는 과정상 비선형성(Non-Linearity)이 발생하게 된다.
한편, 램프 신호의 기울기가 다소 선형성을 가지므로, 램프 신호로 픽셀 신호의 위치를 찾는 과정에서 코드 에러(Code Error)가 발생하게 된다.
현재 업계에서는 1% 이내의 코드 에러를 요구하고 있으나, 1%의 코드 에러 범위를 벗어나는 경우가 발생하게 된다.
즉, 픽셀 신호의 비선형성(Non-Linearity)의 경우 마치 게인 에러(Gain Error)처럼 픽셀 신호의 크기가 증가할수록 심화되는 경우가 있으며, 그에 따라 픽셀 신호의 크기가 큰 경우에 1%의 코드 에러 범위를 벗어나게 된다.
본 발명의 실시예는 픽셀 신호의 크기가 증가할수록 비교기의 테일 커런트(Tail Current)의 양을 감소시킴으로써, 코드 딜레이를 발생시켜 코드 에러를 보상할 수 있는 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 비교 장치는, 픽셀 신호와 램프 신호를 비교하여 비교 신호를 출력하기 위한 비교부; 상기 비교부로부터 공통 전압 변화량을 센싱하기 위한 센싱부; 및 상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 테일 커런트를 제어하기 위한 테일 커런트 제어부를 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 픽셀 어레이로부터의 각 픽셀 신호와 상기 램프 신호 발생 장치로부터의 램프 신호를 비교하기 위한 비교부; 상기 비교부로부터 공통 전압 변화량을 센싱하기 위한 센싱부; 상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 테일 커런트를 제어하기 위한 테일 커런트 제어부; 상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부; 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교부와 상기 카운팅부와 상기 메모리의 동작을 제어하기 위한 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 픽셀 신호의 크기가 증가할수록 비교기의 테일 커런트의 양을 감소시킴으로써, 코드 딜레이를 발생시켜 코드 에러를 보상할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 2는 본 발명의 실시예에 따른 비교 장치의 일 예시도,
도 3a는 도 2에 도시된 비교 장치의 일 실시예 회로도,
도 3b는 도 2 및 도 3a에 도시된 비교 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도,
도 4는 본 발명의 실시예에 따른 공통 전압을 나타내는 도면,
도 5는 도 2에 도시된 비교 장치의 다른 실시예 회로도,
도 6은 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬롭 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1을 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(VRAMP)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 리셋 신호(리셋 전압)에 대하여 카운팅을 수행한 후에 영상 신호(시그널 전압)에 대하여 카운팅을 수행한다.
도 2는 본 발명의 실시예에 따른 비교 장치의 일 예시도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 비교 장치는, 픽셀 신호(VPIX)와 램프 신호(VRAMP)를 비교하여 비교 신호를 출력하기 위한 비교부(100), 비교부(100)로부터 공통 전압 변화량 ΔVCM을 센싱하기 위한 센싱부(200), 및 센싱부(200)로부터의 공통 전압 변화량 ΔVCM에 따라 비교부(100)의 테일 커런트를 제어하기 위한 테일 커런트 제어부(300)를 구비한다.
여기서, 공통 전압 변화량 ΔVCM은 램프 신호 값이 픽셀 신호 값을 따라 변화해갈 때의 전압 변화량으로, 제 1 공통 전압 VCM1과 제 2 공통 전압 VCM2 간의 차이값(VCM1-VCM2))으로 결정할 수 있다.
그리고 제 1 공통 전압 VCM1은 픽셀 신호와 램프 신호의 공통 전압으로, 픽셀 신호(VPIX)와 램프 신호(VRAMP) 간의 차이 값을 2로 나눈 값((VPIX-VRAMP)/2)으로 정할 수 있다.
그리고 제 2 공통 전압 VCM2는 아날로그-디지털 변환이 완료되는 시점에 동일해지는 픽셀 신호 값과 램프 신호 값의 전압 레벨로 정할 수 있다.
그리고 제 1 공통 전압 VCM1과 제 2 공통 전압 VCM2는 픽셀 신호(VPIX)의 값에 따라 변화되는 값이다.
그리고 테일 커런트 제어부(300)는 공통 전압 변화량 ΔVCM에 따라 비교부(100)의 전달 컨덕턴스(gm)를 조절함으로써, 비교부(100)의 테일 커런트를 제어한다.
한편, 일반적으로 상호상관 이중 샘플링(CDS)의 동작 원리상 램프 신호와 픽셀 신호의 차(Difference Value)가 0이 되었다가 다시 증가하는 순간까지의 카운팅 값을 아날로그-디지털 변환 코드 값으로 하므로, 픽셀 신호의 모든 위치에서 디퍼런스 레벨(Difference Level) 값은 0이다.
때문에 램프 신호와 픽셀 신호의 절대적인 공통 레벨(Common Level, 즉 앱솔루트 값(Absolute Value))을 센싱하여 픽셀 신호의 크기를 판별할 수 있다.
따라서 본 발명의 실시예에서는 픽셀 신호와 램프 신호의 초기 상태의 공통 레벨에서 픽셀 신호와 램프 신호가 크로싱(Crossing)하는 순간의 공통 레벨까지의 차이값인 델타 공통 레벨(Delta Common Level, 즉 공통 전압 변화량 ΔVCM)에 따라 상호상관 이중 샘플링(CDS)의 전류 양을 감소시킴으로써, 픽셀 신호의 크기가 증가할수록 상호상관 이중 샘플링(CDS)의 게인이 감소되어 코드 딜레이가 발생되도록 하며, 그에 따라 비선형성 에러(Non-Linearity Error)가 보상되도록 한다.
도 3a는 도 2에 도시된 비교 장치의 일 실시예 회로도로서, 비교부(100)와 센싱부(200)와 테일 커런트 제어부(300)를 구현한 일 예를 나타내고 있다.
이때, 비교부(100)의 회로 구성은 공지 기술이므로, 여기서는 더 이상 설명하지 않기로 한다.
그리고 도 3a에 도시된 바와 같이, 센싱부(200)는 비교부(100)의 제 1 샘플링 커패시터 C11과 테일 커런트 제어부(300) 사이에 구비된 커패시터 CCM1, 및 비교부(100)의 제 2 샘플링 커패시터 C12와 테일 커런트 제어부(300) 사이에 구비된 커패시터 CCM2를 포함한다.
다시 말하면, 센싱부(200)는 커패시터 CCM1과 커패시터 CCM2를 포함하며, 커패시터 CCM1은 엔모스 트랜지스터 NM12(즉, 비교부(100)의 제 2 입력 트랜지스터)의 게이트 단자와 엔모스 트랜지스터 NM01(즉, 비교부(100)의 테일 트랜지스터)의 게이트 단자 사이에 연결되어 있고, 커패시터 CCM2는 엔모스 트랜지스터 NM11(즉, 비교부(100)의 제 1 입력 트랜지스터)의 게이트 단자와 엔모스 트랜지스터 NM01의 게이트 단자 사이에 연결되어 있다.
이는 제 1 샘플링 커패시터 C11과 제 2 샘플링 커패시터 C12를 통해 교류 커플링(AC coupling)된 전압이 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자에 각각 걸릴 때, 두 게이트 단자 전압 값의 공통 전압인 제 1 공통 전압 VCM1(=(VPIX-VRAMP)/2)을 센싱하고, 램프 신호 값이 픽셀 신호 값을 따라 변화해가다 픽셀 신호 값과 램프 신호 값이 동일해지는 순간의 전압 레벨인 제 2 공통 전압 VCM2을 정하고, 제 1 공통 전압 VCM1과 제 2 공통 전압 VCM2 간의 차이값인 공통 전압 변화량 ΔVCM을 센싱하기 위함이다.
그리고 도 3a에 도시된 바와 같이, 테일 커런트 제어부(300)는 비교부(100)의 바이어스 전압 VBAIS1을 샘플링(Sampling)하기 위한 스위치 SWBS, 및 샘플링된 비교부(100)의 바이어스 전압 VBAIS1을 저장하기 위한 커패시터 CCC를 구비한다.
즉, 테일 커런트 제어부(300)는 일측이 엔모스 트랜지스터 NM01(즉, 비교부(100)의 테일 트랜지스터)의 게이트 전압을 결정하기 위한 바이어스 회로에 연결되고 타측이 센싱부(200)의 커패시터 CCM1과 엔모스 트랜지스터 NM01의 게이트 단자에 연결된 스위치 SWBS, 및 일측이 스위치 SWBS의 타측과 센싱부(200)의 커패시터 CCM1과 엔모스 트랜지스터 NM01의 게이트 단자에 연결되고 타측이 엔모스 트랜지스터 NM01의 소스 단자에 연결된 커패시터 CCC를 포함한다.
이처럼, 테일 커런트 제어부(300)는 엔모스 트랜지스터 NM01의 게이트 전압을 결정하기 위한 바이어스 회로와 엔모스 트랜지스터 NM01의 게이트 단자 사이에 스위치 SWBS와 커패시터 CCC를 추가로 구비하여 구현할 수 있다.
이때, 스위치 SWBS가 온되면 커패시터 CCC에 바이어스 전압 VBAIS1이 샘플링(Sampling)되어 저장되고, 스위치 SWBS가 오프되면 커패시터 CCM1과 커패시터 CCM2, 및 커패시터 CCC가 플로팅(Floating)된다. 이를 통해 램프 신호 값이 픽셀 신호 값을 따라 변화해갈 때의 전압 변화량인 공통 전압 변화량 ΔVCM에 따라 커패시터 CCC에 저장되어 있던 전압에 변화가 가해질 수 있으며, 이러한 전압 변화를 통해 엔모스 트랜지스터 NM01의 게이트 전압, 즉 비교기의 테일 커런트의 양이 변하게 된다. 이러한 테일 커런트 양의 변화를 통해 비교부(100)의 아날로그-디지털 변환 속도를 제어할 수 있으며, 아날로그-디지털 변환 시 추가로 공통 전압 변화량 ΔVCM에 따라 코드를 더 할당할 수 있다.
만약, 후술되는 도 3b에서 시그널 전압(VSIG) 입력 구간의 픽셀 신호 값이 증가하면 이에 따라 "픽셀부터 비교부 입력단"까지 픽셀 신호가 전달되면서 비선형성이 크게 발생하며(=게인 에러 원리), 이는 더 큰 코드 에러 보정을 필요로 함을 의미한다. 즉, 픽셀 신호의 값이 비교부(100)의 입력단에서는 실제보다 더 작게 보이게 된다. 이로 인해 실제로 나와야 할 픽셀 신호의 코드 값보다 아날로그-디지털 변환된 코드 값이 더 작게 나오게 된다. 이러한 문제를 해결하기 위한 본 발명의 실시예의 동작 원리를 살펴보면, 시그널 전압 입력 구간의 픽셀 신호 값이 증가하면 그에 따라 픽셀 신호 값과 램프 신호 값 간의 차이값이 증가하여 공통 전압 변화량인 ΔVCM 값이 크게 증가하게 된다. 그리고 이렇게 증가된 공통 전압 변화량 ΔVCM에 따라 비교부(100)의 엔모스 트랜지스터 NM01의 전달 컨덕턴스(gm)를 조절하여 줌으로써, 픽셀 신호 값의 크기에 따라 비교부(100)의 딜레이를 유발시켜 코드 값을 가산하여 주어 비선형성을 보정할 수 있다.
도 3b는 도 2 및 도 3a에 도시된 비교 장치의 1-로우 아날로그-디지털 변환 구간의 타이밍도이다.
먼저, 픽셀 신호(VPIX)는 픽셀에서 출력되어 비교부(100)로 입력되는 신호로서, 리셋 전압(VRST)과 시그널 전압(VSIG)을 포함한다.
여기서, 비교 장치는 상호상관 이중 샘플링(CDS) 동작을 수행한다. 즉, 비교 장치는 상호상관 이중 샘플링 동작을 통해 ｜VRST-VSIG｜의 값을 획득하고, 이렇게 획득된 값을 픽셀 신호의 값으로 결정한다. 그리고 아날로그-디지털 변환 장치는 상기와 같이 결정된 픽셀 신호의 값을 아날로그-디지털 변환한다. 이러한 상호상관 이중 샘플링(CDS)을 아날로그 상호상관 이중 샘플링(Analog CDS)이라고 한다.
이때, 리셋 전압과 시그널 전압의 값을 커패시터 C11에 순차적으로 샘플링하여 상호상관 이중 샘플링 동작을 수행함에 있어, ｜VRST｜ 값을 샘플링한 후 아날로그-디지털 변환하여 해당 디지털 코드값을 획득하고 ｜VRST-VSIG｜ 값을 샘플링한 후 아날로그-디지털 변환하여 해당 디지털 코드값을 획득하여 디지털 상호상관 이중 샘플링(Digital CDS)을 수행하여 아날로그-디지털 변환 시 발생하는 비교기로 인한 비선형성 영향과 오프셋을 이중으로 제거하여 줌으로써 아날로그-디지털 변환 효율을 상승시킬 수 있다.
이를 도 2 및 도 3a를 참조하여 좀 더 구체적으로 살펴보면, 픽셀로부터 출력되는 신호가 리셋 전압(VRST)일 때 외부의 제어부(도면에 도시되지 않음. 예를 들어, 타이밍 제너레이터)로부터의 제어 신호에 따라 두 개의 스위치 SWOZ가 온되면 커패시터 C11에 리셋 전압 값이 샘플링되게 된다. 이때, 제 1 입력 전압값 VIN1은 -(VRST-VCO)가 되고 제 2 입력 전압값 VIN2는 VCO가 된다. 여기서, VCO는 비교기의 회로 기인성 오프셋에 해당한다. 이후, 두 개의 스위치 SWOZ가 오프되고 커패시터 C12를 통해 제 2 입력 전압 VIN2의 노드에 램프 신호(VRAMP)가 인가되면 비교기가 제 1 및 제 2 입력 전압 값을 비교하여 비교 신호를 출력한다. 이 비교 신호에 따라 리셋 전압(VRST)에 대한 아날로그-디지털 변환을 수행한다.
이후, 픽셀 신호 중 시그널 전압(VSIG) 값을 커패시터 C11을 통해 비교기 측으로 인가하게 되면 제 1 입력 전압값 VIN1은 VSIG-VRST+VCO가 되고 제 2 입력 전압값 VIN2는 VCO가 된다. 이때, 제 1 및 제 2 입력 전압값 간의 차이는 VSIG-VRST가 되며 이를 통해 아날로그 상호상관 이중 샘플링(Analog CDS) 동작을 구현할 수 있다.
이후, ｜VRST-VSIG｜ 값을 아날로그-디지털 변환하여 해당 코드값을 획득하고 ｜VRST｜의 아날로그-디지털 변환 코드 값을 감산하여 줌으로써 디지털 상호상관 이중 샘플링(Digital CDS) 동작을 구현할 수 있으며, 이를 통해 아날로그-디지털 변환 성능을 향상시킬 수 있다.
다음으로, VOZ는 두 개의 스위치 SWOZ를 온/오프시키는 신호로서, 리셋 전압 입력 구간에서 동작하며, 픽셀 신호 값 중 리셋 전압(VRST)이 도 2 및 도 3a의 제 1 샘플링 커패시터 C11에 샘플링되도록 한다. 그리고 램프 신호(VRAMP)는 아날로그-디지털 변환을 위해 램프 신호 발생 장치에서 생성된 신호이다.
그리고 VBS는 본 발명의 실시예를 구현하기 위해 추가된 스위치 SWBS를 온/오프시키는 신호로서, 리셋 전압 입력 구간에는 스위치 SWBS를 온시켜 센싱부(200)와 테일 커런트 제어부(300)를 디스에이블(Disable)시키고, 시그널 전압 입력 구간에는 스위치 SWBS를 오프시켜 도 3a의 커패시터 Ccc에 바이어스 전압 Vbais1이 샘플링되어 저장되도록 한다. 이때, 본 발명의 실시예의 경우 공통 전압 변화량 ΔVCM에 따라 커패시터 CCC에 저장되어 있던 전압에 변화가 가해지고, 이러한 전압 변화를 통해 엔모스 트랜지스터 NM01의 전달 컨덕턴스(gm)가 제어되도록 한다. 이는 상대적으로 리셋 전압 입력 구간에서는 시그널 전압 입력 구간과 대비하여 신호 값의 변화량이 작고, 시그널 전압 입력 구간에서는 픽셀 신호(VPIX)의 변화량이 크게 생기며 이에 따라 비선형성이 발생하기 때문이다.
도 4는 본 발명의 실시예에 따른 공통 전압을 나타내는 도면으로, 제 1 공통 전압 VCM1과 제 2 공통 전압 VCM2에 따른 공통 전압 변화량 ΔVCM을 나타내고 있다.
도 4에 도시된 바와 같이, 시그널 전압 입력 구간의 픽셀 신호 전압에 따라 제 1 공통 전압 VCM1이 정해지고, 램프 신호 전압이 픽셀 신호 전압과 동일해지는 지점을 찾는 아날로그-디지털 변환 동작 원리에 따라 제 2 공통 전압 VCM2이 정해지며, 그에 따라 제 1 공통 전압 VCM1과 제 2 공통 전압 VCM2 간의 차이값인 공통 전압 변화량 ΔVCM이 결정된다.
도 5는 도 2에 도시된 비교 장치의 다른 실시예 회로도로서, 비교부(100)와 센싱부(200)와 테일 커런트 제어부(300)를 구현한 다른 예를 나타내고 있다.
도 5에 도시된 바와 같이, 센싱부(200)는 비교부(100)의 엔모스 트랜지스터 NM11(즉, 비교부(100)의 제 1 입력 트랜지스터)과 엔모스 트랜지스터 NM12(즉, 비교부(100)의 제 2 입력 트랜지스터)의 소스 단자와 테일 커런트 제어부(300) 사이에 구비된 커패시터 CCM를 포함한다.
즉, 도 5에 도시된 비교 장치는, 도 3a에 도시된 비교 장치와 달리 커패시터 CCM1과 커패시터 CCM2 대신에 커패시터 CCM이 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 소스 단자와 엔모스 트랜지스터 NM01의 게이트 단자 사이에 연결된다. 이는 동작 시 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자에 VGS11과 VGS12가 각각 걸리게 되는데, 이때 ((VRAMP11-VS11)-(VPIX11-VS12))/2 = VCM1이 된다. 여기서, VPIX11=VG12와 VRAMP11=VG11이다. 그 외의 구성 및 동작은 도 3a의 비교 장치에서 전술한 바와 동일하므로, 여기서는 더 이상 설명하지 않기로 한다.
도 6은 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다. 여기서, 비교부(40)는 각 컬럼별로 도 2에 도시된 바와 같은 본 발명의 실시예에 따른 비교 장치(42)를 구비한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 비교부 200 : 센싱부
300 : 테일 커런트 제어부

Claims (20)

  1. 픽셀 신호와 램프 신호를 비교하여 비교 신호를 출력하기 위한 비교부;
    상기 비교부로부터 공통 전압 변화량을 센싱하기 위한 센싱부; 및
    상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 테일 커런트를 제어하기 위한 테일 커런트 제어부
    를 포함하며,
    상기 테일 커런트 제어부는
    상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 전달 컨덕턴스를 조절하여 상기 비교부의 테일 커런트를 제어하는 비교 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 센싱부는,
    상기 비교부와 상기 테일 커런트 제어부 사이에 구비된 제 1 커패시터; 및
    상기 비교부와 상기 테일 커런트 제어부 사이에 구비된 제 2 커패시터
    를 포함하는 비교 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 2 입력 트랜지스터의 게이트 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 연결된 제 1 커패시터; 및
    상기 비교부의 제 1 입력 트랜지스터의 게이트 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 연결된 제 2 커패시터
    를 포함하는 비교 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 테일 커런트 제어부는,
    상기 비교부의 바이어스 전압을 샘플링하기 위한 스위치; 및
    상기 샘플링된 바이어스 전압을 저장하기 위한 커패시터
    를 포함하는 비교 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 테일 커런트 제어부는,
    일측이 상기 비교부의 테일 트랜지스터의 게이트 전압을 결정하기 위한 바이어스 회로에 연결되고 타측이 상기 센싱부와 상기 테일 트랜지스터의 게이트 단자에 연결된 스위치; 및
    일측이 상기 스위치의 타측과 상기 센싱부와 상기 테일 트랜지스터의 게이트 단자에 연결되고 타측이 상기 테일 트랜지스터의 소스 단자에 연결된 커패시터
    를 포함하는 비교 장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 1 입력 트랜지스터와 상기 비교부의 제 2 입력 트랜지스터의 소스 단자와 상기 테일 커런트 제어부 사이에 구비된 커패시터
    를 포함하는 비교 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 1 입력 트랜지스터와 상기 비교부의 제 2 입력 트랜지스터의 소스 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 구비된 커패시터
    를 포함하는 비교 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 공통 전압 변화량은,
    램프 신호 값이 픽셀 신호 값을 따라 변화해갈 때의 전압 변화량으로, 제 1 공통 전압과 제 2 공통 전압간의 차이값인, 비교 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 제 1 공통 전압은,
    픽셀 신호와 램프 신호의 공통 전압으로, 픽셀 신호와 램프 신호 간의 차이 값을 2로 나눈 값인, 비교 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 제 2 공통 전압은,
    아날로그-디지털 변환이 완료되는 시점에 동일해지는 픽셀 신호 값과 램프 신호 값의 전압 레벨인, 비교 장치.
  12. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 픽셀 어레이로부터의 각 픽셀 신호와 상기 램프 신호 발생 장치로부터의 램프 신호를 비교하기 위한 비교부;
    상기 비교부로부터 공통 전압 변화량을 센싱하기 위한 센싱부;
    상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 테일 커런트를 제어하기 위한 테일 커런트 제어부;
    상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부;
    상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교부와 상기 카운팅부와 상기 메모리의 동작을 제어하기 위한 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 컬럼 리드아웃 회로
    를 포함하며,
    상기 테일 커런트 제어부는
    상기 센싱부로부터의 공통 전압 변화량에 따라 상기 비교부의 전달 컨덕턴스를 조절하여 상기 비교부의 테일 커런트를 제어하는 씨모스 이미지 센서.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 센싱부는,
    상기 비교부와 상기 테일 커런트 제어부 사이에 구비된 제 1 커패시터; 및
    상기 비교부와 상기 테일 커런트 제어부 사이에 구비된 제 2 커패시터
    를 포함하는 씨모스 이미지 센서.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 2 입력 트랜지스터의 게이트 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 연결된 제 1 커패시터; 및
    상기 비교부의 제 1 입력 트랜지스터의 게이트 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 연결된 제 2 커패시터
    를 포함하는 씨모스 이미지 센서.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 테일 커런트 제어부는,
    상기 비교부의 바이어스 전압을 샘플링하기 위한 스위치; 및
    상기 샘플링된 바이어스 전압을 저장하기 위한 커패시터
    를 포함하는 씨모스 이미지 센서.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 테일 커런트 제어부는,
    일측이 상기 비교부의 테일 트랜지스터의 게이트 전압을 결정하기 위한 바이어스 회로에 연결되고 타측이 상기 센싱부와 상기 테일 트랜지스터의 게이트 단자에 연결된 스위치; 및
    일측이 상기 스위치의 타측과 상기 센싱부와 상기 테일 트랜지스터의 게이트 단자에 연결되고 타측이 상기 테일 트랜지스터의 소스 단자에 연결된 커패시터
    를 포함하는 씨모스 이미지 센서.
  17. 삭제
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 1 입력 트랜지스터와 상기 비교부의 제 2 입력 트랜지스터의 소스 단자와 상기 테일 커런트 제어부 사이에 구비된 커패시터
    를 포함하는 씨모스 이미지 센서.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 센싱부는,
    상기 비교부의 제 1 입력 트랜지스터와 상기 비교부의 제 2 입력 트랜지스터의 소스 단자와 상기 비교부의 테일 트랜지스터의 게이트 단자 사이에 구비된 커패시터
    를 포함하는 씨모스 이미지 센서.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 공통 전압 변화량은,
    램프 신호 값이 픽셀 신호 값을 따라 변화해갈 때의 전압 변화량으로, 제 1 공통 전압과 제 2 공통 전압간의 차이값인, 씨모스 이미지 센서.
KR1020180014626A 2018-02-06 2018-02-06 비교 장치 및 그에 따른 씨모스 이미지 센서 KR102469071B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180014626A KR102469071B1 (ko) 2018-02-06 2018-02-06 비교 장치 및 그에 따른 씨모스 이미지 센서
CN201811156853.9A CN110121040B (zh) 2018-02-06 2018-09-30 比较装置和包括该比较装置的cmos图像传感器
US16/219,857 US10694134B2 (en) 2018-02-06 2018-12-13 Comparison device and CMOS image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180014626A KR102469071B1 (ko) 2018-02-06 2018-02-06 비교 장치 및 그에 따른 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20190094923A KR20190094923A (ko) 2019-08-14
KR102469071B1 true KR102469071B1 (ko) 2022-11-23

Family

ID=67476185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180014626A KR102469071B1 (ko) 2018-02-06 2018-02-06 비교 장치 및 그에 따른 씨모스 이미지 센서

Country Status (3)

Country Link
US (1) US10694134B2 (ko)
KR (1) KR102469071B1 (ko)
CN (1) CN110121040B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108805066B (zh) * 2018-05-31 2020-04-17 京东方科技集团股份有限公司 指纹检测装置和指纹检测方法
US11310455B2 (en) 2020-01-17 2022-04-19 Sony Semiconductor Solutions Corporation Tail current boost circuit
KR20210141161A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
CN114422731B (zh) * 2022-01-17 2023-09-22 华中科技大学 红外读出电路及像素电路
CN114629497B (zh) * 2022-03-30 2023-05-12 西安邮电大学 用于列并行单斜坡模数转换器的比较器失调电压消除电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798286B2 (en) * 2002-12-02 2004-09-28 Broadcom Corporation Gain control methods and systems in an amplifier assembly
US7544921B2 (en) * 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
US7564308B1 (en) * 2007-06-13 2009-07-21 National Semiconductor Corporation Self-biased operational amplifier
US7724063B1 (en) * 2008-12-02 2010-05-25 Himax Media Solutions, Inc. Integrator-based common-mode stabilization technique for pseudo-differential switched-capacitor circuits
JPWO2010103580A1 (ja) * 2009-03-09 2012-09-10 パナソニック株式会社 スイッチトキャパシタ増幅回路、アナログフロントエンド回路
US7893766B1 (en) * 2009-09-10 2011-02-22 International Business Machines Corporation Adaptive common mode bias for differential amplifier input circuits
US7973569B1 (en) * 2010-03-17 2011-07-05 Microchip Technology Incorporated Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range
DE102010044925B4 (de) * 2010-09-10 2014-02-20 Texas Instruments Deutschland Gmbh Adaptiv vorgespannter Komparator
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
JP2012253404A (ja) * 2011-05-31 2012-12-20 Renesas Electronics Corp 半導体装置
JP5877074B2 (ja) * 2012-01-24 2016-03-02 ローム株式会社 コンパレータ、それを用いたオシレータ、ｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ、電子機器
JP6103934B2 (ja) * 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP6180318B2 (ja) 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
WO2016009832A1 (ja) 2014-07-14 2016-01-21 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法
CN104243867B (zh) * 2014-09-23 2017-11-21 哈尔滨工程大学 高像素高帧率的cmos图像传感器及图像采集方法
EP3101812B1 (en) * 2015-06-05 2022-10-26 Cmosis Bvba In-pixel differential transconductance amplifier for adc and image sensor architecture
JP6708381B2 (ja) * 2015-08-25 2020-06-10 キヤノン株式会社 光電変換装置、および、光電変換システム
US10431608B2 (en) * 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
CN107613179B (zh) * 2017-10-23 2019-11-12 德淮半导体有限公司 一种图像传感器及其输出电路

Also Published As

Publication number Publication date
KR20190094923A (ko) 2019-08-14
US20190246058A1 (en) 2019-08-08
US10694134B2 (en) 2020-06-23
CN110121040A (zh) 2019-08-13
CN110121040B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
KR102469071B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US11330214B2 (en) Comparator and image sensing device including the same
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
JP5979896B2 (ja) 固体撮像装置
US8390486B2 (en) Automatic offset adjustment for digital calibration of column parallel single-slope ADCs for image sensors
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
US20120006973A1 (en) Image sensor with sample and hold circuitry for addressing time variant noise
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
WO2018012133A1 (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US20170280077A1 (en) Comparison device and cmos image sensor using the same
KR102493826B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
KR102469084B1 (ko) 고해상도 및 저잡음의 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102473064B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US10931268B2 (en) Ramp signal generation device and CMOS image sensor including the same
CN111343397B (zh) 数字双重取样电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right