JP2012253404A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012253404A JP2012253404A JP2011122140A JP2011122140A JP2012253404A JP 2012253404 A JP2012253404 A JP 2012253404A JP 2011122140 A JP2011122140 A JP 2011122140A JP 2011122140 A JP2011122140 A JP 2011122140A JP 2012253404 A JP2012253404 A JP 2012253404A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inversion region
- tail current
- differential pair
- channel width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】差動回路5aは、差動対トランジスタN1,N2と、差動対トランジスタN1,N2に流れる電流量が少なくとも2つのレベルで切替わるように、切替可能なテール電流を供給するテール電流源68とを備える。差動対トランジスタN1,N2は、差動対トランジスタN1,N2に流れる電流の減少に伴って、σ(ΔI/gm)の値が単調に減少する特性を有する、ただし、σは標準偏差、ΔIは、差動対トランジスタN1,N2の電流量の差分、gmは、差動対トランジスタN1,N2のトランスコンダクタンスを表わす。
【選択図】図6
Description
[1]差動対入力オフセットのσ(ΔI/gm)に関する論文
IEEE Journal of Solid-State Circuits, Vol. 37, pp.1056-1064, 2002,“An Easy-to-Use Mismatch Model for the MOS Transistor”
[2]ミスマッチが1/√LWに比例することに関する論文
IEEE Journal of Solid-State Circuits, Vol. 24, pp. 1433-1440, 1989, “Matching Properties of MOS Transistors”
[3]弱反転領域における hump 特性に関する論文
IEEE Trans. Electron Devices, Vol. ED-32, pp.441-445, 1985, “Analysis of an Anomalous Subthreshold Current in a Fully Recessed Oxide MOSFET Using a Three-Dimensional Device Simulator”
[4]弱反転領域における hump 特性に関する論文
Proc. IEEE 2005 Int, Conference on Microelectronic Test Structures, pp. 39-42, Vol. 18, April 2005, “A Study of 90mm MOSFET Subthreshold Hump Characteristics Using Newly Developed MOSFET Array Test Structure”
[5]反転領域の定義の説明
“Tradeoffs and Optimization in Analog CMOS Design”, David Binkley, August, 2008
図1に示すような差動対を形成するトランジスタN1、N2のミスマッチ特性によって、入力オフセット電圧が個々の差動対を構成するNMOSトランジスタ間で生じる。入力オフセット電圧のばらつきは、σ(ΔI/gm)によって評価することができる(たとえば、文献[1]を参照)。ここでは、σは標準偏差、ΔIは差動対を構成する2つのNMOSトランジスタを流れる電流の差分、gmは、差動対を構成する2つのNMOSトランジスタのトランスコンダクタンスを表わす。
さらに、hump特性のないように製造したトランジスタのσ(ΔI/gm)特性を調べた結果、次の知見が得られた。
したがって、σ(ΔI/gm)特性において、これまで一般的に知られていた“弱反転領域での増加傾向”は、トランジスタの弱反転領域でのhump特性に起因する。文献[1]において、弱反転領域でσ(ΔI/gm)が増加したのは、hump特性を有するトランジスタを用いたためであると推察できる。
本発明の実施形態は、本願の発明者によって新たに見出させた上述の知見に基いたものである。
このマイコン1は、CPU3と、レジスタ2と、アナログ回路4とを少なくとも備える。
レジスタ3は、CPU3の設定にしたがって、制御信号SW_strong、制御信号SW_weakを出力する。
図6は、第1の実施形態の差動回路の構成を表わす図である。
NMOSトランジスタN7のチャネル幅はW0、NMOSトランジスタN6のチャネル幅は99×W0である。ゲート長が同一であるとする。
図7は、第1の実施形態の変形例1の差動回路の構成を表わす図である。
PMOSトランジスタP7のチャネル幅はW0、PMOSトランジスタN6のチャネル幅は99×W0である。ゲート長が同一であるとする。
第1の実施形態および変形例1では、NMOSトランジスタN7のチャネル幅がW0、PMOSトランジスタP7のチャネル幅がW0、NMOSトランジスタN6のチャネル幅が99×W0、PMOSトランジスタN6のチャネル幅は99×W0としたが、これに限定されるものではない。
第2の実施形態は、第1の実施形態で説明したhump特性のないトランジスタの具体例について説明する。
図8を参照して、この差動回路5cは、図5に示す差動回路と相違する点は、PMOSトランジスタPR1およびPR2と、NMOSトランジスタNR1およびNR2が、以下で説明するようなレイアウト構造を有するものを用いた点である。
図9(b)は、図9(a)においてゲートを取り除いた場合を表わす図である。
図9(d)は、図9(a)におけるc−d断面図である。
Claims (9)
- 差動対トランジスタと、
前記差動対トランジスタに流れる電流量が少なくとも2つのレベルで切替わるように、切替可能なテール電流を供給するテール電流源とを備え、
前記差動対トランジスタは、前記差動対トランジスタに流れる電流の減少に伴って、σ(ΔI/gm)の値が単調に減少する特性を有する、ただし、σは標準偏差、ΔIは、前記差動対トランジスタの電流量の差分、gmは、前記差動対トランジスタのトランスコンダクタンスを表わす、半導体装置。 - 前記テール電流源が第1のテール電流を供給することによって、強反転領域で前記差動対トランジスタが動作し、
前記テール電流源が前記第1のテール電流よりも少ない量の第2のテール電流を供給することによって、温反転領域または弱反転領域で前記差動対トランジスタが動作する、請求項1記載の半導体装置。 - 前記テール電流源は、
前記差動対トランジスタとグランドとの間の第1の経路に設けられた第1のトランジスタおよび第2のトランジスタと、
前記差動対トランジスタとグランドとの間の第2の経路に設けられた第3のトランジスタおよび第4のトランジスタと、
前記第1のトランジスタと前記第3のトランジスタのゲートには、共通の電位が供給され、前記第1のトランジスタのチャネル幅と前記第3のトランジスタのチャネル幅は、前記第1のテール電流および前記第2のテール電流の大きさに合せて設定され、
前記第2のトランジスタは、前記強反転領域での動作時と、前記温反転領域または前記弱反転領域での動作時にオンとなり、
前記第4のトランジスタは、前記温反転領域または前記弱反転領域での動作時にオンとなる、請求項2記載の半導体装置。 - 前記テール電流源は、
前記差動対トランジスタに接続された第1のトランジスタと、
前記第1のトランジスタとカレントミラーを構成する第2のトランジスタと、
電源ノードと前記第2のトランジスタとの間の第1の経路に設けられた第3のトランジスタおよび第4のトランジスタと、
前記電源ノードと前記第2のトランジスタとの間の第2の経路に設けられた第5のトランジスタおよび第6のトランジスタと、
前記第3のトランジスタと前記第5のトランジスタのゲートには、共通の電位が供給され、前記第3のトランジスタのチャネル幅と前記第5のトランジスタのチャネル幅は、前記第1のテール電流と前記第2のテール電流の大きさに合せて設定され、
前記第4のトランジスタは、、前記強反転領域での動作時と、前記温反転領域または前記弱反転領域での動作時にオンとなり、
前記第6のトランジスタは、前記温反転領域または前記弱反転領域での動作時にオンとなる、請求項2記載の半導体装置。 - 前記半導体装置は、さらに、
一対の負荷トランジスタを備え、
前記一対の負荷トランジスタは、前記一対の負荷トランジスタに流れる電流の減少に伴って、σ(ΔI2/gm2)の値が単調に減少する特性を有する、ただし、σは標準偏差、ΔI2は、前記一対の負荷トランジスタの電流量の差分、gm2は、前記一対の負荷トランジスタのトランスコンダクタンスを表わす、請求項1記載の半導体装置。 - 分離領域とソース側の活性領域との間を覆ってリング状に形成されたゲートを有する差動対トランジスタと、
前記差動対トランジスタに流れる電流量が少なくとも2つのレベルで切替わるように、切替可能なテール電流を供給するテール電流源とを備えた、半導体装置。 - 前記テール電流源が第1のテール電流を供給することによって、強反転領域で前記差動対トランジスタが動作し、
前記テール電流源が前記第1のテール電流よりも少ない量の第2のテール電流を供給することによって、温反転領域または弱反転領域で前記差動対トランジスタが動作する、請求項6記載の半導体装置。 - 前記テール電流源は、
前記差動対トランジスタとグランドとの間の第1の経路に設けられた第1のトランジスタおよび第2のトランジスタと、
前記差動対トランジスタとグランドとの間の第2の経路に設けられた第3のトランジスタおよび第4のトランジスタと、
前記第1のトランジスタと前記第3のトランジスタのゲートには、共通の電位が供給され、前記第1のトランジスタのチャネル幅と前記第3のトランジスタのチャネル幅は、前記第1のテール電流および前記第2のテール電流の大きさに合せて設定され、
前記第2のトランジスタは、前記強反転領域での動作時と、前記温反転領域または前記弱反転領域での動作時にオンとなり、
前記第4のトランジスタは、前記温反転領域または前記弱反転領域での動作時にオンとなる、請求項7記載の半導体装置。 - 前記テール電流源は、
前記差動対トランジスタに接続された第1のトランジスタと、
前記第1のトランジスタとカレントミラーを構成する第2のトランジスタと、
電源ノードと前記第2のトランジスタとの間の第1の経路に設けられた第3のトランジスタおよび第4のトランジスタと、
前記電源ノードと前記第2のトランジスタとの間の第2の経路に設けられた第5のトランジスタおよび第6のトランジスタと、
前記第3のトランジスタと前記第5のトランジスタのゲートには、共通の電位が供給され、前記第3のトランジスタのチャネル幅と前記第5のトランジスタのチャネル幅は、前記第1のテール電流と前記第2のテール電流の大きさに合せて設定され、
前記第4のトランジスタは、、前記強反転領域での動作時と、前記温反転領域または前記弱反転領域での動作時にオンとなり、
前記第6のトランジスタは、前記温反転領域または前記弱反転領域での動作時にオンとなる、請求項7記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011122140A JP2012253404A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
US13/482,891 US8575969B2 (en) | 2011-05-31 | 2012-05-29 | Semiconductor device having differential pair transistors with a switchable tail current |
CN2012101810810A CN102811048A (zh) | 2011-05-31 | 2012-05-30 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011122140A JP2012253404A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253404A true JP2012253404A (ja) | 2012-12-20 |
JP2012253404A5 JP2012253404A5 (ja) | 2014-03-27 |
Family
ID=47234646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011122140A Pending JP2012253404A (ja) | 2011-05-31 | 2011-05-31 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8575969B2 (ja) |
JP (1) | JP2012253404A (ja) |
CN (1) | CN102811048A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10819295B2 (en) | 2019-02-19 | 2020-10-27 | Toshiba Memory Corporation | Semiconductor device and memory system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150087725A (ko) | 2014-01-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 장치의 시뮬레이션 방법 및 이를 이용한 반도체 장치의 설계 방법 |
CN107786185B (zh) * | 2016-08-26 | 2021-08-20 | 瑞昱半导体股份有限公司 | 相位内插器 |
KR102469071B1 (ko) * | 2018-02-06 | 2022-11-23 | 에스케이하이닉스 주식회사 | 비교 장치 및 그에 따른 씨모스 이미지 센서 |
KR102495364B1 (ko) * | 2018-03-21 | 2023-02-06 | 에스케이하이닉스 주식회사 | 버퍼 회로 및 이를 포함하는 메모리 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291576A (ja) * | 1993-04-02 | 1994-10-18 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH10303658A (ja) * | 1997-02-27 | 1998-11-13 | Toshiba Microelectron Corp | 差動増幅器、基準電圧発生回路、昇圧回路及び半導体記憶装置 |
JP2005217652A (ja) * | 2004-01-28 | 2005-08-11 | Fuji Electric Holdings Co Ltd | 差動増幅回路 |
JP2006222329A (ja) * | 2005-02-14 | 2006-08-24 | Elpida Memory Inc | 半導体装置 |
JP2008288900A (ja) * | 2007-05-17 | 2008-11-27 | Advantest Corp | 差動増幅器 |
JP2011072102A (ja) * | 2009-09-25 | 2011-04-07 | Rohm Co Ltd | スイッチングレギュレータ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2671244B1 (fr) * | 1990-12-27 | 1993-03-05 | Bull Sa | Dispositif de retard reglable. |
US5339067A (en) * | 1993-05-07 | 1994-08-16 | Crystal Semiconductor Corporation | Integrated voltage divider and circuit employing an integrated voltage divider |
FR2731570B1 (fr) * | 1995-03-07 | 1997-05-23 | Sgs Thomson Microelectronics | Circuit logique a etage differentiel |
US6051999A (en) * | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
US8149048B1 (en) * | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6617888B2 (en) * | 2002-01-02 | 2003-09-09 | Intel Corporation | Low supply voltage differential signal driver |
JP4438406B2 (ja) | 2003-06-27 | 2010-03-24 | アイシン精機株式会社 | スタビライザ制御装置 |
US7187206B2 (en) * | 2003-10-30 | 2007-03-06 | International Business Machines Corporation | Power savings in serial link transmitters |
US7227402B2 (en) * | 2004-08-23 | 2007-06-05 | Micron Technology, Inc. | System and method for controlling input buffer biasing current |
US7102392B2 (en) * | 2005-01-18 | 2006-09-05 | International Business Machines Corporation | Signal detector for high-speed serdes |
CN100459417C (zh) * | 2005-06-14 | 2009-02-04 | 北京大学 | 低压低功耗高隔离度差分放大器 |
US7449923B2 (en) * | 2005-08-17 | 2008-11-11 | Freescale Semiconductor, Inc. | Amplifier circuit for double sampled architectures |
-
2011
- 2011-05-31 JP JP2011122140A patent/JP2012253404A/ja active Pending
-
2012
- 2012-05-29 US US13/482,891 patent/US8575969B2/en active Active
- 2012-05-30 CN CN2012101810810A patent/CN102811048A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291576A (ja) * | 1993-04-02 | 1994-10-18 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH10303658A (ja) * | 1997-02-27 | 1998-11-13 | Toshiba Microelectron Corp | 差動増幅器、基準電圧発生回路、昇圧回路及び半導体記憶装置 |
JP2005217652A (ja) * | 2004-01-28 | 2005-08-11 | Fuji Electric Holdings Co Ltd | 差動増幅回路 |
JP2006222329A (ja) * | 2005-02-14 | 2006-08-24 | Elpida Memory Inc | 半導体装置 |
JP2008288900A (ja) * | 2007-05-17 | 2008-11-27 | Advantest Corp | 差動増幅器 |
JP2011072102A (ja) * | 2009-09-25 | 2011-04-07 | Rohm Co Ltd | スイッチングレギュレータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10819295B2 (en) | 2019-02-19 | 2020-10-27 | Toshiba Memory Corporation | Semiconductor device and memory system |
US11152902B2 (en) | 2019-02-19 | 2021-10-19 | Toshiba Memory Corporation | Semiconductor device and memory system |
Also Published As
Publication number | Publication date |
---|---|
US8575969B2 (en) | 2013-11-05 |
US20120306546A1 (en) | 2012-12-06 |
CN102811048A (zh) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10514716B2 (en) | Reference generator and current source transistor based on complementary current field-effect transistor devices | |
KR20180034555A (ko) | 상보적 전류 전계효과 트랜지스터 소자 및 증폭기 | |
Von Arnim et al. | Efficiency of body biasing in 90-nm CMOS for low-power digital circuits | |
US7847638B2 (en) | Cascoded circuit | |
WO2017105554A1 (en) | Super-saturation current field effect transistor and trans-impedance mos device | |
JP2012253404A (ja) | 半導体装置 | |
Rakús et al. | Design techniques for low-voltage analog integrated circuits | |
US9136828B2 (en) | Current mode logic latch | |
JP6740122B2 (ja) | アクティブインダクタ及び増幅回路 | |
JPH02188024A (ja) | レベルシフト回路 | |
Aggarwal et al. | A low voltage wide swing level shifted FVF based current mirror | |
US9024710B2 (en) | Low-voltage active inductor | |
US9654091B2 (en) | Rail-to-rail comparator with built-in constant hysteresis | |
CN106257836B (zh) | 具有内建恒定滞后的轨到轨比较器 | |
US9432015B2 (en) | Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages | |
Manolov | Design of CMOS analog circuits in subthreshold region of operation | |
Abdelfattah et al. | A 0.35-V bulk-driven self-biased OTA with rail-to-rail input range in 65 nm CMOS | |
Garg et al. | Dtmos transistor with self-cascode subcircuit for achieving high bandwidth in analog applications | |
US20150280663A1 (en) | Semiconductor circuit and amplifier circuit | |
JP5175131B2 (ja) | 半導体集積回路装置 | |
Trommer et al. | Effect of independently sized gates on the delay of reconfigurable silicon nanowire transistor based circuits | |
Tiwari et al. | An overview of the technical development of the current mirror used in analog CMOS circuits | |
Saari et al. | Analog integrated circuit design using fixed-length devices | |
JP7301145B2 (ja) | 演算増幅器 | |
Aseem et al. | Analysis and characterization of different voltage follower topologies in 90 nm technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |