CN109217851B - 一种模拟电压比较器 - Google Patents

一种模拟电压比较器 Download PDF

Info

Publication number
CN109217851B
CN109217851B CN201811124018.7A CN201811124018A CN109217851B CN 109217851 B CN109217851 B CN 109217851B CN 201811124018 A CN201811124018 A CN 201811124018A CN 109217851 B CN109217851 B CN 109217851B
Authority
CN
China
Prior art keywords
output
comparator
signal
comp
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811124018.7A
Other languages
English (en)
Other versions
CN109217851A (zh
Inventor
李林
王仕祯
张奇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201811124018.7A priority Critical patent/CN109217851B/zh
Publication of CN109217851A publication Critical patent/CN109217851A/zh
Application granted granted Critical
Publication of CN109217851B publication Critical patent/CN109217851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种模拟电压比较器，模拟电压比较器的结构包括参考电压产生器、输入选择模块、比较器电路、输出模块、控制寄存器组、地址译码与读写控制逻辑和中断模块，可实现精准的斜坡A/D转换、电源电压管理和外部模拟信号检测的功能。本发明具有参考电压可选，比较器输入端多路可选，比较器输出RC滤波可选，比较器电路和参考电压产生器可关闭，以及具备中断功能的特点。本发明结构简单、可靠、易于与其它功能部件配合，并且便于在芯片上实现。

Description

一种模拟电压比较器
技术领域
本发明涉及到一种微控制器、嵌入式处理器和SoC芯片中模拟电压比较器，属于计算机技术和集成电路领域。
背景技术
模拟电压比较器作为一种常见电路，广泛应用于各种模拟电路及数模混合电路中，尤其是作为外设模块应用于微控制器、嵌入式处理器和SoC芯片中。随着应用系统对微控制器中外设模块的使用灵活性需求的不断提高，当前电路中的模拟电压比较器模块功能比较单一，而且使用不够灵活。所以探索如何使模拟电压比较器模块的功能更丰富，使用更灵活是当前微控制器、嵌入式处理器和SoC芯片中外设模块设计领域亟待解决的技术问题之一。
发明内容
本发明的目的在于：克服现有技术的不足，提供一种广泛适用于微控制器、嵌入式处理器及SoC芯片的模拟电压比较器，而且结构简单、可靠、方便实现。
本发明实现上述发明目的的技术方案是：
一种模拟电压比较器，包括参考电压产生器、输入选择模块、比较器电路、输出模块、控制寄存器组和中断模块；
参考电压产生器，用于在控制寄存器组的控制下产生内部参考电压并提供给输入选择模块；
输入选择模块，在控制寄存器组的控制下选择比较器电路的正端输入信号Vin+和负端输入信号Vin-；
比较器电路，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，输出高电平信号，并将输出信号发送到输出模块；
输出模块，在控制寄存器组的控制下对比较器电路输出信号进行反向或进行RC滤波并产生最终的模拟电压比较器输出信号Comp_Out，发送给控制寄存器组供用户读取，同时发送给中断模块；
中断模块，用于当中断发生和响应时分别产生中断标志的置位和清零信号，并发送给控制寄存器组；以及在中断发生时根据中断使能产生系统中断请求信号发送给系统。
参考电压产生器，它接收来自第1控制寄存器的比较器开关信号Comp_On和参考电压选择信号REF_S[1:0]；在模拟比较器开关信号Comp_On的控制下，根据参考电压选择信号REF_S[1:0]的值选择参考电压VREF并发送给输入选择模块。
输入选择模块，该模块接收来自第1控制寄存器的输入端参考电压选择信号VREF_Sel和交换控制信号Comp_Ex，来自第2控制寄存器的端口输入使能位PC1_En和PC0_En，以及内部参考电压VREF和外部端口输入信号PC0和PC1，产生比较器的正端输入信号Vin+和负端输入信号Vin-并输出到比较器电路。
比较器电路，接收来自第1控制寄存器的Comp_On信号，以及来自输入选择模块的输入信号Vin+和Vin-，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，比较器输出Vout输出高电平信号，否则输出低电平信号；比较器电路同时为输出模块的滤波单元提供电压偏置Vb；比较器的输出Vout发送给输出模块。
输出模块，接收来自第1控制寄存器的交换控制信号Comp_Ex和第2控制寄存器的比较器输出滤波控制位Vout_F，以及来自比较器电路的电压偏置Vb；首先根据交换控制信号Comp_Ex选择是否对比较器电路输出的Vout进行反相，并产生Vout_t信号，然后根据比较器输出滤波控制Vout_F选择是否对Vout_t进行RC滤波产生Comp_Out，并将模拟比较器输出信号Comp_Out发送给控制寄存器组供用户读取，以及发送给中断模块用于产生比较器中断。
控制寄存器组，由第1控制寄存器和第2控制寄存器组成。第1控制寄存器为八位寄存器，包含比较器开关控制位Comp_On、交换控制位Comp_Ex、输入端参考电压选择位VREF_Sel、两位参考电压选择位REF_S[1:0]、中断边沿选择位Comp_IES、中断使能位Comp_IE和中断标志位Comp_IFG。第1控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En1有效时，将数据总线DBUS<7:0>上的配置信息写入第1控制寄存器；当读使能信号RD_En1和R2D_En信号同时有效时，将第1控制寄存器的值读出到数据总线DBUS<7:0>上。第2控制寄存器包含四位保留位、PC1端口输入使能位PC1_En、PC0端口输入使能位PC0_En、比较器输出滤波控制位Vout_F、比较器输出位Comp_O；第2控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En2有效时，将数据总线DBUS<7:0>上的配置信息写入第2控制寄存器；当读使能信号RD_En2和R2D_En信号同时有效时，将第2控制寄存器的值读出到数据总线DBUS<7:0>上。
第1控制寄存器中，比较器开关控制位Comp_On用于开关模拟电压比较器；交换控制位Comp_Ex用于交换比较器的正、负输入端以及对比较器的输出进行反相控制；输入端参考电压选择位VREF_Sel用于选择将参考电压加在比较器的正端或负端；两位参考电压选择位REF_S[1:0]用于选择外部参考源、0.25*VCC、0.50*VCC或二极管参考电压中的一个作为比较器参考电压VREF；中断边沿选择位Comp_IES用于选择上升沿或下降沿产生中断；中断使能位Comp_IE用于控制中断请求的产生；中断标志位Comp_IFG用于反映比较器中断产生的状态。
第2控制寄存器中，PC1端口输入使能位PC1_En和PC0端口输入使能位PC0_En分别用于PC1端口和PC0端口的输入控制；比较器输出滤波控制位Vout_F用于选择是否对比较器电路输出信号进行RC滤波；比较器输出位Comp_O用于反映模拟电压比较器的输出电平值。
地址译码与读写控制逻辑，用于产生读写控制寄存器组的控制信号。该模块接收地址总线ABUS上的目标寄存器地址，系统发出的读写信号(R/W)，时钟信号(CLK)和清零信号(CLR)，经过译码后，产生对控制寄存器组进行读写的控制信号WR_En1、RD_En1、WR_En2、RD_En2和R2D_En。
中断模块，用于产生比较器中断标志位和比较器中断请求信号，以及当中断应答时清除中断标志位。中断模块根据比较器输出Comp_Out、中断边沿选择Comp_IES产生中断标志置位信号Set_Comp_IFG并发送给第1控制寄存器；根据中断应答信号IRACC或清零信号CLR产生总段标志清零信号Clr_Comp_IFG第1控制寄存器；根据比较器中断标志位Comp_IFG和中断使能位Comp_IE产生中断请求信号IRQ发送给系统。
参考电压产生器在比较器开关信号的控制下，按照参考电压选择信号选择参考电压发送给输入选择模块；输入选择模块按照输入端参考电压选择信号、交换控制信号以及输入端口使能信号选择比较器的正端和负端输入信号发送给比较器电路；比较器电路在比较器开关信号的控制下，对正端和负端输入信号的电压进行比较，当正端电压大于负端电压时，输出高电平信号，并将输出信号发送到输出模块；输出模块按照交换控制信号选择是否对比较器电路输出信号进行反向，并按照输出滤波使能位选择是否对比较器电路输出信号进行RC滤波，最后产生模拟比较器输出信号Comp_Out，发送给控制寄存器组供用户读取，同时发送给中断模块用于产生比较器中断。
参考电压产生器用于产生内部参考电压，它接收来自第1控制寄存器的比较器开关信号Comp_On和参考电压选择信号REF_S[1:0]；当模拟比较器开关信号Comp_On有效时，根据参考电压选择信号REF_S[1:0]的值选择参考电压VREF：当REF_S[1:0]＝00时选择外部参考源；当REF_S[1:0]＝01时选择0.25*VCC；当REF_S[1:0]＝10时选择0.50*VCC；当REF_S[1:0]＝11时选择二极管参考电压。当模拟比较器开关信号Comp_On无效时或者参考电压选择信号REF_S[1:0]＝00即选择外部参考源时，参考电压产生器关闭以此来节省功耗。
输入选择模块，当选择内部参考电压时且VREF_Sel＝0时，内部参考电压VREF输出到Vin+_tmp，PC1_En有效，PC1输出到Vin-_tmp；当选择内部参考电压且VREF_Sel＝1时，PC0_En有效，PC0输出到Vin+_tmp，内部参考电压VREF输出到Vin-_tmp。当选择外部参考电压时，内部参考电压VREF关断，PC1_En和PC0_En同时有效，PC0输出到Vin+_tmp，PC1输出到Vin-_tmp。当交换控制信号Comp_Ex＝0时，Vin+_tmp输出到Vin+，Vin-_tmp输出到Vin-；当Comp_Ex＝1时，Vin+_tmp输出到Vin-，Vin-_tmp输出到Vin+。
比较器电路在比较器开关信号Comp_On有效时，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，比较器输出Vout输出高电平信号，否则输出低电平信号，比较器电路同时为输出模块的滤波单元提供电压偏置Vb；当比较器开关信号Comp_On无效时，比较器电路关闭，比较器电路输出始终为低电平，以此来节省功耗。
输出模块首先根据交换控制信号Comp_Ex选择是否对比较器电路输出的Vout进行反相，当Comp_Ex＝1时，对Vout进行反向输出到Vout_t，否则直接将Vout输出到Vout_t。接下来根据比较器输出滤波控制Vout_F选择是否对Vout_t进行RC滤波，当Vout_F＝1时，Vout_t经过滤波单元后输出到Comp_Out，否则直接将Vout_t输出到Comp_Out。
输出模块进行滤波，可有效避免由于比较器输入端电压差较小时引起的输出振荡，以及由于系统内部和外部的寄生效应和信号线、电源线、和系统其它部分之间的交叉耦合导致的比较器输出振荡。当比较器开关信号Comp_On有效时，接收来自比较器电路的电压偏置Vb，对比较器电路输出信号Vout_t进行RC滤波后输出。当比较器开关信号Comp_On无效时，输出低电平信号。
中断模块，接收比较器的输出Comp_Out，根据中断边沿选择信号Comp_IES选择在上升沿或下降沿产生比较器中断，并产生中断标志置位信号Set_Comp_IFG输出给第1控制寄存器，用于中断标志位的置位；根据中断标志位Comp_IFG和中断使能位Comp_IE产生中断请求信号IRQ发送给系统；当中断应答信号有效或清零信号有效时，产生中断标志清零信号Clr_Comp_IFG输出给第1控制寄存器，用于中断标志位的清零。
本发明的模拟电压比较器相对现有技术，具有以下优点：
(1)本发明的模拟电压比较器结构简单，面积小，功耗低，可靠性高，易于应用到其它微控制器、嵌入式处理器和SoC芯片的设计中。
(2)根据本发明中所述结构而设计的模拟电压比较器工作流程简单、性能稳定可靠，与其它功能部件配合容易。
(3)本发明可通过配置实现精准的斜坡A/D转换、电源电压管理或外部模拟信号检测；同时可选择参考电压、比较器输入端信号和输出RC滤波；功能丰富，使用灵活。
(4)本发明中比较器电路和参考电压产生器可根据需要关闭，从而节省了功耗。
(5)本发明设置的滤波单元，可有效避免由于比较器输入端电压差很小时引起的输出振荡，以及由于系统内部和外部的寄生效应和信号线、电源线、和系统其它部分之间的交叉耦合导致的比较器输出振荡，保证了比较器输出的精度、分辨率和稳定性。
(6)本发明通过地址译码与读写控制逻辑和控制寄存器组实现了功能配置，结构简单，配置速度快。
附图说明
图1为本发明一种模拟电压比较器的结构图；
图2为本发明参考电压产生器结构图；
图3为本发明输入选择模块结构图；
图4为本发明比较器电路结构图；
图5为本发明输出模块结构图；
图6为本发明滤波单元电路结构图；
图7为本发明中断模块电路图。
具体实施方式
为了更清晰的理解本发明，以下结合附图对本发明作进一步的详细描述。
本发明是以16位低功耗微控制器MXT16为设计背景，提供一种广泛适用于微控制器、嵌入式处理器及SoC芯片的模拟电压比较器，而且结构简单、可靠、方便实现。如图1所示，模拟电压比较器的结构包括参考电压产生器、输入选择模块、比较器电路、输出模块、控制寄存器组、地址译码与读写控制逻辑和中断模块。
参考电压产生器，用于产生模拟比较器的内部参考电压。它接收来自第1控制寄存器的比较器开关信号Comp_On和参考电压选择信号REF_S[1:0]；在模拟比较器开关信号Comp_On的控制下，根据参考电压选择信号REF_S[1:0]的值选择参考电压VREF并发送给输入选择模块。
输入选择模块，用于选择比较器的正端输入信号Vin+和负端输入信号Vin-。该模块接收来自第1控制寄存器的输入端参考电压选择信号VREF_Sel和交换控制信号Comp_Ex，来自第2控制寄存器的端口输入使能位PC1_En和PC0_En，以及内部参考电压VREF和外部端口输入信号PC0和PC1，产生比较器的正端输入信号Vin+和负端输入信号Vin-并输出到比较器电路。
比较器电路，用于比较其正、负输入端电压。接收来自第1控制寄存器的Comp_On信号，以及来自输入选择模块的输入信号Vin+和Vin-，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，比较器输出Vout输出高电平信号，否则输出低电平信号；比较器电路同时为输出模块的滤波单元提供电压偏置Vb；比较器的输出Vout发送给输出模块。
输出模块，用于选择对比较器电路输出信号进行反向或滤波并产生最终的模拟比较器输出信号Comp_Out。该模块接收来自第1控制寄存器的交换控制信号Comp_Ex和第2控制寄存器的比较器输出滤波控制位Vout_F，以及来自比较器电路的电压偏置Vb；首先根据交换控制信号Comp_Ex选择是否对比较器电路输出的Vout进行反相，并产生Vout_t信号，然后根据比较器输出滤波控制Vout_F选择是否对Vout_t进行RC滤波产生Comp_Out，并将模拟比较器输出信号Comp_Out发送给控制寄存器组供用户读取，以及发送给中断模块用于产生比较器中断。
控制寄存器组，由第1控制寄存器和第2控制寄存器组成。第1控制寄存器包含比较器开关控制位Comp_On、交换控制位Comp_Ex、输入端参考电压选择位VREF_Sel、两位参考电压选择位REF_S[1:0]、中断边沿选择位Comp_IES、中断使能位Comp_IE和中断标志位Comp_IFG。第1控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En1有效时，将数据总线DBUS<7:0>上的配置信息写入第1控制寄存器；当读使能信号RD_En1和R2D_En信号同时有效时，将第1控制寄存器的值读出到数据总线DBUS<7:0>上。第2控制寄存器包含四位保留位、PC1端口输入使能位PC1_En、PC0端口输入使能位PC0_En、比较器输出滤波控制位Vout_F、比较器输出位Comp_O；第2控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En2有效时，将数据总线DBUS<7:0>上的配置信息写入第2控制寄存器；当读使能信号RD_En2和R2D_En信号同时有效时，将第2控制寄存器的值读出到数据总线DBUS<7:0>上。
地址译码与读写控制逻辑，用于产生读写控制寄存器组的控制信号。该模块接收地址总线ABUS上的目标寄存器地址，系统发出的读写信号(R/W)，时钟信号(CLK)和清零信号(CLR)，经过译码后，产生对控制寄存器组进行读写的控制信号WR_En1、RD_En1、WR_En2、RD_En2和R2D_En。
中断模块，用于产生比较器中断标志位和比较器中断请求信号，以及当中断应答时清除中断标志位。中断模块根据比较器输出Comp_Out、中断边沿选择Comp_IES产生中断标志置位信号Set_Comp_IFG并发送给第1控制寄存器；根据中断应答信号IRACC或清零信号CLR产生总段标志清零信号Clr_Comp_IFG第1控制寄存器；根据比较器中断标志位Comp_IFG和中断使能位Comp_IE产生中断请求信号IRQ发送给系统。
如图2所示，参考电压产生器用于产生内部参考电压，它接收来自第1控制寄存器的比较器开关信号Comp_On和参考电压选择信号REF_S[1:0]；当模拟比较器开关信号Comp_On有效时，根据参考电压选择信号REF_S[1:0]的值选择参考电压VREF：当REF_S[1:0]＝00时选择外部参考源；当REF_S[1:0]＝01时选择0.25*VCC；当REF_S[1:0]＝10时选择0.50*VCC；当REF_S[1:0]＝11时选择二极管参考电压。当模拟比较器开关信号Comp_On无效时或者参考电压选择信号REF_S[1:0]＝00即选择外部参考源时，参考电压产生器关闭以此来节省功耗。
如图2所示，参考电压产生器的电路结构为：包括PMOS管M001，NMOS管M002、M003和M004，二输入或门or21_001，二输入与非门nand21_001，三输入与门and31_001，二输入异或门xor21_001，二输入与门and21_001，电阻R001、R002和R003以及四选一选择器Mux41_001；其具体连接关系为：参考电压选择信号REF_S[1]和REF_S[0]分别接二输入或门or21_001的两个输入端、以及二输入异或门xor21_001的两个输入端；二输入或门or21_001的输出和比较器开关信号Comp_On接二输入与非门nand21_001的两个输入端；二输入与非门nand21_001的输出接M001的栅端，M001的源端和衬底接电源，漏端接电阻R001；电阻R001的另一端接电阻R002和四选一选择器Mux41_001的01端；电阻R002的另一端接电阻R003和四选一选择器Mux41_001的10端；电阻R003的另一端接M002和M003的漏端以及四选一选择器Mux41_001的11端；比较器开关信号Comp_On、参考电压选择信号REF_S[1]和REF_S[0]接三输入与门and31_001的三个输入端；三输入与门and31_001的输出接M003的栅端；M003的衬底接地，源端接M004的漏端和栅端；M004的衬底与源端接地；二输入异或门xor21_001的输出与比较器开关信号Comp_On接二输入与门and21_001的两个输入端；二输入与门and21_001的输出接M002的栅端；M002的衬底和源端接地；考电压选择信号REF_S[1]和REF_S[0]接四选一选择器Mux41_001的控制端，四选一选择器Mux41_001的输出端为内部参考电压信号VREF。
如图3所示，输入选择模块用于选择比较器的正端输入信号Vin+和负端输入信号Vin-，该模块接收来自第1控制寄存器的输入端参考电压选择信号VREF_Sel和交换控制信号Comp_Ex，来自第2控制寄存器的端口输入使能位PC1_En和PC0_En，以及内部参考电压VREF和外部端口输入信号PC0和PC1。当选择内部参考电压时，当VREF_Sel＝0时，内部参考电压VREF输出到Vin+_tmp，PC1_En有效，PC1输出到Vin-_tmp；当VREF_Sel＝1时，PC0_En有效，PC0输出到Vin+_tmp，内部参考电压VREF输出到Vin-_tmp。当选择外部参考电压时，内部参考电压VREF关断，PC1_En和PC0_En同时有效，PC0输出到Vin+_tmp，PC1输出到Vin-_tmp。当交换控制信号Comp_Ex＝0时，Vin+_tmp输出到Vin+，Vin-_tmp输出到Vin-；当Comp_Ex＝1时，Vin+_tmp输出到Vin-，Vin-_tmp输出到Vin+。
如图3所示，输入选择模块的电路结构为：包括反相器inv_101、inv_102和inv_103，传输门TG_101、TG_102、TG_103和TG_104，以及二选一选择器Mux21_101和Mux21_102；其具体连接关系为：输入端参考电压选择信号VREF_Sel接传输门TG_101的PMOS栅端，和反相器inv_101的输入端，以及传输门TG_102的NMOS栅端；反相器inv_101的输出接传输门TG_101的NMOS栅端和TG_102的PMOS栅端；内部参考电压VREF接传输门TG_101的输入端和TG_102的输入端；端口输入使能位PC0_En接反相器inv_102的输入端和传输门TG_103的NMOS栅端；反相器inv_102的输出接传输门TG_103的PMOS栅端；PC0接传输门TG_103的输入端；端口输入使能位PC1_En接反相器inv_103的输入端和传输门TG_104的NMOS栅端；反相器inv_103的输出接传输门TG_104的PMOS栅端；PC1接传输门TG_104的输入端；传输门TG_101的输出与传输门TG_103的输出一起接到二选一选择器Mux21_101的0输入端和二选一选择器Mux21_102的1输入端；传输门TG_102的输出与传输门TG_104的输出一起接到二选一选择器Mux21_101的1输入端和二选一选择器Mux21_102的0输入端；交换控制信号Comp_Ex接二选一选择器Mux21_101和Mux21_102的选择控制端；二选一选择器Mux21_101的输出为比较器的正端输入信号Vin+；二选一选择器Mux21_102的输出为比较器的负端输入信号Vin-。
如图4所示，比较器电路在比较器开关信号Comp_On有效时，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，比较器输出Vout输出高电平信号，否则输出低电平信号，比较器电路同时为输出模块的滤波单元提供电压偏置Vb；当比较器开关信号Comp_On无效时，比较器电路关闭，比较器电路输出始终为低电平，以此来节省功耗。在比较器电路中，PMOS管M201和M202、电阻R201以及NMOS管M214一起用于产生比较器电路和输出模块中滤波单元工作的偏置电压Vb；PMOS管M203、M204、M205、M206和M207，以及NMOS管M215、M216、M218和M219一起组成第一级比较器电路；PMOS管M208、M209、M210、M211和M212，以及NMOS管M221、M222、M224和M225一起组成第二级比较器电路；第一级比较器的输出接第二级比较器的输入端，从而使得比较器电路的精度更高；PMOS管M213，以及NMOS管M217、M220、M223和M226一起用于当比较器开关信号Comp_On无效时关闭比较器电路，并使比较器输出Vout始终为低电平。
如图4所示，比较器电路的结构为：包括PMOS管M201、M202、M203、M204、M205、M206、M207、M208、M209、M210、M211、M212和M213，NMOS管M214、M215、M216、M217、M218、M219、M220、M221、M222、M223、M224、M225和M226，电阻R201，以及反相器inv_201和inv_202；其具体连接关系为：比较器开关信号Comp_On接M201、M213和M214的栅端，以及反相器inv_201的输入端；M201、M202、M203、M204、M207、M208、M211、M212和M213的源端和衬底接电源VCC；M201的漏端、M202的栅端和漏端、M204的栅端和M208的栅端一起接电阻R201及输出电压偏置Vb；电阻R201接M214的漏端；M214的衬底与源端接地；M203的栅端和漏端、M215的漏端、以及M210的栅端相连；M204的漏端、M205的源端和衬底、以及M206的源端和衬底相连；M205的栅端接Vin-，漏端接M216的漏端和栅端，M215的栅端以及M217的漏端；M206的栅端接Vin+，漏端接M218的漏端和栅端，M219的栅端以及M220的漏端；M215、M216、M217、M218、M219以及M220的衬底和源端接地；反相器inv_201的输出接M217、M220、M223和M226的栅端；M207的栅端和漏端与M209的栅端、M219的漏端相连；M208的漏端与M209的源端和衬底、以及M210的源端和衬底相连；M209的漏端与M221的漏端和栅端、M222的栅端、M223的漏端相连；M210的漏端与M224的漏端和栅端、M225的栅端、M226的漏端相连；M221、M222、M223、M224、M225和M226的衬底和漏端接地；M211的栅端和漏端与M212的栅端以及M222的漏端相连；M212的漏端、M213的漏端、M225的漏端与反相器inv_202的输入端相连；反相器inv_202的输出为比较器电路输出Vout。
如图5所示，输出模块接收来自第1控制寄存器的交换控制信号Comp_Ex和第2控制寄存器的比较器输出滤波控制位Vout_F。输出模块首先根据交换控制信号Comp_Ex选择是否对比较器电路输出的Vout进行反相，当Comp_Ex＝1时，对Vout进行反向输出到Vout_t，否则直接将Vout输出到Vout_t。接下来根据比较器输出滤波控制Vout_F选择是否对Vout_t进行RC滤波，当Vout_F＝1时，Vout_t经过滤波单元后输出到Comp_Out，否则直接将Vout_t输出到Comp_Out。
如图5所示，输出模块的电路结构为：包括反相器inv_301和inv_302，二选一选择器Mux21_301和Mux21_302，二输入与非门nand21_301和滤波单元；其具体连接关系为：比较器电路的输出Vout接反相器inv_301的输入端；比较器电路的输出Vout、反相器inv_301的输出和交换控制信号Comp_Ex分别接二选一选择器Mux21_301的0输入端，1输入端和控制端；二选一选择器Mux21_301的输出接反相器inv_302的收入端；反相器inv_302的输出和比较器输出滤波控制位Vout_F分别接二输入与非门nand21_301的两个输入端；二输入与非门nand21_301的输出接滤波单元的in端；比较器开关控制信号Comp_On和电压偏置Vb输入到滤波单元；二选一选择器Mux21_301的输出、滤波单元的out端和比较器输出滤波控制位Vout_F分别接二选一选择器Mux21_302的0输入端、1输入端和控制端；二选一选择器Mux21_302输出为模拟比较器的输出Comp_Out。
如图6所示为滤波单元的结构示意图，滤波单元可有效避免由于比较器输入端电压差很小时引起的输出振荡，以及由于系统内部和外部的寄生效应和信号线、电源线、和系统其它部分之间的交叉耦合导致的比较器输出振荡。当比较器开关信号Comp_On有效时，接收来自比较器电路的电压偏置Vb，对比较器电路输出信号Vout_t进行RC滤波后输出。当比较器开关信号Comp_On无效时，滤波单元输出低电平信号。在滤波单元中，PMOS管M401和M402，以及NMOS管M403和M404构成第一级RC电路，其中M402用于做电阻，M404用作电容，用于滤除比较器输出为高电平时的低电平毛刺；PMOS管M405和M406，NMOS管M407和M408构成第二级RC电路，其中M406用于做电阻，M408用作电容，用于滤除比较器输出为低电平时的高电平毛刺；PMOS管M409和M410，以及NMOS管M411构成第一级带使能端的反相器；PMOS管M412和M413，以及NMOS管M414构成第二级带使能端的反相器；两级反相器用于对滤波后信号的整形输出。NMOS管M415用于当比较器电路关闭时，使得滤波单元输出低电平信号。
滤波单元的电路结构为：包括PMOS管M401、M402、M405、M406、M409、M410、M412和M413，NMOS管M403、M404、M407、M408、M411、M414和M415，以及反相器inv_401；其具体连接关系为：滤波单元的输入端in接M401和M403的栅端；电压偏置Vb接M402、M406、M410和M413的栅端；比较器开关信号Comp_On接反相器inv_401的输入；反相器inv_401的输出接M415的栅端；M401、M405、M409和M412的源端和衬底接电源VCC；M401的漏端接M402的源端；M402的衬底接电源VCC，漏端与M403的漏端、M404的栅端、M405的栅端以及M407的栅端相连；M403的源端和衬底，M404的源端、漏端和衬底，M407的源端和衬底，M408的源端、漏端和衬底，M411的源端和衬底，M414的源端和衬底，M415的源端和衬底一起与地GND相连；M405的漏端接M406的源端；M406的衬底接电源VCC，漏端与M407的漏端、M408的栅端、M409的栅端以及M411的栅端相连；M409的漏端接M410的源端；M410的衬底接电源VCC，漏端与M411的漏端、M412的栅端以及M414的栅端相连；M412的漏端与M413的源端相连；M413的衬底接电源VCC，漏端与M414的漏端、以及M415的漏端相连，并接滤波单元的输出out。
如图7所示，中断模块用于产生中断标志位的置位和清零信号以及系统中断请求信号。接收比较器的输出Comp_Out，根据中断边沿选择信号Comp_IES选择在上升沿或下降沿产生比较器中断，并产生中断标志置位信号Set_Comp_IFG输出给第1控制寄存器，用于中断标志位的置位；根据中断标志位Comp_IFG和中断使能位Comp_IE产生中断请求信号IRQ发送给系统；当中断应答信号有效或清零信号有效时，产生中断标志清零信号Clr_Comp_IFG输出给第1控制寄存器，用于中断标志位的清零。
如图7所示，中断模块的电路结构为：包括反相器inv_501、inv_502和inv_503，二输入与门and21_501、and21_502和and21_503，二选一选择器Mux21_501和Mux21_502，二输入与非门nand21_501，以及D触发器DFF_501；其具体的连接关系为：比较器输出结果Comp_Out接反相器inv_502的输入端和二选一选择器Mux21_502的0输入端；反相器inv_502的输出和中断边沿选择位Comp_IES分别接二选一选择器Mux21_502的1输入端和选择端；二选一选择器Mux21_501的输出接D触发器DFF_501的时钟端；中断标志位Comp_IFG接反相器inv_501的输入端、反相器inv_503的输入端；反相器inv_501的输出、D触发器DFF_501的Q端输出以及电源VCC分别接二选一选择器Mux21_501的选择端、0输入端和1输入端；二选一选择器Mux21_501的输出接D触发器DFF_501的数据输入端；反相器inv_503的输出和清零信号CLR接二输入与门and21_501的两个输入端；二输入与门and21_501的输出接D触发器DFF_501的清零端；清零信号CLR与中断应答信号IRACC接二输入与门and21_502的两个输入端；二输入与门and21_502的输出为比较器中断标志清零信号Clr_Comp_IFG；二输入与门and21_502的输出与D触发器DFF_501的Q输出端分别接二输入与非门nand21_501的两个输入端；二输入与非门nand21_501的输出为中断标志置位信号Set_Comp_IFG；中断使能位Comp_IE与中断标志位Comp_IFG分别接二输入与门and21_503的两个输入端；二输入与门and21_503的输出为中断请求信号IRQ。
本发明的模拟电压比较器可以支持微控制器、嵌入式处理器或SoC芯片，微控制器、嵌入式处理器或SoC芯片中的模拟电压比较器均可采用本发明所述模拟电压比较器实现。相对于现有的模拟电压比较器功能比较单一，参考电压固定，输出存在振荡，使用不够灵活等特点；本发明采用了模块化的设计思路，可容易应用到其它微控制器、嵌入式处理器和SoC芯片的设计中，并且易于与其它模块配合；本发明可通过寄存器组的配置实现精准的斜坡A/D转换、电源电压管理以及外部模拟信号的检测功能；本发明可选择三种内部参考源或外部参考源作为参考电压，以及比较器输入端信号，使得比较器使用更加灵活，可比较的电压范围更宽泛；本发明设置的滤波单元，可有效避免由于比较器输入端电压差很小时引起的输出振荡，以及由于系统内部和外部的寄生效应和信号线、电源线、和系统其它部分之间的交叉耦合导致的比较器输出振荡，保证了比较器输出的精度、分辨率和稳定性。本发明中比较器电路和参考电压产生器可根据需要关闭，从而节省了功耗。另外，本发明还具有结构及工作流程简单的特点。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (11)

1.一种模拟电压比较器，其特征在于：包括参考电压产生器、输入选择模块、比较器电路、输出模块、控制寄存器组和中断模块；
参考电压产生器，用于在控制寄存器组的控制下产生内部参考电压并提供给输入选择模块；
输入选择模块，在控制寄存器组的控制下选择比较器电路的正端输入信号Vin+和负端输入信号Vin-；
比较器电路，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，输出高电平信号，并将输出信号发送到输出模块；
输出模块，在控制寄存器组的控制下对比较器电路输出信号进行反向或进行RC滤波并产生最终的模拟电压比较器输出信号Comp_Out，发送给控制寄存器组供用户读取，同时发送给中断模块；
中断模块，用于当中断发生和响应时分别产生中断标志的置位和清零信号，并发送给控制寄存器组，以及在中断发生时，产生系统中断请求信号；
所述的控制寄存器组包括第1控制寄存器和第2控制寄存器；
第1控制寄存器为八位寄存器，包含比较器开关控制位Comp_On、交换控制位Comp_Ex、输入端参考电压选择位VREF_Sel、两位参考电压选择位REF_S[1:0]、中断边沿选择位Comp_IES、中断使能位Comp_IE和中断标志位Comp_IFG；
比较器开关控制位Comp_On用于开关模拟电压比较器；
交换控制位Comp_Ex用于交换输入选择模块的输出，即交换选择比较器电路的正端输入信号Vin+和负端输入信号Vin-，以及控制输出模块对比较器电路输出信号进行反向；
输入端参考电压选择位VREF_Sel用于选择将参考电压加在比较器电路的正端或负端；
两位参考电压选择位REF_S[1:0]用于控制参考电压产生器选择外部参考源、0.25*VCC、0.50*VCC或二极管参考电压中的一个作为参考电压VREF；
中断边沿选择位Comp_IES提供给中断模块，用于选择上升沿或下降沿产生中断；中断使能位Comp_IE用于控制中断模块产生中断请求；中断标志位Comp_IFG用于反映中断产生的状态；
第2控制寄存器为八位寄存器，包含四位保留位、PC1端口输入使能位PC1_En、PC0端口输入使能位PC0_En、比较器输出滤波控制位Vout_F、比较器输出位Comp_O；
PC1端口输入使能位PC1_En和PC0端口输入使能位PC0_En分别用于输入选择模块PC1端口和PC0端口的输入控制；比较器输出滤波控制位Vout_F用于控制输出模块是否对比较器电路输出信号进行RC滤波；比较器输出位Comp_O用于反映模拟电压比较器的输出电平值。
2.根据权利要求1所述的模拟电压比较器，其特征在于：还包括地址译码与读写控制逻辑，它与控制寄存器组配合，接收系统配置信息生成模拟电压比较器工作的控制信号。
3.根据权利要求2所述的模拟电压比较器，其特征在于：地址译码与读写控制逻辑接收地址总线ABUS上的目标寄存器地址，系统发出的读写信号R/W、时钟信号CLK和清零信号CLR，经过译码后，产生对控制寄存器组进行读写的控制信号WR_En1、RD_En1、WR_En2、RD_En2和R2D_En；其中WR_En1、WR_En2为写使能信号，RD_En1、RD_En2和R2D_En为读使能信号。
4.根据权利要求1所述的模拟电压比较器，其特征在于：
所述的第1控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En1有效时，将数据总线DBUS<7:0>上的配置信息写入第1控制寄存器；当读使能信号RD_En1和R2D_En信号同时有效时，将第1控制寄存器的值读出到数据总线DBUS<7:0>上；
所述的第2控制寄存器，通过系统清零信号CLR进行清零；在时钟信号CLK的控制下，当写使能信号WR_En2有效时，将数据总线DBUS<7:0>上的配置信息写入第2控制寄存器；当读使能信号RD_En2和R2D_En信号同时有效时，将第2控制寄存器的值读出到数据总线DBUS<7:0>上。
5.根据权利要求1所述的模拟电压比较器，其特征在于：
参考电压产生器接收来自第1控制寄存器的比较器开关控制位Comp_On和参考电压选择位REF_S[1:0]；当模拟比较器开关控制位Comp_On有效时，根据参考电压选择位REF_S[1:0]的值选择参考电压VREF：当REF_S[1:0]＝00时选择外部参考源；当REF_S[1:0]＝01时选择0.25*VCC；当REF_S[1:0]＝10时选择0.50*VCC；当REF_S[1:0]＝11时选择二极管参考电压；当模拟比较器开关控制位Comp_On无效时或者参考电压选择位REF_S[1:0]＝00即选择外部参考源时，参考电压产生器关闭。
6.根据权利要求1所述的模拟电压比较器，其特征在于：
输入选择模块接收来自第1控制寄存器的参考电压选择位输入端参考电压选择位VREF_Sel和交换控制位Comp_Ex、来自第2控制寄存器的端口输入使能位PC1_En和PC0_En、内部参考电压VREF和外部端口输入信号PC0和PC1；
当选择内部参考电压且VREF_Sel＝0时，内部参考电压VREF输出到Vin+_tmp，PC1_En有效，PC1输出到Vin-_tmp；当选择内部参考电压且VREF_Sel＝1时，PC0_En有效，PC0输出到Vin+_tmp，内部参考电压VREF输出到Vin-_tmp；
当选择外部参考电压时，内部参考电压VREF关断，PC1_En和PC0_En同时有效，PC0输出到Vin+_tmp，PC1输出到Vin-_tmp；
当交换控制位Comp_Ex＝0时，Vin+_tmp输出到Vin+，Vin-_tmp输出到Vin-；当Comp_Ex＝1时，Vin+_tmp输出到Vin-，Vin-_tmp输出到Vin+。
7.根据权利要求1所述的模拟电压比较器，其特征在于：
比较器电路在比较器开关控制位Comp_On有效时，对正端输入信号Vin+和负端输入信号Vin-的电压进行比较，当正端电压大于负端电压时，比较器输出Vout输出高电平信号，否则输出低电平信号，比较器电路同时为输出模块的滤波单元提供电压偏置Vb；当比较器开关控制位Comp_On无效时，比较器电路关闭，比较器电路输出始终为低电平。
8.根据权利要求1所述的模拟电压比较器，其特征在于：
输出模块接收来自第1控制寄存器的交换控制位Comp_Ex和第2控制寄存器的比较器输出滤波控制位Vout_F；输出模块首先根据交换控制位Comp_Ex选择是否对比较器电路输出的Vout进行反相，当交换控制位Comp_Ex＝1时，对Vout进行反向输出到Vout_t，否则直接将Vout输出到Vout_t；接下来根据比较器输出滤波控制Vout_F选择是否对Vout_t进行RC滤波，当Vout_F＝1时，Vout_t经过滤波单元后输出到Comp_Out，否则直接将Vout_t输出到Comp_Out。
9.根据权利要求8所述的模拟电压比较器，其特征在于：当比较器开关控制位比较器开关控制位Comp_On有效时，输出模块接收来自比较器电路的电压偏置Vb，对比较器电路输出信号Vout_t进行RC滤波后输出，当比较器开关控制位比较器开关控制位Comp_On无效时，输出模块输出低电平信号。
10.根据权利要求1所述的模拟电压比较器，其特征在于：
中断模块接收模拟电压比较器的输出Comp_Out，根据中断边沿选择位Comp_IES选择在上升沿或下降沿产生比较器中断，并产生中断标志置位信号Set_Comp_IFG输出给第1控制寄存器，用于中断标志位的置位；根据中断标志位Comp_IFG和中断使能位Comp_IE产生中断请求信号IRQ发送给系统；当中断应答信号IRACC有效或系统清零信号CLR有效时，产生中断标志清零信号Clr_Comp_IFG输出给第1控制寄存器，用于中断标志位的清零。
11.一种微控制器，其特征在于：微控制器中的比较器采用如权利要求1～10中任一项所述模拟电压比较器实现。
CN201811124018.7A 2018-09-26 2018-09-26 一种模拟电压比较器 Active CN109217851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811124018.7A CN109217851B (zh) 2018-09-26 2018-09-26 一种模拟电压比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811124018.7A CN109217851B (zh) 2018-09-26 2018-09-26 一种模拟电压比较器

Publications (2)

Publication Number Publication Date
CN109217851A CN109217851A (zh) 2019-01-15
CN109217851B true CN109217851B (zh) 2022-06-28

Family

ID=64981734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811124018.7A Active CN109217851B (zh) 2018-09-26 2018-09-26 一种模拟电压比较器

Country Status (1)

Country Link
CN (1) CN109217851B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113406877B (zh) * 2021-05-20 2022-09-23 西北核技术研究所 基于特征点的脉冲信号高时间精度测量方法和系统
CN113405614A (zh) * 2021-07-01 2021-09-17 杭州万高科技股份有限公司 一种计量电路及水气表
CN116760417B (zh) * 2023-08-21 2024-01-02 北京紫光芯能科技有限公司 比较器、用于比较器的控制方法及装置、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545902A (zh) * 2012-01-17 2012-07-04 中国科学院半导体研究所 一种多步单斜模拟数字信号转换装置
CN104571263A (zh) * 2014-12-30 2015-04-29 北京时代民芯科技有限公司 一种片上定时器
CN104753505A (zh) * 2013-12-27 2015-07-01 索尼公司 比较器电路及其控制方法、a/d转换电路和显示装置
CN105577139A (zh) * 2014-11-06 2016-05-11 中国科学院微电子研究所 一种rc振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545902A (zh) * 2012-01-17 2012-07-04 中国科学院半导体研究所 一种多步单斜模拟数字信号转换装置
CN104753505A (zh) * 2013-12-27 2015-07-01 索尼公司 比较器电路及其控制方法、a/d转换电路和显示装置
CN105577139A (zh) * 2014-11-06 2016-05-11 中国科学院微电子研究所 一种rc振荡器
CN104571263A (zh) * 2014-12-30 2015-04-29 北京时代民芯科技有限公司 一种片上定时器

Also Published As

Publication number Publication date
CN109217851A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN109217851B (zh) 一种模拟电压比较器
CN103152029B (zh) 灵活的低功率转换速率控制输出缓冲器
CN110544495B (zh) 电压控制装置及存储器系统
US20060248326A1 (en) Fast and compact circuit for bus inversion
TWI520151B (zh) 適用於ｄｄｒ的信號傳輸電路
US7800426B2 (en) Two voltage input level shifter with switches for core power off application
CN108733190B (zh) 一种电源电压监视器
CN106664270B (zh) 数据通信系统、数据通信装置以及传感器装置
CN113704157A (zh) 一种基于总线控制多路不同电平复位信号的系统
JP3746273B2 (ja) 信号レベル変換回路
JP2006279273A (ja) インタフェース回路
US7545171B2 (en) Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system
EP2887177B1 (en) Stacked clock distribution for low power devices
US6384631B1 (en) Voltage level shifter with high impedance tri-state output and method of operation
US20040252574A1 (en) Word line transistor stacking for leakage control
US6534806B1 (en) System for generating a reference voltage
TW201134096A (en) Output pad system and pad driving circuit thereof
KR20010051087A (ko) 전송속도의 향상에 적합한 버스시스템
US20090243693A1 (en) Circuit for providing deterministic logic level in output circuit when a power supply is grounded
US20180226972A1 (en) Low Power Buffer with Voltage Conversion
JP2008258816A (ja) 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム
CN112559411B (zh) 一种基于ttl与lvttl接口的转换电路
CN219592267U (zh) 一种电平转换器
JP2012147278A (ja) 半導体装置
TW200921701A (en) Memory reset apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant