JP2008258816A - 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム - Google Patents
半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム Download PDFInfo
- Publication number
- JP2008258816A JP2008258816A JP2007097349A JP2007097349A JP2008258816A JP 2008258816 A JP2008258816 A JP 2008258816A JP 2007097349 A JP2007097349 A JP 2007097349A JP 2007097349 A JP2007097349 A JP 2007097349A JP 2008258816 A JP2008258816 A JP 2008258816A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- signal
- output terminal
- output
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
【課題】送信側の半導体装置の出力端子の駆動能力を、受信側の半導体装置に必要十分な駆動能力とすることができる半導体装置を提供する。
【解決手段】半導体装置100は、装置内の制御情報111を元に端子130の駆動能力を変更する回路120を有する。受信側の半導体装置160,170が複数ある場合には、それぞれに対して出力端子130の駆動能力を最適な設定とすることができるため、これまで必要であったダンピング抵抗をはじめとする付加部品の点数を低減することができる。また、これよりシステムコストを低減させ、あるいは実装スペースを低減させ、あるいはシステム全体の信頼性を向上させることができる。
【選択図】図1
【解決手段】半導体装置100は、装置内の制御情報111を元に端子130の駆動能力を変更する回路120を有する。受信側の半導体装置160,170が複数ある場合には、それぞれに対して出力端子130の駆動能力を最適な設定とすることができるため、これまで必要であったダンピング抵抗をはじめとする付加部品の点数を低減することができる。また、これよりシステムコストを低減させ、あるいは実装スペースを低減させ、あるいはシステム全体の信頼性を向上させることができる。
【選択図】図1
Description
本発明は、半導体装置に関し、より具体的には、出力端子の駆動能力切り替え方法に関する。
半導体装置の高速化に伴い、半導体装置相互の間で伝送する信号速度も高速化している。半導体装置間で伝送する信号は、半導体装置外の要因(例えば、プリント基板の設計方法や電源電圧の変動など)によって波形が歪む。具体的には、オーバーシュートやアンダーシュートの影響で正しく信号が伝送できなくなる場合がある。
通常、半導体装置を含むシステムにおいて、送信側の第1の半導体装置は、受信側の第2の半導体装置あるいは第3の半導体装置と接続する。その際、第1の半導体装置と第2の半導体装置の伝送線路は、それぞれの半導体装置の特性インピーダンスと整合させることで伝送波形が歪まないようにすることができる(特許文献1)。
しかし、送信側の第1の半導体装置に対して、複数の受信側の第2の半導体装置、および第3の半導体装置を接続する場合、第1の半導体装置と第2の半導体装置間、および第1の半導体装置と第3の半導体装置間のそれぞれのインピーダンス整合をとることは出来ても、両者を満たすインピーダンス整合を取ることは困難である。
例えば、送信側の第1の半導体装置に対して、第2あるいは第3の半導体装置として高速クロック同期フラッシュメモリ、あるいは非同期周辺ペリフェラル素子を接続している場合が該当する。
図2は従来の半導体装置100,160,170を備えるシステム構成を示す図である。従来では、設定レジスタ200の内容によって、制御情報に依存することなく送信側の第1の半導体装置100の出力端子130の駆動能力を決定していた。
従来のシステム設計においては、送信側の第1の半導体装置100の出力端子130の駆動能力を、受信側の半導体装置160,170の中でも、最も駆動能力を必要とするものにあわせて設計や設定を行ってきた。
その際、必要以上の駆動能力となった場合のオーバーシュートあるいはアンダーシュートなどの問題には、伝送線路にダンピング抵抗を挿入するなどしてインピーダンス整合を施し、受信側の半導体装置160,170にあわせた波形整形を行い、信号の伝送を保証していた。
しかし、ダンピング抵抗などによる波形整形、あるいは受信側の半導体装置160,170での対策(特許文献2)だけでは、受信側の第2あるいは第3の半導体装置160,170に対しての伝送保証はできても、送信側の第1の半導体装置100の出力端子130の駆動能力を、受信側の第2あるいは第3の半導体装置160,170に必要十分な駆動能力とすることができないため、受信側の第2の半導体装置160および第3の半導体装置170を含むシステムの電力が増大してしまうという課題があった。
本発明は、上記従来の事情に鑑みてなされたものであって、送信側の半導体装置の駆動能力を、受信側の半導体装置に必要十分な駆動能力とすることができる半導体装置、半導体装置の駆動能力を制御する方法およびシステムを提供することを目的とする。
本発明に係る半導体装置は、他の半導体装置に接続される半導体装置であって、前記他の半導体装置に対する制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御する。
これによれば、受信側の半導体装置に対する駆動能力を必要十分なものにできるため、送信側の半導体装置の消費電力を下げながら、送信側から受信側への伝送保証を実現することができる。
また、本発明に係る半導体装置は、前記他の半導体装置へ信号を出力する出力端子を備え、前記他の半導体装置に対する制御情報に基づいて、前記出力端子の出力電流を制御するものである。また、本発明に係る半導体装置は、前記他の半導体装置へ信号を出力する出力端子を備え、前記他の半導体装置に対する制御情報に基づいて、前記他の半導体装置と接続される前記出力端子の出力電圧を制御するものである。また、本発明に係る半導体装置は、前記他の半導体装置へ信号を出力する出力端子を備え、前記他の半導体装置に対する制御情報に基づいて、前記出力端子における出力インピーダンスを制御するものである。
これによれば、出力端子の出力電流、出力電圧または出力インピーダンスを、受信側の半導体装置に適した必要十分な値に設定できるため、送信側の半導体装置の消費電力を下げることができる。
また、本発明に係る半導体装置は、能動にする他の半導体装置に対応するアドレス値に基づいて、制御信号を生成する駆動能力制御回路と、前記制御信号に基づいて、前記出力端子を、前記能動にする他の半導体装置に対応する駆動能力に設定する駆動能力変更回路とを備える。また、本発明に係る半導体装置は、前記駆動能力変更回路が、前記制御信号に応じて出力電流を設定する出力電流決定回路と、前記制御信号に応じて出力電圧を設定する出力電圧決定回路と、前記制御信号に応じて出力インピーダンスを決定する出力インピーダンス決定回路とを有するものである。
これによれば、受信側の半導体装置が複数存在する場合であっても、出力端子の駆動能力を、受信側の半導体装置それぞれに適したものにできるため、消費電力を下げることができる。
また、本発明の方法は、他の半導体装置に接続される半導体装置の駆動能力を制御する方法であって、前記他の半導体装置に対する制御情報を生成し、生成した前記制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御するものである。
また、本発明の方法は、前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電流を制御するものである。
また、本発明の方法は、前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電圧を制御するものである。
また、本発明の方法は、前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力インピーダンスを制御するものである。
また、本発明のシステムは、複数の半導体装置が接続されるシステムであって、前記半導体装置は、他の半導体装置に対する制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御する。また、本発明のシステムは、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電流を制御するものである。また、本発明のシステムは、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電圧を制御するものである。また、本発明のシステムは、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力インピーダンスを制御するものである。
これによれば、出力端子の駆動能力を最適な設定とすることができるため、半導体装置間の伝送保証に加え、システム全体の消費電力を下げることができる。また、これまで必要であったダンピング抵抗をはじめとする付加部品の点数を低減することにより、システムコストあるいは実装スペースを低減し、さらにシステム全体の信頼性を向上することができる。
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
図1は、本発明の実施形態にかかる半導体装置を含むシステムの構成例を示している。具体的には、送信側の第1の半導体装置100、受信側の第2の半導体装置160、受信側の第3の半導体装置170、および回路切断スイッチ180からなる。
送信側の第1の半導体装置100は、受信側の第2の半導体装置160および第3の半導体装置170がそれぞれ有する複数の入力端子のそれぞれと接続される複数の出力端子130と、複数の出力端子130のステートに応じて生成された制御情報111を出力するステートマシン140と、制御情報111に基づいて、能動にする受信側の半導体装置(受信側の第2の半導体装置160または第3の半導体装置170)に対応する駆動能力を各出力端子130に設定するための制御信号cntを生成する駆動能力制御回路110と、駆動能力制御回路110が生成した制御信号cntに基づいて、出力端子130の駆動能力を変更する駆動能力変更回路120とを備えて構成される。また、送信側の第1の半導体装置100は、複数の出力端子130のそれぞれと、受信側の第2の半導体装置160や第3の半導体装置170が有する複数の入力端子のそれぞれとが、いくつかの信号(ここでは、CLK、ADV、ADQ[15:0]、RE、WE、CS0、CS1)をそれぞれ伝送する複数の信号線を介して接続している。
図1において、受信側の第2の半導体装置160はCS0信号が能動状態のとき(例えば、負論理の場合は論理L)、受信側の第3の半導体装置170はCS1信号が能動状態のときの制御情報111によって、CS0信号あるいはCS1信号、および他のCLK、ADV、ADQ[15:0]、RE、WE信号をあらかじめ設計あるいは設定した駆動能力で能動状態とする。
本発明に係る半導体装置100は、従来の技術と異なり、バス190のアドレスA[31:0]などの制御情報111を元に駆動能力制御回路110が生成したcnt信号123によって、それぞれの出力端子130に接続された各駆動能力変更回路120を制御し、各駆動能力変更回路120からの出力信号に応じて、送信側の第1の半導体装置100の各出力端子130の駆動能力を必要十分な値に設定する構成を備える。なお、バス190のアドレスA[31:0]は、例えば、能動にする受信側の第2の半導体装置160に対応するアドレス値を示す。
駆動能力制御回路110の出力cnt信号123は、例えば、図6に示した表610に例示する論理で能動状態とする。駆動能力制御回路110の具体例としては、バス190のアドレスA[31:0]とインバータ601を用いて回路600のように構成しても良い。
駆動能力変更回路120は、具体例として図7のように構成しても良い。図7に示す駆動能力変更回路120は、ステートに基づくCLK_in信号122および駆動能力制御回路110から出力されたcnt信号123の入力を受けて、出力端子130の駆動能力を設定する信号であるCLK信号を出力する。図7に示す駆動能力変更回路120は、大きく4つの部分からなる。出力電流と出力インピーダンスを決定する第一の出力回路700、およびcnt信号123の状態によって出力電流と出力インピーダンスを決定する第二の出力回路710、cnt信号123の状態によって、出力端子130に印加する出力電圧を決定する出力電圧決定回路720、および入力反転回路730から構成される。
第一の出力回路700は、Pチャネルトランジスタ701、Nチャネルトランジスタ702、50オームの抵抗703から構成される(図7中の抵抗は全て抵抗703と同一値とする)。第二の出力回路710は、Pチャネルトランジスタ701aとNチャネルトランジスタ702aに加えて、cnt信号123が論理LのときにONとなるPチャネルトランジスタ711,711aから構成される。
出力電圧決定回路720は、例えば三端子レギュレータ724を有し、そのリファレンス電圧Vref端子725の電位をPチャネルトランジスタ721とNチャネルトランジスタ722で制御するものである。Pチャネルトランジスタ721がON状態(cnt信号123が論理L)のとき、ダイオード723によって、Vref端子725の電位をあげることができる(例えば、ダイオード723が一般的なシリコンダイオードの場合は0.7V)。
例えば、CLK信号に関して受信側の第2の半導体装置160が、図5のモデル500で示すような電気的に切断する素子502および負荷501でモデル化でき、受信側の第3の半導体装置170が、図5のモデル510で示すような電気的および機械的に切断する回路切断スイッチ180および負荷511でモデル化できるとする(素子502および回路切断スイッチ180はステートマシン140により排他的にON/OFFされる)。
このとき、CLK信号に関してモデル500およびモデル510に最適な駆動能力変更回路120の設定を図3のように行ったと仮定する。図3は、CLK信号について第1の半導体装置100の出力端子130の駆動能力設計例あるいは設定例を示す。
ここでは、駆動能力の内訳として出力電流310、あるいは出力電圧320、あるいは出力インピーダンス330を想定している。また、複数ビットの信号(ここでは、アドレスとデータ信号として時分割で使用するADQ[15:0]信号:図8参照)の場合には、図4のようにそれぞれの信号ビットに対して、同様の設定をしても良い。
このように、受信側の第2の半導体装置160、および第3の半導体装置170が非能動状態のときに電気的に切断できる手段を持つ場合、伝送線路へ接続している非能動対象の負荷501、あるいは511を軽減することができる。
このとき、図3および図4に示したように能動対象の半導体装置に対して最適な駆動能力を設定することで、信号の伝送保証に加え、送信側の第1の半導体装置100を含むシステム全体での消費電力を下げることができる。
また、受信側の半導体装置が複数ある場合には、それぞれに対して出力端子の駆動能力を最適な設定とすることができるため、従来必要であったダンピング抵抗をはじめとする付加部品の点数低減、およびこれによるシステムコスト低減、あるいは実装スペース低減、あるいはシステム全体の信頼性が向上できる。
なお、今回開示された実施の形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
本発明にかかる半導体装置は、装置内の制御情報を元に端子の駆動能力を変更する回路を有し、システムの低消費電力化を可能とするもの等として有用である。
100 送信側の第1の半導体装置
120、121 駆動能力変更回路
130、131 出力端子
140 ステートマシン
160、170 受信側の第2の半導体装置および第3の半導体装置
161、171 受信側の第2の半導体装置の入力端子、および第3の半導体装置の入力端子
180 回路切断スイッチ
200 駆動能力設定レジスタ
300、400 駆動能力設定例
310、410 出力電流設定例
320、420 出力電圧設定例
330、430 出力インピーダンス設定例
500、510 CLK信号の伝送線路について、第2の半導体装置および第3の半導体装置のモデル化例
501、511 負荷
502 電気的に切断可能なスイッチ
600、610 駆動能力制御回路および論理
601 インバータ論理
700,710 出力電流および出力インピーダンス変更回路
703 出力インピーダンス値を決定する抵抗
720 出力電圧設定回路
724 出力電圧を供給する三端子レギュレータ
120、121 駆動能力変更回路
130、131 出力端子
140 ステートマシン
160、170 受信側の第2の半導体装置および第3の半導体装置
161、171 受信側の第2の半導体装置の入力端子、および第3の半導体装置の入力端子
180 回路切断スイッチ
200 駆動能力設定レジスタ
300、400 駆動能力設定例
310、410 出力電流設定例
320、420 出力電圧設定例
330、430 出力インピーダンス設定例
500、510 CLK信号の伝送線路について、第2の半導体装置および第3の半導体装置のモデル化例
501、511 負荷
502 電気的に切断可能なスイッチ
600、610 駆動能力制御回路および論理
601 インバータ論理
700,710 出力電流および出力インピーダンス変更回路
703 出力インピーダンス値を決定する抵抗
720 出力電圧設定回路
724 出力電圧を供給する三端子レギュレータ
Claims (14)
- 他の半導体装置に接続される半導体装置であって、
前記他の半導体装置に対する制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御する半導体装置。 - 請求項1記載の半導体装置であって、
前記他の半導体装置へ信号を出力する出力端子を備え、
前記他の半導体装置に対する制御情報に基づいて、前記出力端子の出力電流を制御する半導体装置。 - 請求項1記載の半導体装置であって、
前記他の半導体装置へ信号を出力する出力端子を備え、
前記他の半導体装置に対する制御情報に基づいて、前記他の半導体装置と接続される前記出力端子の出力電圧を制御する半導体装置。 - 請求項1記載の半導体装置であって、
前記他の半導体装置へ信号を出力する出力端子を備え、
前記他の半導体装置に対する制御情報に基づいて、前記出力端子における出力インピーダンスを制御する半導体装置。 - 請求項2ないし4のいずれか一項記載の半導体装置であって、
能動にする他の半導体装置に対応するアドレス値に基づいて、制御信号を生成する駆動能力制御回路と、
前記制御信号に基づいて、前記出力端子を、前記能動にする他の半導体装置に対応する駆動能力に設定する駆動能力変更回路とを備える半導体装置。 - 請求項5記載の半導体装置であって、
前記駆動能力変更回路は、
前記制御信号に応じて出力電流を設定する出力電流決定回路と、
前記制御信号に応じて出力電圧を設定する出力電圧決定回路と、
前記制御信号に応じて出力インピーダンスを決定する出力インピーダンス決定回路とを有する半導体装置。 - 他の半導体装置に接続される半導体装置の駆動能力を制御する方法であって、
前記他の半導体装置に対する制御情報を生成し、
生成した前記制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御する方法。 - 請求項7記載の半導体装置の駆動能力を制御する方法であって、
前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電流を制御する方法。 - 請求項7記載の半導体装置の駆動能力を制御する方法であって、
前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電圧を制御する方法。 - 請求項7記載の半導体装置の駆動能力を制御する方法であって、
前記制御情報に基づいて、前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力インピーダンスを制御する方法。 - 複数の半導体装置が接続されるシステムであって、
前記半導体装置は、他の半導体装置に対する制御情報に基づいて、前記他の半導体装置に対する駆動能力を制御するシステム。 - 請求項11記載のシステムであって、
前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電流を制御するシステム。 - 請求項11記載のシステムであって、
前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力電圧を制御するシステム。 - 請求項11記載のシステムであって、
前記半導体装置が備える、前記他の半導体装置へ信号を出力する出力端子の出力インピーダンスを制御するシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097349A JP2008258816A (ja) | 2007-04-03 | 2007-04-03 | 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム |
US12/061,458 US7768310B2 (en) | 2007-04-03 | 2008-04-02 | Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices |
CNA2008100905732A CN101281905A (zh) | 2007-04-03 | 2008-04-03 | 半导体设备及切换半导体设备的驱动能力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097349A JP2008258816A (ja) | 2007-04-03 | 2007-04-03 | 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008258816A true JP2008258816A (ja) | 2008-10-23 |
Family
ID=39826417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097349A Withdrawn JP2008258816A (ja) | 2007-04-03 | 2007-04-03 | 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7768310B2 (ja) |
JP (1) | JP2008258816A (ja) |
CN (1) | CN101281905A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181897A (ja) * | 2011-06-30 | 2016-10-13 | ラティス セミコンダクタ コーポレーションLattice Semiconductor Corporation | シングルエンド構成可能マルチモードドライバ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI552522B (zh) * | 2013-03-26 | 2016-10-01 | 奇景光電股份有限公司 | 差動訊號產生電路 |
CN108062054B (zh) * | 2017-12-22 | 2020-11-24 | 深圳市英威腾电气股份有限公司 | 一种模拟量信号输出电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166931A (ja) | 1991-12-16 | 1993-07-02 | Fujitsu Ltd | 半導体集積回路 |
JP2000132975A (ja) | 1998-08-21 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびそれを備えるメモリモジュ―ル |
JP2002016621A (ja) | 2000-06-30 | 2002-01-18 | Haamorinku:Kk | 制御・監視信号伝送システム |
JP3655211B2 (ja) | 2001-06-01 | 2005-06-02 | シャープ株式会社 | 送受信回路及び送受信方法 |
US6563337B2 (en) * | 2001-06-28 | 2003-05-13 | Intel Corporation | Driver impedance control mechanism |
US7301375B2 (en) * | 2003-03-07 | 2007-11-27 | Hynix Semiconductor Inc. | Off-chip driver circuit and data output circuit using the same |
US7126378B2 (en) * | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
US6943588B1 (en) * | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
-
2007
- 2007-04-03 JP JP2007097349A patent/JP2008258816A/ja not_active Withdrawn
-
2008
- 2008-04-02 US US12/061,458 patent/US7768310B2/en not_active Expired - Fee Related
- 2008-04-03 CN CNA2008100905732A patent/CN101281905A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181897A (ja) * | 2011-06-30 | 2016-10-13 | ラティス セミコンダクタ コーポレーションLattice Semiconductor Corporation | シングルエンド構成可能マルチモードドライバ |
Also Published As
Publication number | Publication date |
---|---|
US20080246531A1 (en) | 2008-10-09 |
US7768310B2 (en) | 2010-08-03 |
CN101281905A (zh) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
EP3149601B1 (en) | Systems for setting the address of a module | |
JP4335254B2 (ja) | 参照電圧発生器 | |
US8548069B2 (en) | Data transmission system capable of transmitting interrupt signal without interrupt gate period | |
KR20130062906A (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
KR20090022059A (ko) | 출력드라이버 | |
US20130076404A1 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
CN111857221A (zh) | Cio模式下的快速响应高速转接驱动器通道加电 | |
JP5020625B2 (ja) | インタフェース回路 | |
US7876857B2 (en) | Data receiving apparatus | |
US9819518B2 (en) | Semiconductor device, semiconductor system including the same, and control method of semiconductor device | |
US10892759B1 (en) | Bus driver module with controlled circuit and transition controlled circuit thereof | |
US7554384B2 (en) | Methods and arrangements for generating a control signal for a power converter | |
JP2008258816A (ja) | 半導体装置、半導体装置の駆動能力切り替え方法および半導体装置を含むシステム | |
CN104954005B (zh) | 半导体装置的数据输出电路 | |
JP6950187B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
KR100202767B1 (ko) | 데이타 전송 방식 및 데이타 전송 회로 | |
JP2005295185A (ja) | ドライバ回路及びドライバ回路を有するシステム | |
WO2021039498A1 (ja) | リンギング抑制回路 | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
CN102638258A (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
CN112953221A (zh) | 一种电压转换装置 | |
JP5839781B2 (ja) | 半導体装置 | |
US8547772B2 (en) | Memory power supply circuit | |
EP3092573B1 (en) | Methods for setting the address of a module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091207 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110606 |