JP2005295185A - ドライバ回路及びドライバ回路を有するシステム - Google Patents
ドライバ回路及びドライバ回路を有するシステム Download PDFInfo
- Publication number
- JP2005295185A JP2005295185A JP2004107086A JP2004107086A JP2005295185A JP 2005295185 A JP2005295185 A JP 2005295185A JP 2004107086 A JP2004107086 A JP 2004107086A JP 2004107086 A JP2004107086 A JP 2004107086A JP 2005295185 A JP2005295185 A JP 2005295185A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- driver circuit
- node
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Abstract
【解決手段】 インバータ12b、12dは、それぞれ、第1電圧VTERMの第1電源と第1出力ノードMAINとの間に接続された、第1トランジスタP11と、第1出力ノードMAINと第2電圧GNDの第2電源との間に接続された、第2トランジスタN13と、第2電源と前記第2トランジスタN13との間に設けられ、第2トランジスタN13がオンになった場合でも、第1出力ノードMAINの電圧を第2トランジスタN13のしきい値電圧分だけ、前記第2電圧よりも前記第1電圧側に維持する、電圧維持回路N14とを備える。
【選択図】 図1
Description
第1電圧の第1電源と第1出力ノードとの間に接続された、第1トランジスタと、
前記第1出力ノードと第2電圧の第2電源との間に接続された、第2トランジスタと、
前記第2電源と前記第2トランジスタとの間に設けられ、前記第2トランジスタがオンになった場合でも、前記第1出力ノードの電圧を、前記第1出力ノードが接続されるトランジスタのしきい値電圧近傍に維持する、電圧維持回路と、
を備える第1インバータを有することを特徴とする。
第1電圧の第1電源と第1出力ノードとの間に接続された、第1トランジスタと、
前記第1出力ノードと第2電圧の第2電源との間に接続された、第2トランジスタと、
前記第2電源と前記第2トランジスタとの間に設けられ、前記第2トランジスタがオンになった場合でも、前記第1出力ノードの電圧を、前記第1出力ノードが接続されるトランジスタのしきい値電圧近傍に維持する、電圧維持回路と、
を備える第1インバータを有するドライバ回路を含むことを特徴とする。
図3は、第1実施形態に係るプレドライバ10の構成を示す図である。この図3においては、ハイ側又はロー側の一方の構成のみを示している。すなわち、この図3には、2段のインバータに相当する回路が示されている。
第2実施形態は、上述した第1実施形態を変形して、出力ドライバ12をP型のMOSトランジスタで構成したものである。図8は、本実施形態に係るドライバ回路の構成を示す図であり、上述した図6に対応する図である。
図11は上述した第1実施形態又は第2実施形態のドライバ回路を適用したシリアルインターフェースの構成を示す図である。この図11に示すように、8ビットのパラレル信号がパラレルシリアル変換器40に入力される。
図12は、パーソナルコンピュータのマザーボード50の構成を部分的に示すブロック図である。このマザーボード50には、CPU52と、ASIC54と、拡張スロット56とが設けられている。ASIC54には、上述したドライバ回路とパラレルシリアル変換器とが形成されている。
12 出力ドライバ
P10、P11 P型のMOSトランジスタ
N12〜N15 N型のMOSトランジスタ
R10 抵抗
C10 キャパシタ
Claims (5)
- 第1電圧の第1電源と第1出力ノードとの間に接続された、第1トランジスタと、
前記第1出力ノードと第2電圧の第2電源との間に接続された、第2トランジスタと、
前記第2電源と前記第2トランジスタとの間に設けられ、前記第2トランジスタがオンになった場合でも、前記第1出力ノードの電圧を、前記第1出力ノードが接続されるトランジスタのしきい値電圧近傍に維持する、電圧維持回路と、
を備える第1インバータを有することを特徴とするドライバ回路。 - 前記電圧維持回路は、ダイオード接続された第3トランジスタを備えることを特徴とする請求項1に記載のドライバ回路。
- 前記電圧維持回路は、
前記第2トランジスタと前記第3トランジスタとの間の第1ノードと、前記第2電源との間に接続された、キャパシタと、
前記第1ノードと前記第2電源との間に接続された、第4トランジスタと、
をさらに備えることを特徴とする請求項2に記載のドライバ回路。 - 前記キャパシタの容量は、前記第1電圧と前記第2電圧とを、前記第1出力ノードの浮遊容量と前記キャパシタの容量とで容量分割した値が、前記第1出力ノードが接続されるトランジスタのしきい値電圧近傍になるように設定されている、ことを特徴とする請求項3に記載のドライバ回路。
- 第1電圧の第1電源と第1出力ノードとの間に接続された、第1トランジスタと、
前記第1出力ノードと第2電圧の第2電源との間に接続された、第2トランジスタと、
前記第2電源と前記第2トランジスタとの間に設けられ、前記第2トランジスタがオンになった場合でも、前記第1出力ノードの電圧を、前記第1出力ノードが接続されるトランジスタのしきい値電圧近傍に維持する、電圧維持回路と、
を備える第1インバータを有するドライバ回路を含むことを特徴とするシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004107086A JP3950120B2 (ja) | 2004-03-31 | 2004-03-31 | ドライバ回路及びドライバ回路を有するシステム |
US10/965,661 US7113007B2 (en) | 2004-03-31 | 2004-10-15 | Driver circuit and system including driver circuit |
TW093131762A TWI290418B (en) | 2004-03-31 | 2004-10-20 | Driving circuit and system having the same |
CNB2004100821086A CN100350744C (zh) | 2004-03-31 | 2004-12-15 | 驱动器电路和具有驱动器电路的系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004107086A JP3950120B2 (ja) | 2004-03-31 | 2004-03-31 | ドライバ回路及びドライバ回路を有するシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005295185A true JP2005295185A (ja) | 2005-10-20 |
JP3950120B2 JP3950120B2 (ja) | 2007-07-25 |
Family
ID=35050201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004107086A Expired - Fee Related JP3950120B2 (ja) | 2004-03-31 | 2004-03-31 | ドライバ回路及びドライバ回路を有するシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7113007B2 (ja) |
JP (1) | JP3950120B2 (ja) |
CN (1) | CN100350744C (ja) |
TW (1) | TWI290418B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049672A (ja) * | 2007-08-20 | 2009-03-05 | Nec Electronics Corp | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
JP2013192047A (ja) * | 2012-03-14 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
JP2015002408A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 伝送回路および出力回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7626422B2 (en) * | 2004-10-08 | 2009-12-01 | Samsung Electronics Co., Ltd. | Output driver and method thereof |
US7383373B1 (en) * | 2006-03-21 | 2008-06-03 | Emc Corporation | Deriving corresponding signals |
JP2009124503A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体集積回路装置 |
CN101483426B (zh) * | 2008-01-10 | 2011-10-12 | 普诚科技股份有限公司 | 输出驱动电路 |
US8786321B2 (en) * | 2010-12-30 | 2014-07-22 | Stmicroelectronics International N.V. | Power harvesting in open drain transmitters |
TWI470931B (zh) * | 2011-04-08 | 2015-01-21 | Alpha Imaging Technology Corp | 通用序列匯流排電路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4443715A (en) * | 1982-03-25 | 1984-04-17 | Gte Laboratories Incorporated | Driver circuit |
US4859870A (en) * | 1987-10-14 | 1989-08-22 | Lsi Logic Incorporated | Two-mode driver circuit |
JP2744447B2 (ja) | 1988-11-25 | 1998-04-28 | 株式会社日立製作所 | 信号伝達システム |
JPH04317219A (ja) * | 1991-04-17 | 1992-11-09 | Mitsubishi Electric Corp | 出力回路 |
JP2670651B2 (ja) * | 1991-10-14 | 1997-10-29 | 三菱電機株式会社 | 出力装置 |
JP2002198796A (ja) * | 2000-12-22 | 2002-07-12 | Nec Corp | ドライバ回路 |
US6570415B2 (en) * | 2001-06-06 | 2003-05-27 | Texas Instruments Incorporated | Reduced voltage swing digital differential driver |
-
2004
- 2004-03-31 JP JP2004107086A patent/JP3950120B2/ja not_active Expired - Fee Related
- 2004-10-15 US US10/965,661 patent/US7113007B2/en not_active Expired - Fee Related
- 2004-10-20 TW TW093131762A patent/TWI290418B/zh active
- 2004-12-15 CN CNB2004100821086A patent/CN100350744C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049672A (ja) * | 2007-08-20 | 2009-03-05 | Nec Electronics Corp | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
JP2013192047A (ja) * | 2012-03-14 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
JP2015002408A (ja) * | 2013-06-14 | 2015-01-05 | 富士通株式会社 | 伝送回路および出力回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3950120B2 (ja) | 2007-07-25 |
TW200533067A (en) | 2005-10-01 |
US20050218941A1 (en) | 2005-10-06 |
CN1677859A (zh) | 2005-10-05 |
CN100350744C (zh) | 2007-11-21 |
US7113007B2 (en) | 2006-09-26 |
TWI290418B (en) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
EP3197051A1 (en) | Driving circuit for non-volatile memory | |
US9136827B2 (en) | Power-on reset circuit | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
JP3950120B2 (ja) | ドライバ回路及びドライバ回路を有するシステム | |
KR100197998B1 (ko) | 반도체 장치의 저소비 전력 입력 버퍼 | |
US7724062B2 (en) | Output buffer circuit | |
US20060214717A1 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
JP2005033530A (ja) | 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路 | |
US20220052674A1 (en) | High speed level shifter | |
JP4810338B2 (ja) | レベル変換バススイッチ | |
JP2011119979A (ja) | レベルシフト回路 | |
JP3928938B2 (ja) | 電圧変換回路および半導体装置 | |
US20120262202A1 (en) | Output Buffer | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
US20190058460A1 (en) | Symmetrical dual voltage level input-output circuitry | |
JP2006217612A (ja) | 特に半導体コンポーネント用のコンパレータ回路アッセンブリ | |
JP2007149207A (ja) | 半導体集積回路装置 | |
JP4301404B2 (ja) | 出力バッファ回路 | |
US7826275B2 (en) | Memory circuit with high reading speed and low switching noise | |
US11979155B2 (en) | Semiconductor integrated circuit device and level shifter circuit | |
JP2006067004A (ja) | 出力回路 | |
KR100214079B1 (ko) | 반도체 장치의 레벨쉬프터 | |
CN110164491B (zh) | 缓冲电路以及包括缓冲电路的半导体装置和系统 | |
US20090085640A1 (en) | Level shift device and method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |