CN1677859A - 驱动器电路和具有驱动器电路的系统 - Google Patents

驱动器电路和具有驱动器电路的系统 Download PDF

Info

Publication number
CN1677859A
CN1677859A CN200410082108.6A CN200410082108A CN1677859A CN 1677859 A CN1677859 A CN 1677859A CN 200410082108 A CN200410082108 A CN 200410082108A CN 1677859 A CN1677859 A CN 1677859A
Authority
CN
China
Prior art keywords
mentioned
voltage
transistor
drive circuit
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410082108.6A
Other languages
English (en)
Other versions
CN100350744C (zh
Inventor
串山夏树
奥田龙美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1677859A publication Critical patent/CN1677859A/zh
Application granted granted Critical
Publication of CN100350744C publication Critical patent/CN100350744C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Abstract

本发明所公开的驱动器电路的特征在于：具有第1反相器，该第1反相器具备：连接在第1电压的第1电源和第1输出节点之间的第1晶体管，连接在上述第1输出节点与第2电压的第2电源之间的第2晶体管，以及设置在上述第2电源与上述第2晶体管之间的电压维持电路，即便是在上述第2晶体管变成为ON的情况下，该电压维持电路也把上述第1输出节点的电压维持在连接到上述第1输出节点上的晶体管的阈值电压附近。

Description

驱动器电路和具有驱动器电路的系统
技术领域
本发明涉及驱动器电路和具有驱动器电路的系统，特别是涉及在输出驱动器的前一级上具有前置驱动器的驱动器电路和具有这样的驱动器电路的系统。
背景技术
图1示出了现有的驱动器电路的结构。如该图1所示，驱动器电路由前置驱动器10和输出驱动器12构成。
前置驱动器10采用把多个CMOS反相器20串联连接起来的办法构成。输出驱动器12是CML(电流模式逻辑)类型的输出驱动器，由N型MOS晶体管N1、N2、N3和电阻R1、R2构成。
对晶体管N3施加偏置电压BIAS，为此，晶体管N3起恒流电路的作用。
图2示出了图1所示的驱动器电路的动作波形。如该图2所示，本身为前置驱动器10的输出节点的节点MAIN_P和节点MAIN_N的电压在例如0V与电压VTERM之间摆动。
若设晶体管N1、N2的阈值电压为VTHN，则在节点MAIN_N从低电平(0V)向高电平(电压VTERM)上升时，如果节点MAIN_N的电压在0V到电压VTERM之间则晶体管N1就保持OFF的原状不变。因此，输出端子TX_P的电压就不会降低。然后，在节点MAIN_N的电压变成为VTHN后，输出端子TX_P的电压才开始下降。
另一方面，节点MAIN_P从高电平(电压VTERM)降为低电平(0V)，在节点MAIN_P的电压从电压VTERM下降到电压VTHN时，晶体管N2就变成为OFF。为此，在该时刻，输出端子TX_N的电压上升到高电平(电压VTERM)。
如上所述，由于晶体管N1和晶体管N2的ON/OFF定时错了开来，故输出端子TX_P的电压波形和输出端子TX_N的电压波形，不会成为完整的差动波形。为此，如图2所示，输出端子TX_P在输出的高电平和低电平进行切换时的电压波形与输出端子TX_N的电压波形的交点(VCOMMON)就变成为比中间电位高的电位。就是说，{(输出端子TX_P的电压)+(输出端子TX_N的电压)}/2＝VCOMMON不再是恒定值了。
但是，在驱动器电路所要求的技术规格中，例如，如PCI-EXPRESS那样，有的要求VCOMMON恒定(变动处于规定的范围内)。在这样的情况下，就必须极力避免驱动器电路的VCOMMON变动。
发明内容
本发明的驱动器电路的特征在于：具有第1反相器，该第1反相器包括：
连接在第1电压的第1电源和第1输出节点之间的第1晶体管；
连接在上述第1输出节点与第2电压的第2电源之间的第2晶体管，以及
设置在上述第2电源与上述第2晶体管之间的电压维持电路，该电压维持电路即便是在上述第2晶体管成为ON的情况下，也把上述第1输出节点的电压维持在连接到上述第1输出节点上的晶体管的阈值电压附近。
本发明的系统的特征在于：包括具有第1反相器的驱动器电路，该第1反相器包括：
连接在第1电压的第1电源和第1输出节点之间的第1晶体管；
连接在上述第1输出节点与第2电压的第2电源之间的第2晶体硅，以及
设置在上述第2电源与上述第2晶体管之间的电压维持电路，所述电压维持电路即便是在上述第2晶体管成为ON的情况下，也把上述第1输出节点的电压维持在连接到上述第1输出节点上的晶体管的阈值电压附近。
附图说明
图1是示出了现有的驱动器电路结构的图。
图2是示出了图1的驱动器电路的动作波形的图。
图3是图示出了实施例1的前置驱动器的1个块的结构的图。
图4是示出了图3的前置驱动器电路的动作波形的图。
图5是示出了使用图3的前置驱动器电路的驱动器电路的动作波形的图。
图6是示出了使用实施例1的前置驱动器的驱动器电路结构的图。
图7是示出了实施例1的驱动器电路的变形例的图。
图8是示出了实施例2的驱动器电路结构的图。
图9是示出了图8的驱动器电路的动作波形的图。
图10是示出了实施例2的驱动器电路的变形例的图。
图11是示出了使用各个实施例的驱动器电路的串行接口结构的框图。
图12是示出了图11的串行接口所使用的母板结构的框图。
图13是示出了插入到图12的图形卡的扩展槽内的图形卡结构的框图。
图14是示出了图13的图形卡的变形例的图。
图15是示出了使用各个实施例的驱动器电路的PC卡结构的框图。
具体实施方式
实施例1
图3示出了实施例1的前置驱动器10的结构。在图3中，仅仅示出了高的一侧的或低的一侧的结构。就是说，在该图3中，示出了相当于2级的反相器的电路。
如图3所示，本实施例的前置驱动器电路10由P型的MOS晶体管P10、P11，N型的MOS晶体管P12～P15，以及电容器C10和电阻R10构成。
说得更具体点，用串联连接在电压VTERM的电源与地GND之间的晶体管P10和晶体管N12，构成CMOS反相器。从端子SER_MAIN输入进来的电压信号被输入到晶体管P10的栅极与晶体管N12的栅极。该CMOS反相器的输出从晶体管P10与晶体管N12之间的节点SER_MAIN_B输出。
同样，串联连接在电压VTERM的电源与地GND之间的晶体管P11和晶体管N13也构成CMOS反相器，节点SER_MAIN_B连接到晶体管P11的栅极与晶体管N13的栅极上。该CMOS反相器的输出从晶体管P11与晶体管N13之间的节点MAIN输出。该节点MAIN连接到图1的输出驱动器12中的晶体管N1的栅极或晶体管N2的栅极上。
连接在晶体管N13与地GND之间的晶体管N14的栅极连接到节点MAIN上。就是说，晶体管N14进行二极管连接。为此，如果节点MAIN是低电平，则晶体管N14就变成为OFF，如果节点MAIN是高电平，则晶体管N14将变成为ON。
在晶体管N13与晶体管N14之间的节点与地GND之间并联连接着电容器C10和晶体管N15。向晶体管N15的栅极输入PRECHCAP信号。该PRECHCAP信号从构成互补块的另一个反相器的SER_MAIN_B输入。
在该PRECHCAP信号为高电平的情况下，晶体管N15就变成为ON，积蓄在电容器C10中的电荷进行放电。另一方面，在PRECHCAP信号为低电平的情况下，晶体管N15成为OFF，变成为向电容器C10内积蓄电荷的状态。
电阻R10的一端连接在电压VTERM的电源上，电阻R10的另一端则连接到电容器C10上。如此，即便是晶体管N14、N15都为OFF，电流也会通过电阻R10从电压VTERM流入电容器C10。
如图4所示，假定节点SER_MIAN_B的电压从低电平切换成了高电平。在该情况下，晶体管P11变成为OFF，晶体管N13则变成为ON。为此，节点MAIN就变成为低电平，晶体管N14则变成为OFF。晶体管N14变成为OFF的时间，就是节点MAIN的电压下降到N型晶体管的阈值电压VTHN的时刻。因此，节点MAIN的电压并不下降到0V，而是变成为恒定的电压VTHN。换句话说，节点MIAN的电压被维持在节点MAIN所连接的晶体管N1的阈值电压附近。
为此，输出驱动器12中的晶体管N1、N2的ON/OFF切换的时间变得一致，如图5所示，VCOMMON变成为恒定。就是说，即便是在切换的时间处，也能使输出端子TX_P的电压波形和输出端子TX_N的电压波形维持差动波形，使中间电压VCOMMON的变动极小。
然而，在图3中进行二极管连接的晶体管N14，从晶体管特性的关系可知，节点MAIN的电压变化并不是图4的实线那样，而是变成为虚线那样。就是说，随着节点MAIN的电压的降低，电压的下降速度降低。
然而，在本实施例中，设置有电容器C10。就是说，节点MAIN的电压为高电平的期间，已预先使晶体管N15变成为ON，电容器C10的电荷在放电。在节点SER_MAIN_B变成为高电平的那一时刻，使晶体管N15变成为ON，使电容器10成为可以积蓄电荷的状态。
由于电容器C10尚未积蓄电荷，故节点MAIN的电压被强有力地拉向地的方向，成为接近于图4的实线所示的那样的理想的变化。这时，节点MAIN的电压V如下面这样决定。就是说，若设电容器C10的电容为C，设节点MAIN的杂散电容为C’，则由用V＝(C×VTERM+C’×0)/(C+C’)计算的电压决定。即，由用电容器C10的电容和节点MAIN的杂散电容对电压VTERM和地GND之间的电压进行电容分割后的值决定。在本实施例中，设定该电容分割后的电压V，使之成为N型MOS晶体管的阈值电压VTHN。另外，节点MAIN的杂散电容由输出驱动器12的晶体管N1或晶体管N2的栅极电容或布线电容等决定。
此外，即便是在节点MAIN的电压在阈值电压VTHN成为恒定的情况下，实际上在晶体管N14中也会有亚阈值漏电流。如果该漏电流继续流动，则节点MAIN的电压就从电压VTHN逐渐下降。于是，在本实施例中，通过电阻R10，从电压VTERM供给电流。借助于此，就可以使节点MAIN的电压维持在电压VTHN。
就如由此可知的那样，这些晶体管N14、晶体管N15、电容器C10和电阻R10构成本实施例的电压维持电路。
图6示出了本实施例的驱动器电路的全部结构。如图6所示，前置驱动器10由4个反相器12a到12d构成。此外，用反相器12a和反相器12b构成一个块，用反相器12c和反相器12d构成另一个块。
如上所述，一个块的节点SER_MAIN_B的输入信号被输入到另一个块的晶体管N15的栅极上。具体地说，反相器12b的输入信号被输入到反相器12d的晶体管N15的栅极上，反相器12d的输入信号被输入到反相器12b的晶体管N15的栅极上。反相器12b和反相器12d的输入信号是互补信号，一方变成为使另一方反转后的信号。为此，借助于此，就可以在节点SER_MAIN_B的输入信号为低电平期间内使晶体管N15变成为ON，就可以使电容器C10预先放电。
如上所述，倘采用本实施例的驱动器电路，则可以使输出端子TX_P的电压波形和输出端子TX_N的电压波形的中间电压VCOMMON的变动变成为极小。为此，就可以使驱动器电路的差动输出变成为精度更高的差动输出。
另外，如图7所示，二极管连接的晶体管N14也可以被置换成PN二极管D10。
实施例2
实施例2是使上边所说的实施例1变形后、用P型MOS晶体管构成输出驱动器12的实施例。图8示出了本实施例的驱动器电路的结构，与上边所说的图6对应。
如图8所示，本实施例的驱动器电路中的前置驱动器10由P型MOS晶体管P20～P23、N型MOS晶体管N24、N25、电容器C20和电阻R20构成。此外，输出驱动器12由P型MOS晶体管P30～P32和电阻R33、R34构成。
各个元件的基本作用与上边所说的实施例1是相同的。就是说，晶体管P21为二极管连接，且在节点MAIN(MAIN_N、MIAN_P)的电压变成为比P型MOS晶体管的阈值电压VTHN高的那一时刻变成为OFF。为此，在节点MAIN为高电平时，节点MAIN的电压就不能上升到电压VTERM。换句话说，节点MAIN的电压，维持在节点MAIN所连接的晶体管P30、P31的阈值电压附近。电容器C20的作用是在节点MAIN从低电平切换成高电平时，使得节点MAIN的电压迅速地上升。这些晶体管P21、晶体管P23、电容器C20和电阻R20构成本实施例的电压维持电路。
晶体管P23在节点MAIN为低电平的情况下变成为ON，使电容器C20预先放电，在节点MAIN为高电平时则变成为OFF，成为向电容器C20内积蓄电荷的状态。电阻R20使抵消在晶体管P21中流动的漏电流的电流从电压VTERM向地流动。
图9示出了图8的驱动器电路的动作波形。由图9可知，节点MAIN_P的电压波形和节点MAIN-N的电压波形即便是高电平，也不能上升到电压VTERM。为此，切换晶体管P30和晶体管P31的ON/OFF的定时一致。因此，即便是在切换的定时处，输出端子TX_P的电压波形和输出端子TX-N的电压波形也可以维持互补的形状，可以使VCOMMON的变动变得极小。
另外，如图10所示，二极管连接的晶体管P21也可以被置换成PN二极管D20。
实施例3
图11示出了使用上边所说的实施例1或实施例2的驱动器电路的串行接口的结构。如该图11所示，向并串变换器40输入8位的并行信号。
然后，用该并串变换器40从并行信号变换成串行信号后，向前置驱动器10输入互补型的串行信号。该串行信号在该前置驱动器10中被放大到约10mA到15mA后，向输出驱动器12输入。在输出驱动器12中，互补型的串行信号被放大到20mA左右后，从该芯片输出。从输出驱动器12输出的串行信号被输入到印制基板，通过传送线路42传送下去。
作为这样的串行接口，例如，使用S-ATA、USB、PCI-EXPRESS等。
实施例4
图12的框图示出了个人计算机母板50的局部结构。在该母板50上设置有CPU52、ASIC54和扩展槽56。在ASIC54上形成上边所说的驱动器电路和并串变换器。
为此，插入到扩展槽56内的卡上边的数据用并行信号传送到ASIC54，在ASIC54中变换成串行信号，并在进行了放大后被输入到CPU52。
图13的框图示出了插入到扩展槽56中的图形(GRAPHIC)卡60的局部结构。在该图形卡60中设置有接口62和图形芯片64。在接口62上形成有上边所说的驱动器电路。另外，接口62，如图14所示，也可以内置于图形芯片66内。
图15的框图示出了插入到笔记本型个人计算机的PC卡插槽内的PC卡70的局部结构。PC卡70设置有ASIC72，在该ASIC72内，形成有上边所说的驱动器电路和并串变换器。因此，插入到PC卡插槽内的PC卡70，通过ASIC72与笔记本型个人计算机进行数据的授受。
另外，本发明可以进行种种的变形而不限于上述实施例。例如，本发明的驱动器电路并不限于母板50或图形卡60或PC卡70，也可以组装到其它的种种的系统上使用。
各个元件或电路并不限于上边所说的元件或电路，也可以用进行同等的动作的其它的元件或电路实现。

Claims (20)

1.一种驱动器电路，其特征在于：具有第1反相器，该第1反相器包括：
连接在第1电压的第1电源和第1输出节点之间的第1晶体管；
连接在上述第1输出节点与第2电压的第2电源之间的第2晶体管，以及
设置在上述第2电源与上述第2晶体管之间的电压维持电路，即使在上述第2晶体管变成为ON的情况下，所述电压维持电路也把上述第1输出节点的电压维持在连接到上述第1输出节点上的晶体管的阈值电压附近。
2.根据权利要求1所述的驱动器电路，其特征在于：上述电压维持电路包括进行二极管连接的第3晶体管。
3.根据权利要求2所述的驱动器电路，其特征在于：
上述电压维持电路还包括：
连接在上述第2晶体管和上述第3晶体管之间的第1节点与上述第2电源之间的电容器，以及
连接在上述第1节点与上述第2电源之间的第4晶体管。
4.根据权利要求3所述的驱动器电路，其特征在于：上述电容器的电容被设定为，使得用上述第1输出节点的杂散电容和上述电容器的电容对上述第1电压和上述第2电压进行电容分割后的值为连接到上述第1输出节点上的晶体管的阈值电压附近。
5.根据权利要求4所述的驱动器电路，其特征在于：上述电压维持电路还包括连接在上述第1节点与上述第1电源之间的第1电阻。
6.根据权利要求5所述的驱动器电路，其特征在于：上述第4晶体管在上述第1输出节点的电压是上述第1电压的期间为ON，在上述第1输出节点的电压从上述第1电压切换到上述第2电压时为OFF。
7.根据权利要求6所述的驱动器电路，其特征在于：
向上述第1晶体管的栅极和上述第2晶体管的栅极输入输入信号，以及
向上述第4晶体管的栅极输入使上述输入信号反相的信号。
8.根据权利要求7所述的驱动器电路，其特征在于：上述输入信号的振幅在上述第1电压与上述第2电压之间摆动。
9.根据权利要求8所述的驱动器电路，其特征在于，还具有：第二反相器，
所述第二反相包括：
连接在上述第1电源与第2输出节点之间的第5晶体管，以及
连接到上述第2输出节点与上述第2电源之间的第6晶体管，
其中，上述输入信号从上述第2输出节点输出。
10.根据权利要求9所述的驱动器电路，其特征在于：还具有输出驱动器，所述输出驱动器包括：
连接在上述第1电源与第3输出节点之间的第2电阻；
连接在上述第3输出节点与上述第2电源之间的第7晶体管；
连接在上述第1电源与第4输出节点之间的第3电阻，以及
连接在上述第4输出节点与上述第2电源之间的第8晶体管，
其中，该驱动器电路的第1输出信号从上述第3输出节点输出，和
该驱动器电路的第2输出信号从上述第4输出节点输出。
11.根据权利要求10所述的驱动器电路，其特征在于：上述输出驱动器还包括，连接在上述第7晶体管与上述第8晶体管之间的第2节点和上述第2电源之间的恒流电路。
12.根据权利要求11所述的驱动器电路，其特征在于：还包括与上述第1反相器结构相同的第3反相器，
其中，向上述第7晶体管的栅极输入上述第1反相器的输出信号，和
向上述第8晶体管的栅极输入上述第3反相器的输出信号。
13.根据权利要求1所述的驱动器电路，其特征在于：上述电压维持电路具备PN二极管。
14.根据权利要求1所述的驱动器电路，其特征在于：上述第2电压是为地电压，上述第1电压是比地电压高的电压。
15.根据权利要求1所述的驱动器电路，其特征在于：上述第1电压为地电压，上述第2电压是比地电压高的电压。
16.一种系统，其特征在于包括：具有第1反相器的驱动器电路，该驱动器电路具备：
连接在第1电压的第1电源和第1输出节点之间的第1晶体管；
连接在上述第1输出节点与第2电压的第2电源之间的第2晶体管，以及
设置在上述第2电源与上述第2晶体管之间的电压维持电路，即使在上述第2晶体管变成为ON的情况下，所述电压维持电路也把上述第1输出节点的电压维持在连接到上述第1输出节点上的晶体管的阈值电压附近。
17.根据权利要求16所述的系统，其特征在于：上述电压维持电路包括进行二极管连接的第3晶体管。
18.根据权利要求17所述的系统，其特征在于：上述电压维持电路还包括：
连接在上述第2晶体管和上述第3晶体管之间的第1节点与上述第2电源之间的电容器，以及
连接在上述第1节点与上述第2电源之间的第4晶体管。
19.根据权利要求18所述的系统，其特征在于：上述电容器的电容被设定为，使得用上述第1输出节点的杂散电容和上述电容器的电容对上述第1电压和上述第2电压进行电容分割后的值为连接到上述第1输出节点上的晶体管的阈值电压附近。
20.根据权利要求19所述的系统，其特征在于：上述电压维持电路还包括连接在上述第1节点与上述第1电源之间的第1电阻。
CNB2004100821086A 2004-03-31 2004-12-15 驱动器电路和具有驱动器电路的系统 Expired - Fee Related CN100350744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004107086A JP3950120B2 (ja) 2004-03-31 2004-03-31 ドライバ回路及びドライバ回路を有するシステム
JP107086/2004 2004-03-31

Publications (2)

Publication Number Publication Date
CN1677859A true CN1677859A (zh) 2005-10-05
CN100350744C CN100350744C (zh) 2007-11-21

Family

ID=35050201

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100821086A Expired - Fee Related CN100350744C (zh) 2004-03-31 2004-12-15 驱动器电路和具有驱动器电路的系统

Country Status (4)

Country Link
US (1) US7113007B2 (zh)
JP (1) JP3950120B2 (zh)
CN (1) CN100350744C (zh)
TW (1) TWI290418B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483426B (zh) * 2008-01-10 2011-10-12 普诚科技股份有限公司 输出驱动电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626422B2 (en) * 2004-10-08 2009-12-01 Samsung Electronics Co., Ltd. Output driver and method thereof
US7383373B1 (en) * 2006-03-21 2008-06-03 Emc Corporation Deriving corresponding signals
JP4939339B2 (ja) * 2007-08-20 2012-05-23 ルネサスエレクトロニクス株式会社 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム
JP2009124503A (ja) * 2007-11-15 2009-06-04 Toshiba Corp 半導体集積回路装置
US8786321B2 (en) * 2010-12-30 2014-07-22 Stmicroelectronics International N.V. Power harvesting in open drain transmitters
TWI470931B (zh) * 2011-04-08 2015-01-21 Alpha Imaging Technology Corp 通用序列匯流排電路
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP6127759B2 (ja) * 2013-06-14 2017-05-17 富士通株式会社 伝送回路および出力回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443715A (en) * 1982-03-25 1984-04-17 Gte Laboratories Incorporated Driver circuit
US4859870A (en) * 1987-10-14 1989-08-22 Lsi Logic Incorporated Two-mode driver circuit
JP2744447B2 (ja) 1988-11-25 1998-04-28 株式会社日立製作所 信号伝達システム
JPH04317219A (ja) * 1991-04-17 1992-11-09 Mitsubishi Electric Corp 出力回路
JP2670651B2 (ja) * 1991-10-14 1997-10-29 三菱電機株式会社 出力装置
JP2002198796A (ja) * 2000-12-22 2002-07-12 Nec Corp ドライバ回路
US6570415B2 (en) * 2001-06-06 2003-05-27 Texas Instruments Incorporated Reduced voltage swing digital differential driver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483426B (zh) * 2008-01-10 2011-10-12 普诚科技股份有限公司 输出驱动电路

Also Published As

Publication number Publication date
CN100350744C (zh) 2007-11-21
US7113007B2 (en) 2006-09-26
TW200533067A (en) 2005-10-01
US20050218941A1 (en) 2005-10-06
JP3950120B2 (ja) 2007-07-25
JP2005295185A (ja) 2005-10-20
TWI290418B (en) 2007-11-21

Similar Documents

Publication Publication Date Title
CN1285170C (zh) 双栅极晶体管恒流互补金属氧化物半导体输出驱动电路
CN1320758C (zh) 发送电路、传输电路以及驱动装置
CN1855728A (zh) 逐次逼近型a/d转换器
CN100350744C (zh) 驱动器电路和具有驱动器电路的系统
CN1742438A (zh) 组合传输器
CN1918794A (zh) 差分驱动电路和包括该差分驱动电路的电子设备
CN1892635A (zh) 存储卡及其主机设备
CN1909371A (zh) 具有保持的转换速率的输出驱动器
CN1700600A (zh) 电压电平变换电路
CN1815890A (zh) 电平转换器电路和使用了该电路的显示元件驱动电路
CN1497840A (zh) 缓冲电路以及驱动器ic
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1747065A (zh) 用于生成参考电压的方法和电路
CN1552124A (zh) 电平移动电路、显示装置及便携式终端
CN1285173C (zh) 一种用于小供应电压的低电压差动信号驱动器
CN101036296A (zh) 信号输出电路
CN101075419A (zh) 图像显示装置
CN103246209A (zh) 电源管理系统
CN1252922C (zh) 半导体集成电路
CN1960173A (zh) 功率输出级
CN102638257A (zh) 输出电路、包括输出电路的系统以及控制输出电路的方法
CN1146920C (zh) 半导体集成电路
CN1581697A (zh) 传输装置
CN1240186C (zh) 动态电路
CN1550948A (zh) 半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071121

Termination date: 20121215